具体实施方式

下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。

应当理解，本公开的说明书和权利要求书中使用的术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。

还应当理解，在此本公开说明书中所使用的术语仅仅是出于描述特定实施例的目的，而并不意在限定本公开。如在本公开说明书和权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。还应当进一步理解，在本公开说明书和权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

如在本说明书和权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。

根据本公开实施例的数据处理方法可应用于处理器中，该处理器可以是通用处理器，例如CPU(Central Processing Unit，中央处理器)，也可以是用于执行人工智能运算的人工智能处理器(IPU)。人工智能运算可包括机器学习运算，类脑运算等。其中，机器学习运算包括神经网络运算、k-means运算、支持向量机运算等。该人工智能处理器可例如包括GPU(Graphics Processing Unit，图形处理单元)、NPU(Neural-Network Processing Unit，神经网络处理单元)、DSP(Digital Signal Process，数字信号处理单元)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)芯片中的一种或组合。本公开对处理器的具体类型不作限制。

在一种可能的实现方式中，本公开中所提及的处理器可包括多个处理单元，每个处理单元可以独立运行所分配到的各种任务，如：卷积运算任务、池化任务或全连接任务等。本公开对处理单元及处理单元所运行的任务不作限制。

图1示出根据本公开实施例的数据处理方法的处理器的示意图。如图1所示，处理器100包括多个处理单元101以及存储单元102，多个处理单元101用于执行指令序列，存储单元102用于存储数据，可包括随机存储器(RAM，Random Access Memory)和寄存器堆。处理器100中的多个处理单元101既可共用部分存储空间，例如共用部分RAM存储空间和寄存器堆，又可同时拥有各自的存储空间。

图2示出根据本公开实施例的数据处理方法的流程图。如图2所示，该方法包括：

在步骤S11中：在解码后的处理指令为向量扩展指令时，确定与所述处理指令对应的数据的源数据地址、目的数据地址及扩展参数；

在步骤S12中：根据所述扩展参数，对所述源数据地址的第一向量数据进行扩展，得到扩展后的第二向量数据；

在步骤S13中，将所述第二向量数据存储到所述目的数据地址，

其中，所述源数据地址和所述目的数据地址包括连续的数据地址。

根据本公开的实施例，能够通过向量扩展指令中的扩展参数实现向量扩展及存储，得到扩展后的向量数据，从而简化处理过程，减小数据开销。

在一种可能的实现方式中，所述方法还包括：对接收到的处理指令进行解码，得到解码后的处理指令。其中，所述解码后的处理指令包括操作码，所述操作码用于指示进行向量扩展处理。

举例来说，当处理器接收到处理指令时，可对接收到的处理指令进行解码，得到解码后的处理指令。该解码后的处理指令包括操作码及操作域，操作码用于指示该处理指令的处理类型，操作域用于指示待处理的数据及数据参数。如果解码后的处理指令的操作码指示进行向量扩展处理，则该指令为向量扩展指令(Vector Extension)。

在一种可能的实现方式中，如果解码后的处理指令为向量扩展指令，则可在步骤S11中确定与处理指令对应的数据的源数据地址、目的数据地址及扩展参数。与处理指令对应的数据即处理指令的操作域所指示的第一向量数据，该第一向量数据包括多个数据点。源数据地址表示多个数据点在数据存储空间中当前的数据存储地址，为连续的数据地址；目的数据地址表示用于存储扩展后的第二向量数据的多个数据点的数据存储地址，也为连续的数据地址。源数据地址所在的数据存储空间与目的数据地址所在的数据存储空间可以相同或不同，本公开对此不作限制。

在一种可能的实现方式中，在确定源数据地址以及扩展参数后，处理器可在步骤S12中从源数据地址读取第一向量数据的多个数据点，并根据扩展参数对读取到的多个数据点分别进行扩展，得到扩展后的第二向量数据的多个数据点，从而实现向量扩展。

在一种可能的实现方式中，可将扩展后的第二向量数据的多个数据点依次存储到目的数据地址中，得到第二向量数据，从而完成向量扩展过程。

通过这种方式，可以在图像识别等应用场景中需要对向量数据进行扩展处理时，通过向量扩展指令将原向量扩展为新的向量，并存储到连续地址空间，从而简化处理过程，减小数据开销。

在一种可能的实现方式中，步骤S11可包括：根据所述处理指令的操作域中第一向量数据的多个数据点的源数据基地址及数据尺寸，确定所述多个数据点的源数据地址。

举例来说，向量扩展指令可具有操作域，用于指示待扩展的向量数据的参数。操作域中可例如包括源数据基地址(Source Data Base Address)、目的数据基地址(Destination Data Base Address)、单个数据点的尺寸(Single Point Data Size)、单个数据点的数量(Single Point Data Number)、扩展参数等。

其中，源数据基地址可表示第一向量数据的多个数据点当前在数据存储空间中的基地址；目的数据基地址可表示扩展后的第二向量数据的多个数据点在数据存储空间中的基地址；单个数据点的尺寸可表示第一向量数据和第二向量数据的每个数据点的数据尺寸(例如4位或8位)；单个数据点的数量可表示第一向量数据的数据点的数量N(N为大于1的整数)；扩展参数可指示对第一向量数据的N个数据点的扩展方式。本公开对向量扩展指令的操作域中具体的参数数量及类型不作限制。

在一种可能的实现方式中，向量扩展指令的操作域中可包括源数据基地址(Source Data Base Address)、单个数据点的尺寸(Single Point Data Size)。由于源数据地址为连续的数据地址，因此可直接根据数据点的数据尺寸以及各个数据点的序号依次确定各个数据点的源数据地址。第n个数据点的源数据地址可表示为：

Single Point Src Addr[n]＝ Source Data Base Address +n*Single PointData Size (1)

在公式(1)中，Single Point Src Addr[n]表示第n个数据点的源数据地址。在源数据基地址例如为Addr1[0，3]，单个数据点的尺寸为4位，n为3时，可确定出第3个数据点的源数据地址为Addr1[12,15]。

通过这种方式，可以分别确定各个数据点的源数据地址，以便从源数据地址读取第一向量数据的各个数据点。

在一种可能的实现方式中，第一向量数据包括N个数据点，N为大于1的整数，相应地，所述扩展参数包括与所述N个数据点对应的N个扩展参数位。其中，步骤S12可包括：

对所述第一向量数据的第n个数据点以及与所述第n个数据点对应的第n个扩展参数位，确定第二向量数据的第n个数据位置的k_n个数据点，1≤n≤N，k_n≥0；

根据所述第二向量数据的N个数据位置的数据点，确定所述第二向量数据。

举例来说，扩展参数可包括N个扩展参数位，分别表示第一向量数据的N个数据点的复制次数k_n，例如N＝5时，扩展参数可表示为[1,2,0,3,1]，表示对5个数据点分别复制1次、2次、0次、3次、1次。

在一种可能的实现方式中，对于第一向量数据的第n个数据点(1≤n≤N)，该第n个数据点对应的第n个扩展参数位为k_n(k_n≥0)，则可确定第二向量数据的第n个数据位置具有k_n个第一向量数据的第n个数据点。这样，分别对第一向量数据N个数据点进行扩展处理，可确定第二向量数据的N个数据位置的数据点。例如，第一向量数据为[A,B,C,D,E]，扩展参数可为[1,2,0,3,1]，经扩展后，得到的第二向量数据为[A,B,B,D,D,D,E]。

应当理解，扩展参数还可以包括其他扩展内容(例如将各个数据点的值放大或缩小一定的倍数)，并且扩展参数还可以包括其他表示方式，本领域技术人员可根据实际情况设置，本公开对此不作限制。

通过这种方式，可得到扩展后的第二向量数据。

在一种可能的实现方式中，步骤S13可包括：根据所述目的数据地址的目的数据基地址及数据尺寸，依次存储所述第二向量数据的各个数据点。

举例来说，在得到扩展后的第二向量数据后，可将第二向量数据存储到预设的目的数据地址。其中，向量扩展指令的操作域中可包括目的数据基地址(Destination DataBase Address)，可根据目的数据基地址及单个数据点的数据尺寸，确定第二向量数据的各个数据点的目的数据地址。

Single Point Dest Addr[m]＝Destination Data Base Address+m*SinglePoint Data Size (2)

在公式(2)中，Single Point Src Addr[m]表示第二向量数据的第m个数据点的目的数据地址(第二向量数据包括M个数据点，1≤m≤M，M为大于1的整数)。在目的数据基地址例如为Addr2[14，17]，单个数据点的尺寸为4位，m为3时，可确定出第3个数据点的源数据地址为Addr2[26,29]。

通过这种方式，可将第二向量数据的各个数据点依次存储到目的数据地址中，从而完成向量扩展的整个过程。

根据本公开实施例的数据处理方法，能够通过向量扩展指令对向量进行扩展，从而能够在图像识别等应用场景中需要对向量数据进行扩展处理时，将原向量扩展为新的向量并存储到连续地址空间，从而简化处理过程，减小数据开销。

需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本公开并不受所描述的动作顺序的限制，因为依据本公开，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于可选实施例，所涉及的动作和模块并不一定是本公开所必须的。

进一步需要说明的是，虽然流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

图3示出根据本公开实施例的数据处理装置的框图。如图3所示，所述装置包括：

地址确定模块31，用于在解码后的处理指令为向量扩展指令时，确定与所述处理指令对应的数据的源数据地址、目的数据地址及扩展参数；

数据扩展模块32，用于根据所述扩展参数，对所述源数据地址的第一向量数据进行扩展，得到扩展后的第二向量数据；

数据存储模块33，用于将所述第二向量数据存储到所述目的数据地址，

其中，所述源数据地址和所述目的数据地址包括连续的数据地址。

在一种可能的实现方式中，所述地址确定模块包括：

源地址确定子模块，用于根据所述处理指令的操作域中第一向量数据的多个数据点的源数据基地址及数据尺寸，确定所述多个数据点的源数据地址。

在一种可能的实现方式中，所述第一向量数据包括N个数据点，所述扩展参数包括与所述N个数据点对应的N个扩展参数位，N为大于1的整数，

所述数据扩展模块包括：

数据点确定子模块，用于根据所述第一向量数据的第n个数据点以及与所述第n个数据点对应的第n个扩展参数位，确定第二向量数据的第n个数据位置的k_n个数据点，1≤n≤N，k_n≥0；

数据确定子模块，用于根据所述第二向量数据的N个数据位置的数据点，确定所述第二向量数据。

在一种可能的实现方式中，所述数据存储模块包括：

存储子模块，用于根据所述目的数据地址的目的数据基地址及数据尺寸，依次存储所述第二向量数据的各个数据点。

在一种可能的实现方式中，所述装置还包括：

解码模块，用于对接收到的处理指令进行解码，得到解码后的处理指令，

其中，所述解码后的处理指令包括操作码，所述操作码用于指示进行向量扩展处理。

应该理解，上述的装置实施例仅是示意性的，本公开的装置还可通过其它的方式实现。例如，上述实施例中所述单元/模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。例如，多个单元、模块或组件可以结合，或者可以集成到另一个系统，或一些特征可以忽略或不执行。

另外，若无特别说明，在本公开各个实施例中的各功能单元/模块可以集成在一个单元/模块中，也可以是各个单元/模块单独物理存在，也可以两个或两个以上单元/模块集成在一起。上述集成的单元/模块既可以采用硬件的形式实现，也可以采用软件程序模块的形式实现。

所述集成的单元/模块如果以硬件的形式实现时，该硬件可以是数字电路，模拟电路等等。硬件结构的物理实现包括但不局限于晶体管，忆阻器等等。若无特别说明，所述人工智能处理器可以是任何适当的硬件处理器，比如CPU、GPU、FPGA、DSP和ASIC等等。若无特别说明，所述存储单元可以是任何适当的磁存储介质或者磁光存储介质，比如，阻变式存储器RRAM(Resistive Random Access Memory)、动态随机存取存储器DRAM(Dynamic RandomAccess Memory)、静态随机存取存储器SRAM(Static Random-Access Memory)、增强动态随机存取存储器EDRAM(Enhanced Dynamic Random Access Memory)、高带宽内存HBM(High-Bandwidth Memory)、混合存储立方HMC(Hybrid Memory Cube)等等。

所述集成的单元/模块如果以软件程序模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储器中。基于这样的理解，本公开的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储器中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本公开各个实施例所述方法的全部或部分步骤。而前述的存储器包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

在一种可能的实现方式中，还公开了一种人工智能芯片，其包括了上述数据处理装置。

在一种可能的实现方式中，还公开了一种电子设备，所述电子设备包括上述的人工智能芯片。

在一种可能的实现方式中，还公开了一种板卡，其包括存储器件、接口装置和控制器件以及上述人工智能芯片；其中，所述人工智能芯片与所述存储器件、所述控制器件以及所述接口装置分别连接；所述存储器件，用于存储数据；所述接口装置，用于实现所述人工智能芯片与外部设备之间的数据传输；所述控制器件，用于对所述人工智能芯片的状态进行监控。

图4示出根据本公开实施例的板卡的结构框图，参阅图4，上述板卡除了包括上述芯片389以外，还可以包括其他的配套部件，该配套部件包括但不限于：存储器件390、接口装置391和控制器件392；

所述存储器件390与所述人工智能芯片通过总线连接，用于存储数据。所述存储器件可以包括多组存储单元393。每一组所述存储单元与所述人工智能芯片通过总线连接。可以理解，每一组所述存储单元可以是DDR SDRAM(英文：Double Data Rate SDRAM，双倍速率同步动态随机存储器)。

DDR不需要提高时钟频率就能加倍提高SDRAM的速度。DDR允许在时钟脉冲的上升沿和下降沿读出数据。DDR的速度是标准SDRAM的两倍。在一个实施例中，所述存储装置可以包括4组所述存储单元。每一组所述存储单元可以包括多个DDR4颗粒(芯片)。在一个实施例中，所述人工智能芯片内部可以包括4个72位DDR4控制器，上述72位DDR4控制器中64bit用于传输数据，8bit用于ECC校验。可以理解，当每一组所述存储单元中采用DDR4-3200颗粒时，数据传输的理论带宽可达到25600MB/s。

在一个实施例中，每一组所述存储单元包括多个并联设置的双倍速率同步动态随机存储器。DDR在一个时钟周期内可以传输两次数据。在所述芯片中设置控制DDR的控制器，用于对每个所述存储单元的数据传输与数据存储的控制。

所述接口装置与所述人工智能芯片电连接。所述接口装置用于实现所述人工智能芯片与外部设备(例如服务器或计算机)之间的数据传输。例如在一个实施例中，所述接口装置可以为标准PCIE接口。比如，待处理的数据由服务器通过标准PCIE接口传递至所述芯片，实现数据转移。优选的，当采用PCIE 3.0X 16接口传输时，理论带宽可达到16000MB/s。在另一个实施例中，所述接口装置还可以是其他的接口，本公开并不限制上述其他的接口的具体表现形式，所述接口单元能够实现转接功能即可。另外，所述人工智能芯片的计算结果仍由所述接口装置传送回外部设备(例如服务器)。

所述控制器件与所述人工智能芯片电连接。所述控制器件用于对所述人工智能芯片的状态进行监控。具体的，所述人工智能芯片与所述控制器件可以通过SPI接口电连接。所述控制器件可以包括单片机(Micro Controller Unit，MCU)。如所述人工智能芯片可以包括多个处理芯片、多个处理核或多个处理电路，可以带动多个负载。因此，所述人工智能芯片可以处于多负载和轻负载等不同的工作状态。通过所述控制装置可以实现对所述人工智能芯片中多个处理芯片、多个处理和或多个处理电路的工作状态的调控。

在一种可能的实现方式中，公开了一种电子设备，其包括了上述人工智能芯片。电子设备包括数据处理装置、机器人、电脑、打印机、扫描仪、平板电脑、智能终端、手机、行车记录仪、导航仪、传感器、摄像头、服务器、云端服务器、相机、摄像机、投影仪、手表、耳机、移动存储、可穿戴设备、交通工具、家用电器、和/或医疗设备。所述交通工具包括飞机、轮船和/或车辆；所述家用电器包括电视、空调、微波炉、冰箱、电饭煲、加湿器、洗衣机、电灯、燃气灶、油烟机；所述医疗设备包括核磁共振仪、B超仪和/或心电图仪。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。上述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

依据以下条款可更好地理解前述内容：

条款A1.一种数据处理方法，包括：

在解码后的处理指令为向量扩展指令时，确定与所述处理指令对应的数据的源数据地址、目的数据地址及扩展参数；

根据所述扩展参数，对所述源数据地址的第一向量数据进行扩展，得到扩展后的第二向量数据；

将所述第二向量数据存储到所述目的数据地址，

其中，所述源数据地址和所述目的数据地址包括连续的数据地址。

A2.根据A1所述方法，在解码后的处理指令为向量扩展指令时，确定与所述处理指令对应的数据的源数据地址、目的数据地址及扩展参数，包括：

根据所述处理指令的操作域中第一向量数据的多个数据点的源数据基地址及数据尺寸，确定所述多个数据点的源数据地址。

A3.根据A1或A2所述方法，所述第一向量数据包括N个数据点，所述扩展参数包括与所述N个数据点对应的N个扩展参数位，N为大于1的整数，

所述根据所述扩展参数，对所述源数据地址的第一向量数据进行扩展，得到扩展后的第二向量数据，包括：

根据所述第一向量数据的第n个数据点以及与所述第n个数据点对应的第n个扩展参数位，确定第二向量数据的第n个数据位置的k_n个数据点，1≤n≤N，k_n≥0；

根据所述第二向量数据的N个数据位置的数据点，确定所述第二向量数据。

A4.根据A1-A3中任意一项所述方法，将所述第二向量数据存储到所述目的数据地址，包括：

根据所述目的数据地址的目的数据基地址及数据尺寸，依次存储所述第二向量数据的各个数据点。

A5.根据A1-A4中任意一项所述方法，所述方法还包括：

对接收到的处理指令进行解码，得到解码后的处理指令，

其中，所述解码后的处理指令包括操作码，所述操作码用于指示进行向量扩展处理。

A6.一种数据处理装置，包括：

地址确定模块，用于在解码后的处理指令为向量扩展指令时，确定与所述处理指令对应的数据的源数据地址、目的数据地址及扩展参数；

数据扩展模块，用于根据所述扩展参数，对所述源数据地址的第一向量数据进行扩展，得到扩展后的第二向量数据；

数据存储模块，用于将所述第二向量数据存储到所述目的数据地址，

其中，所述源数据地址和所述目的数据地址包括连续的数据地址。

A7.根据A6所述装置，所述地址确定模块包括：

源地址确定子模块，用于根据所述处理指令的操作域中第一向量数据的多个数据点的源数据基地址及数据尺寸，确定所述多个数据点的源数据地址。

A8.根据A6或A7所述装置，所述第一向量数据包括N个数据点，所述扩展参数包括与所述N个数据点对应的N个扩展参数位，N为大于1的整数，所述数据扩展模块包括：

数据点确定子模块，用于根据所述第一向量数据的第n个数据点以及与所述第n个数据点对应的第n个扩展参数位，确定第二向量数据的第n个数据位置的k_n个数据点，1≤n≤N，k_n≥0；

数据确定子模块，用于根据所述第二向量数据的N个数据位置的数据点，确定所述第二向量数据。

A9.根据A6-A8中任意一项所述装置，所述数据存储模块包括：

存储子模块，用于根据所述目的数据地址的目的数据基地址及数据尺寸，依次存储所述第二向量数据的各个数据点。

A10.根据A6-A9中任意一项所述装置，所述装置还包括：

解码模块，用于对接收到的处理指令进行解码，得到解码后的处理指令，

其中，所述解码后的处理指令包括操作码，所述操作码用于指示进行向量扩展处理。

A11.一种人工智能芯片，所述芯片包括如A6-A10中任意一项所述的数据处理装置。

A12.一种电子设备，所述电子设备包括如A11所述的人工智能芯片。

A13.一种板卡，所述板卡包括：存储器件、接口装置和控制器件以及如A11所述的人工智能芯片；

其中，所述人工智能芯片与所述存储器件、所述控制器件以及所述接口装置分别连接；

所述存储器件，用于存储数据；

所述接口装置，用于实现所述人工智能芯片与外部设备之间的数据传输；

所述控制器件，用于对所述人工智能芯片的状态进行监控。

以上对本公开实施例进行了详细介绍，本文中应用了具体个例对本公开的原理及实施方式进行了阐述，以上实施例的说明仅用于帮助理解本公开的方法及其核心思想。同时，本领域技术人员依据本公开的思想，基于本公开的具体实施方式及应用范围上做出的改变或变形之处，都属于本公开保护的范围。综上所述，本说明书内容不应理解为对本公开的限制。