具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。

以下说明中的“第一”、“第二”等用词仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在本申请中，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以通过中间媒介间接相连。此外，术语“耦接”可以是实现信号传输的电性连接的方式。“耦接”可以是直接的电性连接，也可以通过中间媒介间接电性连接。

为了使本领域技术人员更好地理解本申请实施例提供的技术方案，下面先结合附图介绍该技术方案的应用场景。

本申请实施例涉及一种开关管的驱动电路，尤其涉及一种桥式电路中开关管的驱动电路，即该驱动电路用于驱动桥式电路中连接电源的开关管。

参见图1，该图为一种高压桥式电路的驱动电路示意图。

本申请实施例提及的高压一般在几百伏以上，例如应用在电动汽车领域，光伏发电领域，二次电源领域等。以光伏系统为例，由于光伏组件输出的是直流电，需要逆变器将直流电转换为交流电，一般逆变器中包括桥式电路，逆变器的输入电压一般在几百伏甚至上千伏，因此，桥式电路连接的电压为几百伏甚至上千伏。

图1中示意半桥电路为例，半桥电路包括串联的上下两个开关管，即第一开关管Q1和第二开关管Q2，第一开关管Q1的第一端连接电源VIN，第一开关管Q1的第二端SW连接第二开关管Q2的第一端，第二开关管Q2的第二端接地PGND。本申请实施例不限定VIN的电压等级，例如可以为几百伏至上千伏不等。

从图1可以看出，当第一开关管Q1闭合，第二开关管Q2断开时，SW点的电压变为VIN的电压，当第一开关管Q1断开，第二开关管Q2闭合时，SW点的电压变为PGND的电压。由此可见，两个开关管的开光状态切换时，SW点的电压会在VIN和PGND之间波动。为了隔离SW点的电压波动对低压区域20内的半导体器件的影响，采用隔离环将高压区域和低压区域进行隔离。

半桥电路的两个开关管对应的驱动电路包括高压区域10和低压区域20，由于第一开关管Q1连接的电压较高，第二开关管Q2连接的电压较低，因此，高压区域10对应第一开关管Q1，低压区域20对应第二开关管Q2，其中高压区域10包括两个不同的电压域(voltagedomain)，即第一电压域11和第二电压域12，其中，第一电压域11对应电压VB，第二电压域12对应电压VDDH。

参见图2，该图为与图1对应的一种驱动电路的集成示意图。

从图2可以看出，驱动电路在实际产品可以利用半导体工艺形成集成电路来实现，集成电路包括高压区域10、低压区域20和隔离环30。

集成电路采用体硅高压(BCD，BIPOLAR-CMOS-DMOS)工艺，该集成电路通常集成于P型衬底上，为了降低图1中SW点的电压浮动对低压区域20的影响，可以设置隔离环30，高压区域10和低压区域20通过隔离环30进行隔离。

参见图3，该图为与图2对应的集成电路的横截面示意图。

隔离环30左侧为低压区域，隔离环30右侧为高压区域，本申请实施例主要介绍高压区域部分。高压区域通过N-型埋层(NBL)102连接至P型衬底101上，由反向的PN结隔离P型衬底101与高压区域之间的电压差。其中，NBL为第一N型埋层，

由图3可知，在高压区域中，N型半导体器件，以NMOS为例，每个NMOS可分别集成于独立的P阱104中，即每个NMOS具有一个独立的P阱，图3中仅示意了一个NMOS。从而通过制作多个P阱，可制作有不同体电势的NMOS。

而P型半导体器件，以PMOS为例，PMOS集成于高压区域共用的N阱103之中，例如，两个PMOS管分别为PMOS1和PMOS2，PMOS1和PMOS2共用同一个N阱103。PMOS的N阱103使用N-来实现，N-为第二N型埋层，NBL与N-的区别是N-的掺杂浓度比NBL的掺杂浓度高。因此在目前的半导体工艺条件下，高压区域内的所有P型半导体器件将具有相同的体电势。

继续参见图1，半桥桥臂中的高压区域包括两个不同的电压域，两个不同的电压域中均包括PMOS，如果利用图3所示的结构，不同的PMOS拥有同一个N阱103，则两个不同的电压域之间的PMOS之间会存在干扰。

因此，目前的半导体制造工艺不能满足不同电压域的P型半导体器件具有不同的体电势的要求。如果改进半导体制造工艺，在之前的制造生产线上需要更改工艺步骤，需要投入大量的开发时间，因此，无法快速解决不同P型半导体器件具有不同体电势的需求。

桥臂开关管的驱动电路实施例

本申请实施例为了解决高压驱动电路中不同P型半导体器件具有不同体电势的要求，在制作桥臂开关管的驱动电路时，根据高压区域中不同电压域的数量制作多个隔离环，即电压域的数量与隔离环的数量相同，且一一对应。相同电压域的P型半导体器件可以位于同一个隔离环隔离出的区域内，不同电压域的P型半导体器件位于不同的隔离环内，从而避免不同电压域之间的P型半导体器件之间的互相干扰。

如图1所示，图1所示的驱动电路中高压区域包括两个电压域，即分别对应第一电压VB和第二电压VDDH，其中，第二电压VDDH是由第一电压VB降压转换得到的。因此，第二电压VDDH小于第一电压VB。因此，本申请实施例可以将连接第一电压VB的P型半导体器件和连接第二电压VDDH的P型半导体器件进行隔离，设置两个隔离环既可以实现，由于目前的半导体制造工艺中就可以制作隔离环，因此，利用现有工艺流程即可实现，不需要更改现有工艺流程，避免由于更改升级工艺流程带来的时间延迟。

下面结合附图详细介绍本申请实施例提供的桥臂开关管的驱动电路的实现方式。本申请实施例不限定桥臂半桥电路还是全桥电路，例如半桥电路包括一个桥臂，全桥电路包括两个桥臂，本申请实施例仅以一个桥臂中的两个开关管为例进行介绍。本申请实施例也不具体限定桥臂中的上管和下管分别由一个开关管来实现，也可以上管由至少两个开关管来实现，只要可以实现一个开关管的功能即可，同理下管也类似。

参见图4，该图为本申请实施例提供的一种桥臂开关管的驱动电路的示意图。

本申请实施例提供的桥臂开关管的驱动电路，用于输出驱动信号给桥臂开关管的栅极，以控制桥臂开关管的开关状态；桥臂开关管包括第一开关管和第二开关管；第一开关管的第一端连接电源，第一开关管的第二端连接第二开关管的第一端，第二开关管的第二端接地；其中第一开关管和第二开关管可以参见图1，在此不再赘述。

驱动电路包括：低压区域20、至少两个隔离环隔离出的至少两个高压区域，例如以两个隔离环为例，分别为第一隔离环31和第二隔离环32，第一隔离环31隔离出第一高压区域11，第二隔离环32隔离出第二高压区域12。第一高压区域11对应第一电压域，第二高压区域12对应第二电压域。第一电压域的电压和第二电压域的电压不同；

低压区域20被用于设置驱动电路中用于驱动第二开关管的半导体器件；即驱动第二开关管的半导体器件设置在低压区域20。

所述低压区域设置用于所述驱动电路中用于驱动所述第二开关管的半导体器件；

第一高压区域11被用于设置驱动电路用于驱动第一开关管的第一电压域的P型半导体器件，第二高压区域12被用于设置驱动电路用于驱动第一开关管的第二电压域的P型半导体器件，即第一高压区域11设置第一电压域的P型半导体器件，第二高压区域12设置第二电压域的P型半导体器件。第一电压域的P型半导体器件和第二电压域的P型半导体器件具有不同的体电势。即第一开关管连接的电压比第二开关管连接的电压高，因此，第一高压区域11和第二高压区域12均是用于设置第一开关管对应的驱动电路中的半导体器件。

另外，由于高压区域包括至少两个不同电压域，因此，为了使每个电压域中的P型半导体器件具有不同的体电势，本申请实施例设置多个隔离环将每个电压域进行隔离。应该理解，电压域越多，则可以设置越多数量的隔离环，例如，三个不同的电压域分别为19V、6V和3.3V，则可以对应三个不同的隔离环，隔离出来三个不同的电压域。

本申请实施例不局限设置两个隔离环，为了叙述方便，以高压区域包括两个不同的电压域为例进行介绍，对应设置两个隔离环，第一隔离环31和第二隔离环32。

一种具体的实现方式，如图4所示，第一隔离环31包围第一高压区域11，第二隔离环32包围第二高压区域12；低压区域20为除第一隔离环31和第二隔离环32以外的区域，一种实现方式为低压区域20包围第一隔离环31和第二隔离环32。具体地，可以在同一个基底100中，制作两个独立的高压盆(高压区域又可以称为高压盆)，实现两个不同电压域之间的隔离，例如第一隔离环31隔离出的第一高压区域11对应图1中的第一电压域为VB-SW，第二隔离环32隔离出的第二高压区域12对应图1中的第二电压域为VDDH-SW。

从图1也可以看出，第一高压区域和第二高压区域之间需要电能传递和信号传递，因此，两个高压区域之间可以通过接合线(bondwires)来实现电能传递和信号传递。即接合线用于将第一高压区域电能传递至所述第二高压区域，还用于将驱动信号从第一高压区域传递至第二高压区域。例如，电能传递是指VDDH由第一高压区域传递至第二高压区域，VDDH其实是由第一高压区域中的电压转换电路转换后得到的VB，信号传递是指开关管的驱动信号由第一高压区域传递至第二高压区域。即本申请实施例提供的驱动电路还包括：电压转换电路；电压转换电路位于所述第一高压区域，电压转换电路用于将第一电压域的电压转换为第二电压域的电压；接合线用于将电压转换电路的输出电压接通至第二高压区域。

一种可能的实现方式是，电压转换电路可以由线性稳压电路来实现，线性稳压电路既可以实现降压又可以实现稳压。

下面举例介绍两种第一高压区域和第二高压区域之间的电能传递和信号传递的实现方式。

第一种：

参见图5，该图为本申请实施例提供的一种两个高压区域实现互联的示意图。

如图5所示，接合线直接在第一高压区域11的焊盘PAD和第二高压区域12的焊盘PAD之间打线。即第一高压区域11的电压VDDH直接通过接合线501连接第二高压区域12的VDDH，接合线均是通过打在焊盘上。同理，第一高压区域11和第二高压区域12之间的信号传递也是直接通过接合线502打在焊盘上实现。

第一高压区域11和第二高压区域12之间的电能传递和信号传递除了直接在焊盘上通过接合线实现以外，还可以通过封装引脚PIN来实现，下面结合附图进行详细介绍。

第二种：

参见图6，该图为本申请实施例提供的一种两个高压区域实现互联的示意图。

从图6可以看出，在驱动电路的封装引脚设置VB和VDDH的引脚。第一高压区域11的焊盘通过接合线501连接驱动电路的封装引脚VDDH，第二高压区域12的焊盘也通过接合线501连接驱动电路的封装引脚VDDH，从而实现第一高压区域11的VDDH与第二高压区域12的VDDH的电连接。同理，第一高压区域11和第二高压区域12之间的驱动信号也可以通过封装引脚来实现互联，即本实施例中是通过封装引脚实现使第一高压区域和第二高压区域之间实现电能传递和驱动信号传递。

应该理解，以上仅是举例说明，第一高压区域和第二高压区域之间的电能传递和驱动信号传递可以采取不同的互联方式，例如，电能传递采取封装引脚实现，驱动信号互联通过接合线直接打线实现。

为了使本领域技术人员更好地理解本申请实施例提供的桥臂开关管的驱动电路，下面结合截面图进行介绍。

参见图7，该图为本申请实施例提供的包括多个隔离环的驱动电路的横截面图。

图7中继续以驱动电路包括两个隔离环为例进行介绍，即第一隔离环31和第二隔离环32。

第一隔离环31对应第一电压域VB，第二隔离环32对应第二电压域VDDH。第一隔离环31隔离出第一高压区域，第二隔离环32隔离出第二高压区域，第一高压区域内的所有P型半导体器件具有相同的体电势，第二高压区域内的所有P型半导体器件具有相同的体电势；第一高压区域的N型半导体器件和第二高压区域内的N型半导体器件均具有独立的P阱。

由于第一隔离环31和第二隔离环32之间是隔离互相绝缘的，因此，被第一隔离环31隔离出的第一高压区域内的PMOS与被第二隔离环32隔离出的第二高压区域内的PMOS之间互相隔离，因此，两个高压区域内的PMOS管具有不同的体电势，即不同电压域的PMOS管具有不同的体电势，避免具有相同体电势带来的干扰。

本申请实施例提供的驱动电路，通过为高压区域设置至少两个不同的隔离环，隔离出两个不同的电压域，每个电压域设置对应的PMOS，这样可以实现不同电压域的PMOS之间的互相隔离，使不同电压域的PMOS具有不同的体电势，从而避免互相干扰。由于本申请实施例提供的驱动电路，不需要改变现有半导体工艺的流程，便可以实现不同电压域内的PMOS具有不同的体电势的需求，使不同电压域的PMOS具有互相隔离的N阱，该方式可以快速解决不同电压域的PMOS具有不同体电势的需求。并且，多个隔离环可以同时制作完成，多个高压区域可以同时形成，无需增加额外的半导体工艺流程。

本申请实施例不限定隔离环的材质，例如第一隔离环和第二隔离环可以均为硅基底。

由于本申请实施例提供的驱动电路包括至少两个隔离环隔离出来至少两个高压区域，不同的高压区域之间存在信号传递，例如第一高压区域和第二高压区域之间通过接合线互联，接合线可能产生寄生电感，从而产生干扰，为了避免干扰，本申请实施例还提供了一种解决干扰的方案，下面结合附图进行详细介绍。

参见图8，该图为本申请实施例提供的再一种驱动电路的示意图。

本申请实施例提供的第一高压区域31包括：第一NMOS管N1和第二NMOS管N2；从图8中可以看出，第一NMOS管N1和第二NMOS管N2对称设置；第一NMOS管N1和第二NMOS管N2分别连接第二高压区域32中镜像的共模抑制电路。其中第二高压区域32对应电压VDDH，第一高压区域31的参考地为SW1，第二高压区域的参考地为SW2。

实际工作时，第一NMOS管N1和第二NMOS管N2对应的脉冲驱动信号互补，第一NMOS管N1和第二NMOS管N2互补导通，进而将桥臂开关管的驱动信号通过第二高压区域32中的共模抑制电路传递给桥臂的第一开关管，即图1中的Q1。

第一NMOS管N1和第二NMOS管N2交替导通是为了使第二高压区域32中镜像的共模抑制电路的两个支路中的一个支路导通。其中，第二高压区域32中的共模抑制电路也是镜像对称的电路，下面介绍第二高压区域32包括的共模抑制电路。

第二高压区域包括：第一支路和第二支路。

第一支路包括第三NMOS管N3、第五NMOS管N5、第一PMOS管P1；第二支路包括：第四NMOS管N4、第六NMOS管N6和第二PMOS管P2；

第一NMOS管N1的第一端和第二NMOS管N2的第一端均连接第一高压区域的参考地SW2，第一NMOS管N1的第二端通过接合线L1连接第三NMOS管N3的第二端，第三NMOS管N 3的第二端和第四NMOS管N4的第二端均连接第二高压区域32的参考地SW1；第三NMOS管N3的第一端和第四NMOS管N4的第一端均连接第二电压区域32的电压VDDH；第二NMOS管N2的第二端通过接合线L2连接第四NMOS管N4的第二端；

第一PMOS管P1的第一端和第二PMOS管P2的第一端均连接第二电压区域的电压VDDH；第一PMOS管P1的第二端连接第五NMOS管N5的控制端，第二PMOS管P2的第二端连接第六NMOS管N6的控制端；第五NMOS管N5的第一端和第六NMOS管N6的第一端均连接第二电压区域的电压VDDH；第五NMOS管N5的第二端和第六NMOS管N6的第二端分别通过一个电容连接第二高压区域32的参考地SW2。应该理解，对于NMOS和PMOS来说，其控制端均是指MOS管的栅极。

图8中的接合线用L1和L2示意，但是实际产品中，不具体限定接合线的数量。接合线需要连接焊盘，存在寄生电容，图8和图9中的电容均为寄生电容。接合线存在失配的情况，会产生寄生电感，如图9所示，L1和L2均为等效的寄生电感。为了降低接合线失配带来的影响，由于本申请实施例提供的驱动电路包括至少两个高压盆，当两个高压盆的电位变换不一致时，会出现共模信号。

由于两个高压盆内均存在镜像的差分电路，设置差分电路是为了抑制两个高压盆产生的共模信号干扰。当两个高压盆的电位变换不一致时，将产生较大的共模信号，而寄生电容和接合线的寄生电感的不匹配时，又会导致共模信号转为差模信号，在这种情况下电路将会失效。因此，本申请实施例提供的共模抑制电路可以解决以上的技术问题，抑制共模信号转换差模信号的情况。

实际工作时，第一开关管的驱动信号由第一高压区域传递给第二高压区域，第二高压区域传输给第一开关管，为了保证传输给第一开关管的驱动信号是准确无误地，需要共模抑制电路进行共模信号的抑制。下面结合介绍具体的工作原理。

实际工作时，控制器向第一NMOS管N1和第二NMOS管N2交替发送驱动信号，使第一NMOS管N1和第二NMOS管N2交替导通，即第一NMOS管N1和第二NMOS管N2不会同时导通，第一NMOS管N1导通时第二NMOS管N2关断，反之第二NMOS管N2导通时第一NMOS管N1关断。如果第一NMOS管N1和第二NMOS管N2同时导通，则会导致第二高压区域中的镜像电路中的左右两侧同时被拉低，则会导致传输给桥臂中的第一开关管的驱动信号出现错误。本申请中为了避免第一NMOS管N1和第二NMOS管N2同时导通出现信号失效的情况，设计了第三NMOS管N3和第四NMOS管N4，即当第一NMOS管N1和第二NMOS管N2同时导通时，第三NMOS管N3和第四NMOS管N4会同时截止，即关断，避免两侧信号同时被拉低。

正常工作时，N1和N2只有一个导通，当N1导通时，N3导通，左侧形成通路，由第一高压区域将信号传递至第二高压区域。

另外，为了给寄生电容复位，设计第五NMOS管N5和第六NMOS管N6，由于L1和L2的接口处存在寄生电容，影响第三NMOS管N3和第四NMOS管N4的源极的电位恢复速度，因此，第五NMOS管N5和第六NMOS管N6可以加快电位复位。

由于图8和图9均为镜像电路，因此，以图9中左侧电路为例介绍各个MOS管的工作时序。

当N1导通，N3导通时，左侧的电阻的电位被拉低，信号被有效建立，当电阻的电位被下拉以后，致使P1导通。由于N1的驱动脉冲是个比较窄的脉冲，N1由导通转为关断，此时N3继续导通，还未关断，P1继续导通，导致N5导通，N5导通会导致N3的源极复位，N3由导通转为截止。

另外，为了避免添加的MOS管可能导致的信号传输延迟问题，可以使第三NMOS管N3的尺寸大于第五NMOS管N5的尺寸；第四NMOS管N4的尺寸大于第六NMOS管N6的尺寸。N3和N4的尺寸大于N5和N6的尺寸是为了保证更多的电流流入负载电阻侧，减少信号传输延迟。

驱动电路实施例

基于以上实施例提供的一种桥臂开关管的驱动电路，用于驱动桥臂的开关管，另外本申请实施例还提供一种开关管的驱动电路，可以驱动任何需要驱动的开关管，下面结合附图进行详细介绍。

参见图10，该图为本申请实施例提供的一种开关管的驱动电路的示意图。

应该理解，一个驱动电路可以驱动多个开关管，也可以驱动一个开关管，本申请实施例中不做具体限定，也不具体限定被驱动的开关管的应用场合，可以为任何需要驱动的开关管，但是开关管连接的电压较高，因此，驱动电路中存在多个不同的电压域。

下面以驱动电路驱动桥臂电路的上开关管，即第一开关管为例进行介绍。由于桥臂电路的上开关管连接的电压较高，而且开关管的开关状态会影响桥臂中点的电压波动，因此，为了抑制电压波动的影响，而且为了使驱动电路中的不同电压域的P型半导体器件具有不同的体电势，即不同的body，互相隔离的N阱，本申请实施例提供的驱动电路中包括多个隔离环，隔离出多个电压区域，不同的电压区域可以用来放置对应体电势的P型半导体器件。

本申请实施例提供的桥臂开关管的驱动电路，用于输出驱动信号给开关管的栅极，以控制开关管的开关状态。

驱动电路包括至少两个隔离环隔离出的以下至少两个高压区域：第一高压区域11和第二高压区域12；如图10所示，以两个隔离环为例，第一隔离环31隔离出第一高压区域11，第二隔离环32隔离出第二高压区域12。第一高压区域对应第一电压域，第二高压区域对应第二电压域，第一电压域的电压和第二电压域的电压不同；

第一高压区域11用于设置驱动电路中第一电压域的P型半导体器件，第二高压区域12用于设置驱动电路中第二电压域的P型半导体器件，即第一高压区域11设置第一电压域的P型半导体器件，第二高压区域12设置第二电压域的P型半导体器件，由于两个不同的高压区域之间是互相隔离的，因此位于第一电压域的P型半导体器件和位于第二电压域的P型半导体器件具有不同的体电势，即具有互相隔离的不同的N阱。

本申请实施例提供的驱动电路，在高压区域设置至少两个不同的隔离环，形成至少两个高压区域，每个高压区域对应一个电压域，即形成多个互相隔离的电压域，每个电压域设置对应的PMOS，这样可以实现不同电压域的PMOS之间的互相隔离，使不同电压域的PMOS具有不同的体电势，从而避免不同电压域的PMOS互相干扰。由于本申请实施例提供的驱动电路，不需要改变现有半导体工艺的流程，便可以实现不同电压域内的PMOS具有不同的体电势的需求，使不同电压域的PMOS具有互相隔离的N阱，该方式可以快速解决不同电压域的PMOS具有不同体电势的需求。并且，多个隔离环可以同时制作完成，多个高压区域可以同时形成，无需增加额外的半导体工艺流程。

另外，由于本申请实施例提供的驱动电路包括两个互相隔离的高压区域，而且高压区域之间需要进行电能传递和驱动信号的传递，因此需要接合线将不同的高压区域之间进行连接。参见图11，该图为本申请实施例提供的另一种驱动电路的示意图。

本申请实施例提供的驱动电路还包括：接合线501；接合线501直接在第一高压区域的焊盘和第二高压区域的焊盘之间打线。

接合线501用于将第一高压区域11电能传递至第二高压区域12，还用于将驱动信号从第一高压区域11传递至第二高压区域12。关于驱动信号和电能的传递均可以参见以上驱动电路实施例的描述，在此不再赘述。

图11中是以第一高压区域11和第二高压区域12直接通过接合线501传递电能和驱动信号，另外，还有一种实现方式，第一高压区域11和第二高压区域12之间的电能和驱动信号的传递可以通过封装PIN和接合线联合实现，下面结合附图详细介绍。

参见图12，该图为本申请实施例提供的又一种驱动电路的示意图。

本申请实施例提供的驱动电路包括的接合线501用于实现第一高压区域11和第二高压区域12之间的电能和驱动信号的传递，具体地，第一高压区域11通过接合线501连接封装PIN，第二高压区域12通过接合线501连接封装PIN，进而实现第一高压区域11和第二高压区域12的互联。即第一高压区域11的焊盘通过接合线501连接驱动电路的封装引脚，第二高压区域12的焊盘通过接合线501连接驱动电路的封装引脚，以使第一高压区域11和第二高压区域12之间实现电能传递和驱动信号传递。

另外，本申请实施例提供的驱动电路还包括：电压转换电路(图中未示出)；

电压转换电路位于第一高压区域，电压转换电路用于将第一电压域的电压转换为第二电压域的电压；接合线用于将电压转换电路的输出电压接通至第二高压区域。电压转换电路一种可能的实现方式例如可以为线性稳压电路，既可以实现降压又可以实现稳压的功能。

另外，为了抑制不同高压区域之间的共模信号，本申请实施例提供的驱动电路也可以包括以上图8介绍的共模抑制电路，在此不再赘述。

另外，本申请以上实施例提供的驱动电路可以制作为器件，例如芯片的形式，也可以作为一种电路，对于其产品的具体形态，本申请实施例中不做具体限定。

功率变换器实施例

基于以上实施例提供的一种桥臂开关管的驱动电路以及一种驱动电路，本申请实施例还提供一种功率变换器，下面结合附图进行详细介绍。

参见图13，该图为本申请实施例提供的一种功率变换器的示意图。

本申请实施例提供的功率变换器包括：至少一个半桥桥臂和以上实施例介绍的至少一个桥臂开关管的驱动电路或以上实施例介绍的至少一个驱动电路。

半桥桥臂包括第一开关管Q1和第二开关管Q2；

第一开关管Q1的第一端连接电源VIN，第一开关管Q1的第二端连接第二开关管Q2的第一端，第二开关管W2的第二端接地；

驱动电路1000用于驱动第一开关管Q1和第二开关管Q 2的开关状态；

功率变换器用于将电源VIN进行变压后输出，即第一开关管Q1的第二端为功率变换器的输出端，即VOUT。

由于本申请实施例提供的功率变换器包括的驱动电路在高压区域即第一开关管对应的驱动电路的部分设置了至少两个隔离环，隔离出至少两个高压区域，根据P型半导体器件对应的电压域将P型半导体器件设置到不同的高压区域，这样可以保证不同电压域的P型半导体器件具有不同的体电势，进而避免不同电压域的P型半导体器件之间互相影响干扰。由于本申请实施例中的驱动电路或驱动电路可以避免P型半导体器件之间互相干扰，进而可以输出准确的驱动信号来驱动第一开关管的开关状态，进而使功率变换器更好地进行电能转换。

具体地功率变换器可以为一种直流转直流的变换器，也可以为一种直流转交流的变换器，也可以为一种交流转直流的变换器，本申请不具体限定功率变换器的具体类型。而且，功率变换器可以包括一个桥臂，即半桥功率变换器；也可以包括两个桥臂，即全桥功率变换器。

本申请实施例不具体限定功率变换器的应用场景，例如可以应用于光伏发电系统，也可以应用于二次电源领域，例如数据中心的空调供电系统中包括该功率变换器。另外，也可以应用于为通信基站供电的系统中，在此不再一一举例说明。

应当理解，在本申请中，“至少一个(项)”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，用于描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：只存在A，只存在B以及同时存在A和B三种情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，“a和b”，“a和c”，“b和c”，或“a和b和c”，其中a，b，c可以是单个，也可以是多个。

以上所述，仅是本申请的较佳实施例而已，并非对本申请作任何形式上的限制。虽然本申请已以较佳实施例揭露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。