基于超结mosfet的集成器件及其制造方法
阅读说明：本技术 基于超结mosfet的集成器件及其制造方法 (Integrated device based on super junction MOSFET and manufacturing method thereof ) 是由 盛琳 东伟 于 2021-10-19 设计创作，主要内容包括：本发明属于半导体技术领域,提供了基于超结MOSFET的集成器件及其制造方法。本发明提供的基于超结MOSFET的集成器件包括：漏极、半导体衬底、半导体衬底上设置的至少两个超结MOSFET、用于源极不相连的超结MOSFET之间的源极隔离结构,所述隔离结构包括至少一个浮空P柱结构,所述超结MOSFET包括了P型体掺杂区、P柱、外延区、源极区、源极金属层、绝缘介质层、氧化物层、多晶硅栅极；所述两个源极不相连的超结MOSFET相邻P柱之间具有隔离距离,通过设置不同的隔离结构增大所述隔离距离,可以提高超结MOSFET之间的隔离电压,保证隔离电压性能同时将超结MOSFET集成一体。(The invention belongs to the technical field of semiconductors, and provides an integrated device based on a super junction MOSFET and a manufacturing method thereof. The invention provides a super junction MOSFET-based integrated device, which comprises: the super-junction MOSFET comprises a P-type body doping area, a P column, an epitaxial area, a source metal layer, an insulating medium layer, an oxide layer and a polycrystalline silicon grid; the isolation distance is arranged between the two adjacent P columns of the super-junction MOSFET with the unconnected source electrodes, and the isolation distance is increased by arranging different isolation structures, so that the isolation voltage between the super-junction MOSFET can be increased, and the performance of the isolation voltage is ensured, and the super-junction MOSFET is integrated into a whole.)
技术领域
本申请属于半导体技术领域，尤其涉及基于超结MOSFET的集成器件及其制造方法。
背景技术
超结场效应晶体管（Super Junction MOSFET，SJMOS）是一种新型功率器件，相较于传统的垂直导电场效应晶体管（VDMOS）器件，SJMOS增加了P柱（P-pillar）结构，该结构采用电荷平衡原理，通过产生横向电场使得SJMOS单位面积正向导通电阻远低于VDMOS。SJMOS器件由于具有开关速度快、功耗低、高耐压等优点，正逐渐成为制造低功耗、低成本的功率集成电路的主流器件。
SJMOS和传统的VDMOS都是三端（漏极、源极和栅极）器件，随着集成电路系统的集成能力提升，很多应用场合要求三端器件增加辅助功能，比如电流采样功能或启动功能，因此在一个器件上会存在多个MOSFET共用漏极和栅极的情况，但不同的主MOSFET和辅助MOSFET之间的源极是不相连的，并且源极之间需要有一定的耐压能力，所以源极之间需要有隔离结构。传统的VDMOS常用的源极隔离结构是将主MOSFET和相邻辅助MOSFET的P型体掺杂区（P-body）之间设置为隔离区，SJMOS可以采用和VDMOS类似的隔离结构，但是由于SJMOS的P柱有电压平衡要求，不能通过简单的增加P型体掺杂区之间的距离来提高隔离电压，并且P型体掺杂区之间的距离必须和P柱之间的距离相同，否则就会降低器件的击穿电压，导致器件有功能缺陷。
因此，如何在保证SJMOS的隔离电压性能的同时可以将SJMOS稳定、可靠地集成在一起是半导体产品应用中急需解决的问题。
发明内容
本申请的目的在于提供基于超结MOSFET的集成器件及其制造方法，旨在解决在超结MOSFET集成在一起时无法通过简单地增加P型体掺杂区之间的距离来提高源极隔离电压的问题。
本申请实施例的第一方面提供了基于超结MOSFET的集成器件包括：
漏极；
半导体衬底，所述半导体衬底上设置有至少两个超结MOSFET和一个隔离结构，所述超结MOSFET共用漏极，所述隔离结构设置于任意两个源极不相连的超结MOSFET之间，所述隔离结构至少包括一个浮空P柱。
在其中一个实施例中，所述超结MOSFET至少包括设置在所述半导体衬底上的P型体掺杂区、P柱和外延区，所述P柱和所述P型体掺杂区位于所述外延区中且所述P柱和所述P型体掺杂区接触，所述P型体掺杂区上设有源极区，所述P型体掺杂区上设置有多栅极，所述栅极与所述外延区之间设有氧化物层，所述栅极上表面覆盖有绝缘介质层，所述绝缘介质层上覆盖有与所述源极区接触的源极金属层；
在其中一个实施例中，所述半导体衬底、所述外延区、所述源极区中掺杂有第一导电类型元素。
在其中一个实施例中，所述超结MOSFET的P柱和所述浮空P柱掺杂有第二导电类型元素。
在其中一个实施例中，所述第一导电类型元素或者第二导电类型元素的选取主要根据用户实际生产中所需要的类型。
在其中一个实施例中，所述第一导电类型元素为N型元素，所述第二导电类型元素为P型元素。
在其中一个实施例中，所述P柱具有第一宽度，所述超结MOSFET的相邻P柱之间具有第一P柱距离；所述浮空P柱具有第二宽度，所述浮空P柱与相邻所述P柱或所述浮空P柱之间具有第二P柱距离，所述第一宽度和所述第一P柱距离之比等于所述第二宽度和所述第二P柱距离之比。
在其中一个实施例中，所述第一宽度和所述第二宽度相同，所述第一P柱距离和所述第二P柱距离相同。
在其中一个实施例中，所述隔离结构包括隔离介质层，所述隔离介质层间隔地设置在相邻所述浮空P柱之间。
在其中一个实施例中，所述超结MOSFET满足电荷平衡。
本申请实施例的第二方面提供了一种基于超结MOSFET的集成器件的制造方法，包括以下步骤：
半导体衬底表面生长形成外延区；
在所述外延区形成多个P柱；
在所述外延区上方依次淀积氧化层和栅极材料层，并刻蚀所述栅极材料层形成两个以上栅极；
通过离子注入后高温扩散形成P型体掺杂区；
在所述P型体掺杂区的部分表面形成两个以上源极区；
在所述外延区上方淀积绝缘介质层后，刻蚀所述绝缘介质层以形成使所述源极至少部分外露的源极接触孔；
在所述绝缘介质层上方淀积金属形成源极金属层，对所述源极金属层刻蚀形成至少两个不相连的源极，各个所述源极分别与至少一个所述源极区接触；
在所述半导体衬底部淀积一层金属引出形成漏极，以构成至少两个源极不相连的超结MOSFET；
所述多个P柱包括与所述源极区接触的第一P柱，以及位于任意两个源极不相连的超结MOSFET之间的浮空P柱，所述浮空P柱用于提高源极隔离电压。
在其中一个实施例中，所述第一P柱具有第一宽度，所述超结MOSFET的第一P柱之间具有第一P柱距离，所述浮空P柱具有第二宽度，所述浮空P柱与相邻所述第一P柱或所述浮空P柱之间具有第二P柱距离，所述第一宽度和所述第一P柱距离之比等于所述第二宽度和所述第二P柱距离之比。
在其中一个实施例中，所述第一宽度和所述第二宽度相同，所述第一P柱距离和所述第二P柱距离相同。
在其中一个实施例中，所述在所述外延区形成多个P柱所述形成多个P柱的步骤中，还包括：
在所述外延区淀积介质形成隔离介质层，其中所述隔离介质层间隔地位于相邻的所述浮空P柱之间。
在其中一个实施例中，所述在所述外延区形成多个P柱所述形成多个P柱，包括：
在所述外延区通过深槽刻蚀法，或者多次外延法生长形成多个所述P柱。
在其中一个实施例中，所述半导体衬底、所述外延区、所述源极区中掺杂有第一导电类型元素。
在其中一个实施例中，所述超结MOSFET的P柱和所述浮空P柱掺杂有第二导电类型元素。
在其中一个实施例中，所述第一导电类型元素或者第二导电类型元素的选取主要根据用户实际生产中所需要的类型。
在其中一个实施例中，所述第一导电类型元素为N型元素，所述第二导电类型元素为P型元素。
本申请提供的基于超结MOSFET的集成器件及制造方法中，基于超结MOSFET的集成器件包括漏极、半导体衬底，半导体衬底上设置有至少两个超结MOSFET和一个隔离结构，超结MOSFET共用漏极，隔离结构至少包括一个浮空P柱隔离结构；通过设置浮空P柱来实现源极隔离结构，满足超结MOSFET电荷平衡要求的同时，提高源极不相连的超结MOSFET之间的源极隔离电压，将多个超结MOSFET稳定地集成在一个器件上，保证超结MOSFET的性能。
附图说明
图1为本申请实施例中提供的基于超结MOSFET的集成器件结构示意图；
图2为本申请实施例中提供的隔离结构包括两个浮空P柱的基于超结MOSFET的集成器件结构示意图；
图3为本申请实施例中提供的隔离结构包括两个浮空P柱和隔离介质层的基于超结MOSFET的集成器件结构示意图；
图4为本申请实施例制造方法过程中形成P柱和浮空P柱的结构示意图；
图5为本申请实施例制造方法过程中形成栅极的结构示意图；
图6为本申请实施例制造方法过程中形成P型体掺杂区的结构示意图；
图7为本申请实施例制造方法过程中形成源极区的结构示意图；
图8为本申请实施例制造方法过程中形成源极接触孔的结构示意图；
图9为本申请实施例制造方法过程中形成源极的结构示意图；
图10为本申请实施例制造方法过程中形成漏极的结构示意图；
图11为本申请实施例制造方法过程中形成隔离介质层的结构示意图；
图12为本申请实施例制造方法过程中形成隔离介质层和P柱及浮空P柱的结构示意图；
附图标记：
1、源极；2、绝缘介质层；3、栅极；4、氧化物层；5、源极区；6、外延区；7、P型体掺杂区；8、P柱；9、隔离结构；10、浮空P柱；11、半导体衬底；12、隔离介质层；13、漏极。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
如图1所示，本申请实施例提供了基于超结MOSFET的集成器件。本实施例中的基于超结MOSFET的集成器件包括漏极13和半导体衬底11，半导体衬底11上设置的至少两个超结MOSFET和一个隔离结构9，隔离结构9设置于任意两个源极1不相连的超结MOSFET之间，隔离结构9包括一个浮空P柱10。
图1示例中，示出的超结MOSFET为三个，三个超结MOSFET共用漏极，其中两个超结MOSFET是主超结MOSFET，这两个主超结MOSFET共用源极1，另一个是用于给集成器件增加辅助功能的辅助超结MOSFET，辅助超结MOSFET的源极1和两个主超结MOSFET的源极1不相连，隔离结构9设置于主超结MOSFET和辅助超结MOSFET之间用于主超结MOSFET和辅助超结MOSFET之间的源极1隔离，采用浮空P柱10这样的隔离结构，可以保证每个超结MOSFET保持电荷平衡的同时提高主超结MOSFET和辅助超结MOSFET之间的源极隔离电压。
作为一实施例，超结MOSFET中，外延区6形成于半导体衬底11上方，半导体衬底11下方形成有漏极13，超结MOSFET包括设置在半导体衬底11上位于外延区6的P柱8和P型体掺杂区7，其中P型体掺杂区7中设置有两个源极区5，P型体掺杂区7上方设置有栅极3，栅极3的材质可以是多晶硅；栅极3下面为氧化物层4，栅极3上表面覆盖有绝缘介质层2，绝缘介质层2上表面覆盖有金属层，金属层用于形成源极1，P柱8和P型掺杂体区7接触，P型体掺杂区7用于形成横向导电沟道，源极区5和源极1接触。
作为一实施例，外延区6中掺杂有第一导电类型元素，源极区5掺杂有第一导电类型元素。半导体衬底11掺杂有第一导电类型元素。超结MOSFET的P柱8和浮空P柱10掺杂有与第一导电类型元素不同的第二导电类型元素。第一导电类型元素或者第二导电类型元素的选取根据用户实际生产中所需要的类型。
作为一实施例，第一导电类型元素为N型元素，第二导电类型元素为P型元素。
作为一实施例，如图1和图2所示，超结MOSFET至少可以包括：源极金属层（即源极）1、绝缘介质层2、栅极3、氧化物层4、源极区5、外延区6、P型体掺杂区7、P柱8；超结MOSFET的P柱8是区别于作为隔离结构9的浮空P柱10的，P柱8具有第一宽度Xp，超结MOSFET的P柱8之间具有第一P柱距离Xn，浮空P柱10具有第二宽度Xgp，浮空P柱10和相邻的P柱8之间具有第二P柱距离Xgn，第一宽度和第一P柱距离之比等于第二宽度和第二P柱距离之比，即Xp/Xn=Xgp/Xgn，以利于保证每个超结MOSFET保持电荷平衡。
可选地，该实施例的隔离结构9包括多个浮空P柱10，超结MOSFET的P柱8具有第一宽度Xp，超结MOSFET的P柱8之间具有第一P柱距离Xn，浮空P柱10具有第二宽度Xgp，浮空P柱10和相邻的超结MOSFET的P柱8之间具有第二P柱距离Xgn，其中Xp=Xgp且Xn=Xgn，以利于保证每个超结MOSFET保持电荷平衡。
如图3所示，作为一实施例，该实施例的隔离结构9包括两个浮空P柱10，P柱8之间具有第一宽度Xp，超结MOSFET的P柱8之间具有第一P柱距离Xn，浮空P柱10具有第二宽度Xgp，浮空P柱10和相邻的P柱8和相邻的浮空P柱10之间具有第二P柱距离Xgn，其中Xp=Xgp且Xn=Xgn。超结MOSET的P柱宽度等于浮空P柱10的宽度并且超结MOSFET的P柱8之间的距离等于相邻浮空P柱10之间的距离，这样的集成器件在制造工艺上更容易实现；设置两个浮空P柱10在满足超结MOSFET的电荷平衡要求下，进一步增加源极不相连的超结MOSFET的隔离距离，从而进一步提高集成器件的源极隔离电压。
如图3所示，作为一实施例，隔离结构9包括至少两个浮空P柱10和隔离介质层12，隔离介质层12位于两个浮空P柱10之间，隔离介质层12进一步在提高集成器件的源极隔离电压的同时，增加两个浮空P柱10之间隔离度，可以进一步减少隔离结构9表面漏电流，提高集成器件性能。可选地，隔离介质层12的材料为氧化物，例如二氧化硅。
另外可以理解的是各个超结MOSFET均满足电荷平衡要求。
本实施例中的基于超结MOSFET的集成器件通过设置不同隔离结构9，比如设置一个或者两个浮空P柱10隔离结构，增加源极不相连的超结MOSFET之间的隔离距离，提高集成器件的源极隔离电压；或者进一步在浮空P柱10之间增加隔离介质层12隔离结构，提高超结MOSFET的集成器件的源极隔离电压的同时可以减少隔离结构表面漏电流，有利于超结MOSFET的集成化和提升集成器件性能。
本申请一实施例中提供了基于超结MOSFET的集成器件的制造方法。本实施例提供的基于超结MOSFET的集成器件制造方法包括以下步骤：
步骤一、在半导体衬底11表面生长形成外延区6。
请参阅图4，其中，半导体衬底11和外延区6中掺杂有第一导电类型元素。
步骤二、在外延区6上形成多个P柱。
其中，可以通过深槽蚀刻法或者多次外延法在外延区6上生长形成P柱；如图4所示，在外延区6确定好用于形成P柱的深槽的位置，采用深槽刻蚀工艺刻蚀出深槽，在深槽中填充P型硅形成P柱8和浮空P柱10，或者采用多次外延法形成P柱8和P柱10。
步骤三、在外延区6上方依次淀积氧化层和栅极材料层，并刻蚀栅极材料层形成两个以上栅极3。
如图5所示，先在外延区6上方淀积氧化层形成氧化物层4，在氧化物层4上方淀积栅极材料（比如多晶硅），然后刻蚀栅极材料形成3个栅极3，栅极3用于构成超结MOSFET的栅极，栅极3的数量可根据超结MOSFET的数量调整。
步骤四、通过离子注入后高温扩散形成P型体掺杂区7。
如图6所示，将掺杂有第二导电类型的离子注入在P柱10上经过高温扩散后形成P型体掺杂区7，用于形成超结MOSFET的横向导通沟道。可选地，通过改变掺杂剂量可以调整超级结器件的阈值电压。
步骤五、在P型体掺杂区7的部分表面形成两个以上源极区5；
如图7所示，通过离子注入在P型体掺杂区7表面形成六个源极区5，源极区5掺杂有第一导电类型元素。源极区5的数量可根据超结MOSFET的数量调整。
步骤六、在外延区6上方淀积绝缘介质层2后，刻蚀绝缘介质层2以形成使源极区5至少部分外露的源极接触孔。
如图8所示，在外延区6上方淀积一层绝缘介质层2，刻蚀绝缘介质层2形成源极接触孔，源极接触孔处的源极区5至少部分外露，以用于超结MOSFET的设置源极1。
步骤七、在绝缘介质层2上方淀积金属形成源极金属层，对源极金属层刻蚀形成至少两个不相连的源极1，各个源极1分别与至少一个源极区5接触。
如图9所示，本实施例中，在绝缘介质层2上方淀积金属以形成源极金属层，再刻蚀源极金属层形成两个不相连的源极1，各个源极1与至少一个源极区5接触，用于形成两个超结MOSFET的源极，源极金属层可以为金属铝。其中，在其他实施例中，不相连的源极1的数量可根据超结MOSFET的数量调整。
步骤八、在半导体衬底11底部淀积一层金属引出形成漏极13，以构成至少两个源极1不相连的超结MOSFET。
如图10所示，在半导体衬底11的底部淀积金属，将金属引出作为超结MOSFET的漏极13。
本实施例方法制造的基于超结MOSFET的集成器件中，P柱包括与源极区5接触的第一P柱（即上述超结MOSFET的P柱）8，以及两个源极1不相连的超结MOSFET之间的浮空P柱10，浮空P柱10用于增大超结MOSFET之间的隔离距离，提高源极隔离电压。
其中，第一P柱8具有第一宽度Xp，超结MOSFET的P柱8之间具有第一P柱距离Xn，浮空P柱10具有第二宽度Xgp，浮空P柱10和相邻的超结MOSFET的P柱8之间具有第二P柱距离Xgn，其中Xp=Xgp且Xn=Xgn，以利于保证每个超结MOSFET保持电荷平衡，参见图1和图2。
作为一实施例，本实施例方法制造的基于超结MOSFET的集成器件中，第一宽度和第二宽度相同，第一P柱距离和第二P柱距离相同。
作为一实施例，第一导电类型元素为N型元素，第二导电类型元素为P型元素。
在另一个实施例中，在步骤二之前还包括在外延区6淀积介质形成隔离介质层12的步骤。
请参阅图11，在外延区6确定好深槽的位置，采用深槽刻蚀工艺刻蚀出沟道，淀积介质后刻蚀掉表面的介质形成隔离介质层12，介质的材料为氧化物，比如二氧化硅。如图12所示，本实施例中，隔离介质层12是被间隔地设置于相邻的浮空P柱之间。隔离介质层12进一步在提高集成器件的源极隔离电压的同时，增加两个浮空P柱10之间隔离度，可以进一步减少隔离结构9表面漏电流，提高集成器件性能。可选地，隔离介质层12的材料为氧化物，例如二氧化硅。
本实施例中，步骤三至步骤八与前一实施例相同，这里不再赘述。
本申请提供的基于超结MOSFET的集成器件及制造方法中，基于超结MOSFET的集成器件包括漏极、半导体衬底，半导体衬底上设置有至少两个超结MOSFET和一个隔离结构，超结MOSFET共用漏极，隔离结构至少包括一个浮空P柱隔离结构；通过设置浮空P柱来实现源极隔离结构，满足超结MOSFET电荷平衡要求的同时，提高源极不相连的超结MOSFET之间的源极隔离电压，将多个超结MOSFET稳定地集成在一个器件上，保证超结MOSFET的性能。
以上上述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：半导体器件及其制造方法及包括该器件的电子设备