具体实施方式

本发明的核心是提供一种可控深度钻孔的设计自检方法、系统、装置及存储介质，可自动检查可控深度钻孔的设计是否满足钻孔设计需求，降低了检查工作量，提高了评审效率；而且改善了漏检情况，提高了评审结果的准确性。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参照图1，图1为本发明实施例提供的一种可控深度钻孔的设计自检方法的流程图。

该可控深度钻孔的设计自检方法应用于处理器，包括：

步骤S1：确定电路板上有可控深度钻孔自检需求的目标走线及目标器件pin。

具体地，电路板上设有多个器件（元器件、连接器），有交互需求的器件之间通过走线连接。有的器件pin和走线会使用可控深度钻孔进行stub钻除，有的器件pin和走线不会使用可控深度钻孔进行stub钻除，这是由器件pin和走线传输的信号质量要求而定，传输的信号质量要求较高的器件pin和走线才有必要使用可控深度钻孔进行stub钻除。可以理解的是，使用可控深度钻孔进行stub钻除的器件pin和走线才有可控深度钻孔自检需求。基于此，本申请首先确定电路板上有可控深度钻孔自检需求的目标走线及目标器件pin，以为后续可控深度钻孔自检提供依据。

步骤S2：获取目标走线及目标器件pin对应的目标可控深度钻孔的尺寸信息，以基于尺寸信息检测目标可控深度钻孔是否满足预设安全间距要求。

具体地，本申请获取目标走线对应的第一可控深度钻孔的尺寸信息，以基于第一可控深度钻孔的尺寸信息检测第一可控深度钻孔是否满足预设安全间距要求；若满足预设安全间距要求，则无需修改所设计的第一可控深度钻孔的尺寸信息；若不满足预设安全间距要求，则需修改所设计的第一可控深度钻孔的尺寸信息，直至其满足预设安全间距要求。

同理，本申请获取目标器件pin对应的第二可控深度钻孔（第一可控深度钻孔和第二可控深度钻统称为目标可控深度钻）的尺寸信息，以基于第二可控深度钻孔的尺寸信息检测第二可控深度钻孔是否满足预设安全间距要求；若满足预设安全间距要求，则无需修改所设计的第二可控深度钻孔的尺寸信息；若不满足预设安全间距要求，则需修改所设计的第二可控深度钻孔的尺寸信息，直至其满足预设安全间距要求。

步骤S3：获取目标走线及目标器件pin连接的走线的走线层面信息，并根据走线层面信息确定目标可控深度钻孔的理论设置信息，以检测目标可控深度钻孔的实际设置信息是否符合理论设置信息。

具体地，本申请获取目标走线的走线层面信息（即目标走线布置在电路板的第几层及目标走线产生跨层的位置），并根据目标走线的走线层面信息确定目标走线对应的第一可控深度钻孔的理论设置信息，以检测第一可控深度钻孔的实际设置信息是否符合其理论设置信息；若符合其理论设置信息，则无需修改第一可控深度钻孔的原设置；若不符合其理论设置信息，则需修改第一可控深度钻孔的原设置（如钻孔位置、钻孔深度等设置）。

同理，本申请获取目标器件pin连接的走线的走线层面信息（即目标器件pin连接的走线布置在电路板的第几层及走线连接的目标器件pin的位置），并根据目标器件pin的走线层面信息确定目标器件pin对应的第二可控深度钻孔的理论设置信息，以检测第二可控深度钻孔的实际设置信息是否符合其理论设置信息；若符合其理论设置信息，则无需修改第二可控深度钻孔的原设置；若不符合其理论设置信息，则需修改第二可控深度钻孔的原设置。

步骤S4：确定目标可控深度钻孔钻除的stub类型，以检测为目标可控深度钻孔配置的表征钻除的stub类型的符号是否正确。

具体地，可以理解的是，若目标可控深度钻孔实际钻除的stub类型与为目标可控深度钻孔配置的钻孔符号相匹配，即为目标可控深度钻孔配置的钻孔符号表征的目标可控深度钻孔钻除的stub类型与目标可控深度钻孔实际钻除的stub类型相同，则确定为目标可控深度钻孔配置的钻孔符号正确；否则，确定为目标可控深度钻孔配置的钻孔符号错误。

基于此，本申请确定目标可控深度钻孔实际钻除的stub类型，以检测为目标可控深度钻孔配置的钻孔符号是否正确；若正确，则无需修改目标可控深度钻孔配置的钻孔符号；若不正确，则需将目标可控深度钻孔配置的钻孔符号修改为正确符号。

步骤S5：将各检测结果进行汇总，得到电路板上可控深度钻孔的自检结果。

具体地，本申请将上述可控深度钻孔是否满足预设安全间距要求、可控深度钻孔的实际设置信息是否符合其理论设置信息及可控深度钻孔配置的钻孔符号是否正确的检测结果进行汇总，得到电路板上可控深度钻孔的自检结果，供Layout工程师进行参考。

本发明提供了一种可控深度钻孔的设计自检方法，应用于处理器，确定电路板上有可控深度钻孔自检需求的目标走线及目标器件pin；获取目标走线及目标器件pin对应的目标可控深度钻孔的尺寸信息，以基于尺寸信息检测目标可控深度钻孔是否满足预设安全间距要求；获取目标走线及目标器件pin连接的走线的走线层面信息，并根据走线层面信息确定目标可控深度钻孔的理论设置信息，以检测目标可控深度钻孔的实际设置信息是否符合理论设置信息；确定目标可控深度钻孔钻除的stub类型，以检测为目标可控深度钻孔配置的表征钻除的stub类型的符号是否正确；将各检测结果进行汇总，得到电路板上可控深度钻孔的自检结果。可见，本申请可自动检查可控深度钻孔的设计是否满足钻孔设计需求，降低了检查工作量，提高了评审效率；而且改善了漏检情况，提高了评审结果的准确性。

在上述实施例的基础上：

作为一种可选的实施例，确定电路板上有可控深度钻孔自检需求的目标走线及目标器件pin，包括：

从电路板的设计图形中采集各走线的线宽线距信息，并根据各走线的线宽线距信息求取各走线的阻抗信息；

按照各走线的阻抗信息对各走线进行分组；其中，同一组走线的阻抗信息相同；

将有可控深度钻孔设计需求的目标阻抗对应的同一组走线均确定为目标走线，并将与目标走线连接的器件pin确定为目标器件pin。

具体地，电路板上走线的阻抗是要遵循对应规范要求的，比如在intel平台，UPI（超级路径互连）、PCIE（Peripheral Component Interconnect Express，周边设备高速连接标准）走线的阻抗标准是85欧姆，USB（Universal Serial Bus，通用串行总线）走线的阻抗标准是90欧姆，LAN（Local Area Network，局域网）走线的阻抗标准是100欧姆。目前，85欧姆阻抗的走线要求较好的信号质量，一般只对85欧姆阻抗的走线做可控深度钻孔设计（当然也可根据需求对其它欧姆阻抗的走线做可控深度钻孔设计）。

基于此，本申请具体从电路板的设计图形中采集各走线的线宽线距信息，以根据各走线的线宽线距信息求取各走线的阻抗信息，并按照各走线的阻抗信息对各走线进行分组，具体是同一组走线的阻抗信息相同，然后将有可控深度钻孔设计需求的目标阻抗对应的同一组走线均确定为有可控深度钻孔自检需求的目标走线，并将目标走线连接的器件pin确定为有可控深度钻孔自检需求的目标器件pin。

作为一种可选的实施例，获取目标走线及目标器件pin对应的目标可控深度钻孔的尺寸信息，以基于尺寸信息检测目标可控深度钻孔是否满足预设安全间距要求，包括：

从电路板的设计图形中采集目标可控深度钻孔的钻孔直径，并判断钻孔直径是否在预设平面安全间距范围内；

若在预设平面安全间距范围内，则获取目标可控深度钻孔的钻顶与其对应的过孔所连接的最后一层走线之间的位置间距，并判断位置间距是否在预设层面安全间距范围内；

若在预设层面安全间距范围内，则确定目标可控深度钻孔满足预设安全间距要求；

若不在预设平面安全间距范围内和/或不在预设层面安全间距范围内，则确定目标可控深度钻孔不满足预设安全间距要求。

具体地，本申请的预设安全间距要求包括平面安全间距要求和层面安全间距要求。需要说明的是，平面安全间距要求关系的是制造精度，层面安全间距要求关系的是信号质量。

参照图2，本申请从电路板的设计图形中采集目标可控深度钻孔的钻孔直径，并判断目标可控深度钻孔的钻孔直径是否在预设平面安全间距范围内；若不在预设平面安全间距范围内，则确定目标可控深度钻孔不满足预设安全间距要求；若在预设平面安全间距范围内（满足平面安全间距要求），则获取目标可控深度钻孔的钻顶与其对应的过孔所连接的最后一层走线之间的位置间距，并判断二者之间的位置间距是否在预设层面安全间距范围内；若不在预设层面安全间距范围内，则确定目标可控深度钻孔不满足预设安全间距要求；若在预设层面安全间距范围内（满足层面安全间距要求），则确定目标可控深度钻孔满足预设安全间距要求。

作为一种可选的实施例，获取目标可控深度钻孔的钻顶与其对应的过孔所连接的最后一层走线之间的位置间距，包括：

从设计图形中采集目标可控深度钻孔的钻孔深度，并根据钻孔深度确定目标可控深度钻孔的钻顶所在的第一水平位置；

从设计图形中采集目标可控深度钻孔对应的过孔所连接的最后一层走线所在的第二水平位置，以求取第一水平位置和第二水平位置之间的位置间距。

具体地，如图2所示，本申请从设计图形中采集目标可控深度钻孔的钻孔深度，目标可控深度钻孔的钻孔深度可表示目标可控深度钻孔的钻顶所在的位置，即根据目标可控深度钻孔的钻孔深度可确定目标可控深度钻孔的钻顶所在的第一水平位置，然后从设计图形中采集目标可控深度钻孔对应的过孔所连接的最后一层走线所在的第二水平位置，以求取第一水平位置和第二水平位置之间的位置间距，从而判断二者之间的位置间距是否在预设层面安全间距范围内。

作为一种可选的实施例，获取目标走线及目标器件pin连接的走线的走线层面信息，并根据走线层面信息确定目标可控深度钻孔的理论设置信息，包括：

从电路板的设计图形中采集目标走线及目标器件pin连接的走线的走线层面信息；

根据走线层面信息确定目标可控深度钻孔的理论位置及理论钻孔深度范围。

具体地，本申请从电路板的设计图形中采集目标走线的走线层面信息（即目标走线布置在电路板的第几层及目标走线产生跨层的位置），可以理解的是，目标走线产生跨层的位置就是目标走线对应的过孔位置，而目标走线对应的第一可控深度钻孔的目的是钻除目标走线对应的过孔的stub（称为via stub），所以目标走线对应的第一可控深度钻孔的位置在目标走线对应的via stub位置，且可以理解的是，目标走线对应的第一可控深度钻孔只能钻到目标走线对应的via stub部分，不能钻到目标走线对应的过孔上连接走线的部分（即传输信号的过孔部分），且要留有一定安全距离，所以对目标走线对应的第一可控深度钻孔有一定的钻孔深度范围要求。

基于此，本申请可从电路板的设计图形中采集目标走线的走线层面信息，然后根据目标走线的走线层面信息确定目标走线对应的第一可控深度钻孔的理论位置及理论钻孔深度范围，以检测目标走线对应的第一可控深度钻孔所设计的实际位置及实际钻孔深度范围是否符合理论要求（比如，目标走线对应的第一可控深度钻孔所设计的实际位置不符合理论要求，可得到漏钻、多钻的情况；目标走线对应的第一可控深度钻孔所设计的实际钻孔深度范围不符合理论要求，可得到钻太深的情况）。

同理，本申请从电路板的设计图形中采集目标器件pin连接的走线的走线层面信息（即目标器件pin连接的走线布置在电路板的第几层及走线连接的目标器件pin的位置），可以理解的是，目标器件pin的位置就是目标器件pin对应的过孔位置，而目标器件pin对应的第二可控深度钻孔的目的是钻除目标器件pin对应的过孔的stub（称为pin stub），所以目标器件pin对应的第二可控深度钻孔的位置在目标器件pin对应的pin stub位置，且可以理解的是，目标器件pin对应的第二可控深度钻孔只能钻到目标器件pin对应的pin stub部分，不能钻到目标器件pin对应的过孔上连接走线的部分（即传输信号的过孔部分），且要留有一定安全距离，所以对目标器件pin对应的第二可控深度钻孔有一定的钻孔深度范围要求。

基于此，本申请可从电路板的设计图形中采集目标器件pin连接的走线的走线层面信息，然后根据目标器件pin连接的走线的走线层面信息确定目标器件pin对应的第二可控深度钻孔的理论位置及理论钻孔深度范围，以检测目标器件pin对应的第二可控深度钻孔所设计的实际位置及实际钻孔深度范围是否符合理论要求（比如，目标器件pin对应的第二可控深度钻孔所设计的实际位置不符合理论要求，可得到漏钻、多钻的情况；目标器件pin对应的第二可控深度钻孔所设计的实际钻孔深度范围不符合理论要求，可得到钻太深的情况）。

作为一种可选的实施例，确定目标可控深度钻孔钻除的stub类型，包括：

将目标走线对应的目标可控深度钻孔钻除的stub类型确定为via stub；

将目标器件pin对应的目标可控深度钻孔钻除的stub类型确定为pin stub。

具体地，本申请将目标走线对应的第一可控深度钻孔钻除的stub类型确定为viastub，以检测为第一可控深度钻孔配置的钻孔符号是否正确，若为第一可控深度钻孔配置的钻孔符号为via（表示第一可控深度钻孔钻除的stub类型为via stub），则确定为第一可控深度钻孔配置的钻孔符号正确；若为第一可控深度钻孔配置的钻孔符号为pin（表示第一可控深度钻孔钻除的stub类型为pin stub），则确定为第一可控深度钻孔配置的钻孔符号错误。

同理，本申请将目标器件pin对应的第二可控深度钻孔钻除的stub类型确定为pinstub，以检测为第二可控深度钻孔配置的钻孔符号是否正确，若为第二可控深度钻孔配置的钻孔符号为pin（表示第一可控深度钻孔钻除的stub类型为pin stub），则确定为第二可控深度钻孔配置的钻孔符号正确；若为第二可控深度钻孔配置的钻孔符号为via（表示第二可控深度钻孔钻除的stub类型为via stub），则确定为第二可控深度钻孔配置的钻孔符号错误。

作为一种可选的实施例，在确定电路板上有可控深度钻孔自检需求的目标走线及目标器件pin之前，可控深度钻孔的设计自检方法还包括：

从电路板的设计图形中采集电路板的迭构数据；

判断迭构数据是否符合电路板的目标设计需求；

若是，则执行确定电路板上有可控深度钻孔自检需求的目标走线及目标器件pin的步骤；

若否，则不执行确定电路板上有可控深度钻孔自检需求的目标走线及目标器件pin的步骤。

进一步地，电路板的设计图形是按照电路板的目标设计需求（电路板一共设置的层数，且每一层上的具体器件及线路设置）进行绘制的，考虑到电路板的设计图形可能绘制错误，导致后续自检错误，所以本申请从电路板的设计图形中采集电路板的迭构数据（表征电路板的结构），然后判断采集的电路板的迭构数据是否符合电路板的目标设计需求；若符合电路板的目标设计需求，则执行确定电路板上有可控深度钻孔自检需求的目标走线及目标器件pin的步骤；若不符合电路板的目标设计需求，则不执行确定电路板上有可控深度钻孔自检需求的目标走线及目标器件pin的步骤，并对电路板的设计图形进行修改，使其符合电路板的目标设计需求，然后才执行确定电路板上有可控深度钻孔自检需求的目标走线及目标器件pin的步骤，即执行可控深度钻孔自检操作，从而避免因电路板的设计图形绘制错误导致自检错误。

另外，PCB设计软件Cadence Allegro内置的Skill编程语言提供了丰富的交互式函数，本申请可通过研究Cadence Skill编程语言来编写用于实现上述可控深度钻孔的设计自检方法的自检工具。

请参照图3，图3为本发明实施例提供的一种可控深度钻孔的设计自检系统的结构示意图。

该可控深度钻孔的设计自检系统应用于处理器，包括：

确定模块1，用于确定电路板上有可控深度钻孔自检需求的目标走线及目标器件pin；

安全检测模块2，用于获取目标走线及目标器件pin对应的目标可控深度钻孔的尺寸信息，以基于尺寸信息检测目标可控深度钻孔是否满足预设安全间距要求；

设置检测模块3，用于获取目标走线及目标器件pin连接的走线的走线层面信息，并根据走线层面信息确定目标可控深度钻孔的理论设置信息，以检测目标可控深度钻孔的实际设置信息是否符合理论设置信息；

符号检测模块4，用于确定目标可控深度钻孔钻除的stub类型，以检测为目标可控深度钻孔配置的表征钻除的stub类型的符号是否正确；

汇总模块5，用于将各检测结果进行汇总，得到电路板上可控深度钻孔的自检结果。

本申请提供的设计自检系统的介绍请参考上述设计自检方法的实施例，本申请在此不再赘述。

请参照图4，图4为本发明实施例提供的一种可控深度钻孔的设计自检装置的结构示意图。

该可控深度钻孔的设计自检装置包括：

存储器6，用于存储计算机程序；

处理器7，用于在执行计算机程序时实现上述任一种可控深度钻孔的设计自检方法的步骤。

本申请提供的设计自检装置的介绍请参考上述设计自检方法的实施例，本申请在此不再赘述。

本申请还提供了一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现上述任一种可控深度钻孔的设计自检方法的步骤。

本申请提供的计算机可读存储介质的介绍请参考上述设计自检方法的实施例，本申请在此不再赘述。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。