一种低介电常数高熵薄膜及其制备方法
阅读说明：本技术 一种低介电常数高熵薄膜及其制备方法 (Low-dielectric-constant high-entropy film and preparation method thereof ) 是由 娄晓杰 乔文婧 于 2021-07-26 设计创作，主要内容包括：本发明涉及薄膜材料领域,具体涉及一种低介电常数高熵薄膜及其制备方法,本发明低介电常数高熵薄膜包括：SrTiO-(3)基片、置于SrTiO-(3)基片表面的La-(0.7)Sr-(0.3)MnO-(3)缓冲层以及设置于La-(0.7)Sr-(0.3)MnO-(3)缓冲层表面的Ba(Zr-(0.2)Sn-(0.2)Ti-(0.2)Hf-(0.2)Me-(0.2))O-(3)薄膜,Me为过渡族金属元素离子。本发明低介电常数高熵薄膜具有比较致密的结构,并具有低介电常数和低介电损耗的特征。(The invention relates to the field of thin film materials, in particular to a low dielectric constant high-entropy thin film and a preparation method thereof, wherein the low dielectric constant high-entropy thin film comprises the following components: SrTiO 3 Substrate, disposed on SrTiO 3 La of substrate surface 0.7 Sr 0.3 MnO 3 Buffer layer and arranged on La 0.7 Sr 0.3 MnO 3 Ba (Zr) on surface of buffer layer 0.2 Sn 0.2 Ti 0.2 Hf 0.2 Me 0.2 )O 3 And Me is transition metal element ions. The low-dielectric-constant high-entropy film has a compact structure and has the characteristics of low dielectric constant and low dielectric loss.)
技术领域
本发明涉及超大规模集成电路制造领域，简而言之，涉及一种低介电常数高熵薄膜及其制备方法。
背景技术
微电子电路中，为了实现高速、低动态功耗和低串扰噪声的超大规模集成器件芯片互连，需要低介电常数的材料作为层间介质。对于集成电路来说，层间介质的介电常数越小，电路的互连性越高，转换延迟越小。同时，移动电荷引起的阈值电压位移小，漏电流小，从而降低集成电路的功耗。一般情况下，科学家们采用具有极低极化率的化合物并引入孔隙等手段来降低介电常数。但是，这种多孔材料往往难以满足微电子电路对低介电常数机械性能的严格要求。大多数电子系统(如计算机，芯片等)是由集成电路ICs和为ICs供电并传输数据的导电路径组成。集成电路越先进，对介电或绝缘材料的某些特征要求就越严格。此外，在嵌入器件和后续处理过程中，层间介质保持其特定的电、物理和化学性质是至关重要的。由于其温度范围的限制和特征尺寸在0.25μm以下的加速缩小，故不能再依靠传统的选择。因此，必须寻找新的低介电常数和低介电损耗材料来代替。
目前，有着优异热稳定性的SiO2一直是金属互联线之间使用的绝缘材料，而金属铝则是互联导线的主要材料。但是，随着集成电路的集成度越来越高，芯片中的导线越来越密，间距和宽度越来越小，导致电阻(R)和电容(C)之间的寄生阻容效应越来越明显。当器件尺寸小于0.25微米时，阻容延迟(RC delay)造成功率耗散、器件发热、线间干扰和信号延迟。因此，除了用铜线(电阻率只有铝的60％)替代铝线之外，研发具有更低介电常数(k)的材料来取代SiO2(k＝4)来降低阻容延迟(RC delay)已成为当前半导体集成电路领域研究的一个重要课题。
一般情况下，降低材料的介电常数有两种办法。一种是通过降低材料密度来减少单位体积内的极化分子数，该种方法主要通过向材料中引入孔隙来实现。当向材料中引入具有纳米尺寸的孔隙的时候，材料的介电常数会较快降低。但随着材料中孔隙的增多，材料的机械性能和耐腐蚀性能都会较差，而且其中的成孔剂也不容易完全去除。另外一种方法是通过降低材料的极化强度来降低介电常数。该方法一般会选择低极化能力的材料，如一些有机聚合物材料，虽然其介电常数较低，但是大多数机械性能都不太稳定，无法保证集成电路在高温环境下的稳定性。
现有的低k材料主要为SiO2(k＝4)及其衍生物(k＝2.8～3.7)，比如：无定形的等离子体增强化学气相沉积的掺碳氧化硅，有机聚合物，有机硅酸盐等。其中，化学气相沉积法(MOCVD)制备的低介电常数高熵薄膜的介电常数通常很难达到很低，而有机聚合物由于较差的热稳定性使其难以集成到现有的集成电路工艺中。
发明内容
本发明的目的在于克服现有技术中存在的问题，提供一种低介电常数高熵薄膜及其制备方法，本发明低介电常数高熵薄膜具有比较致密的结构，并具有低介电常数和低介电损耗的特征。
本发明采用的技术方案如下：
一种低介电常数高熵薄膜，包括：SrTiO3基片、置于SrTiO3基片表面的La0.7Sr0.3MnO3缓冲层以及设置于La0.7Sr0.3MnO3缓冲层表面的Ba(Zr0.2Sn0.2Ti0.2Hf0.2Me0.2)O3薄膜，Me为过渡族金属元素离子。
优选的，La0.7Sr0.3MnO3缓冲层的厚度范围为50～60nm，Ba(Zr0.2Sn0.2Ti0.2Hf0.2Me0.2)O3薄膜的厚度范围为100～400nm。
优选的，Me采用Y、Nb、Ta、V、Mo或W。
优选的，SrTiO3基片采用(001)取向生长的单晶SrTiO3基片。
本发明还提供了一种低介电常数高熵薄膜的制备方法，包括如下过程：
在SrTiO3基片的表面制备La0.7Sr0.3MnO3缓冲层，在缓冲层表面制备Ba(Zr0.2Sn0.2Ti0.2Hf0.2Me0.2)O3薄膜，得到所述低介电常数高熵薄膜，Me为过渡族金属元素离子。
优选的，La0.7Sr0.3MnO3缓冲层和Ba(Zr0.2Sn0.2Ti0.2Hf0.2Me0.2)O3薄膜均通过磁控溅射的方法制备而成，Ba(Zr0.2Sn0.2Ti0.2Hf0.2Me0.2)O3薄膜后进行退火，得到所述低介电常数高熵薄膜。
优选的，磁控溅射Ba(Zr0.2Sn0.2Ti0.2Hf0.2Me0.2)O3薄膜时的陶瓷靶材采用BaCO3粉、ZrO2粉、TiO2粉、SnO2粉、HfO2粉和Me的氧化物粉经球磨、预烧、造粒、成型和烧结制备而成，其中烧结温度均低于体系成相温度100～200℃；La0.7Sr0.3MnO靶材采用购于合肥科晶的陶瓷靶材。
磁控溅射Ba(Zr0.2Sn0.2Ti0.2Hf0.2Me0.2)O3薄膜以及La0.7Sr0.3MnO3缓冲层过程中：将La0.7Sr0.3MnO3缓冲层的陶瓷靶材和Ba(Zr0.2Sn0.2Ti0.2Hf0.2Me0.2)O3薄膜的陶瓷靶材安装完成后，在氩气和氧气的以体积比为(3.9～4.1):1的混合气体氛围中，进行预溅射1～2h，除去靶材表面杂质；然后将磁控溅射系统的沉积腔抽真空，真空度不小于10-5Pa；再向沉积腔内通入所述氩气和氧气的混合气体，使沉积腔内气压为1.0～1.2Pa；然后将SrTiO3基片在600～650℃、1.0～1.2Pa的气压下进行烘烤10～15min，除去SrTiO3基片表面附着物；再向沉积腔缓慢通入所述氩气和氧气的混合气体并调节气压为1.0～1.2Pa；再在SrTiO3基片上生长La0.7Sr0.3MnO3缓冲层，然后在La0.7Sr0.3MnO3缓冲层上生长Ba(Zr0.2Sn0.2Ti0.2Hf0.2Me0.2)O3薄膜；Ba(Zr0.2Sn0.2Ti0.2Hf0.2Me0.2)O3薄膜生长结束后，在1.0～1.2Pa的气压下进行退火10～15min；退火结束后待温度降至室温，将样品取出，得到所述低介电常数高熵薄膜。
优选的，La0.7Sr0.3MnO3缓冲层的厚度范围为50～60nm，Ba(Zr0.2Sn0.2Ti0.2Hf0.2Me0.2)O3薄膜的厚度范围为100～400nm。
优选的，Me采用Y、Nb、Ta、V、Mo或W。
优选的，SrTiO3基片采用(001)取向生长的单晶SrTiO3基片。
本发明具有以下有益的技术效果：
本发明低介电常数高熵薄膜介电常数最低可达到1.102，其介电常数可媲美目前商用的材料(k＝2.7)，且无孔洞，具有致密的结构，使得机械强度高，不易吸水，能够极大的提高集成电路的寿命。
附图说明
图1是两平行线结构的行间电容器的结构示意图。
图2是本发明Ba(Zr0.2Sn0.2Ti0.2Hf0.2Me0.2)O3薄膜的θ～2θ扫描图。
图3是本发明Ba(Zr0.2Sn0.2Ti0.2Hf0.2Me0.2)O3薄膜的介电常数和介电损耗示意图。
具体实施方式
下面结合附图和实施例对本发明做进一步详细说明。
本发明的低介电常数高熵薄膜包括SrTiO3基片和置于SrTiO3基片表面的La0.7Sr0.3MnO3缓冲层以及缓冲层上面的薄膜，所述薄膜包括Ba(Zr0.2Sn0.2Ti0.2Hf0.2Me0.2)O3薄膜，Ba(Zr0.2Sn0.2Ti0.2Hf0.2Me0.2)O3薄膜设置于La0.7Sr0.3MnO3缓冲层上面，缓冲层则置于SrTiO3基片表面。其中，Me采用Y、Nb、Ta、V、Mo或W，对应的化合价分别为Y3+、Nb5+、Ta5+、V5+、Mo6+和W6+。La0.7Sr0.3MnO3缓冲层的厚度范围为50～60nm，所述Ba(Zr0.2Sn0.2Ti0.2Hf0.2Me0.2)O3薄膜的厚度范围为10～500nm。SrTiO3基片为(001)取向生长的单晶SrTiO3基片。该Ba(Zr0.2Sn0.2Ti0.2Hf0.2Me0.2)O3单晶外延薄膜具有低介电常数和低介电损耗的特点。
本发明的低介电常数高熵薄膜制备过程包括如下步骤：
(1)首先根据化学式Ba(Zr0.2Sn0.2Ti0.2Hf0.2Me0.2)O3分别称取适量的4～5N级别BaCO3粉、ZrO2粉、TiO2粉、SnO2粉、HfO2粉和Me的氧化物的高纯粉，对上述高纯粉的混合物进行球磨、预烧、造粒、成型和烧结工艺，采用传统固相陶瓷制备工艺制备成Ba(Zr0.2Sn0.2Ti0.2Hf0.2Me0.2)O3陶瓷靶材。在制备陶瓷靶材的过程中，烧结温度均低于体系成相温度100～200℃。
(2)将所制备出的陶瓷靶材先用砂纸打磨再用气枪清净表面后，安装到磁控溅射系统中，在体积比为(3.9～4.1)：1的氩气和氧气的混合气体以及室温溅射环境下，首先进行预溅射1～2h，除去陶瓷靶材表面杂质。
(3)选用(001)取向生长的单晶SrTiO3基片进行薄膜的沉积，将SrTiO3基片浸入酒精中，用超声清洗设备进行震荡清洗3～10min，将清洗后的SrTiO3基片用氮气吹干后立即放入磁控溅射系统的沉积腔中。
(4)利用机械泵和分子泵组合构成的多级抽气系统将沉积腔内气压抽至一个较高的真空度，此时真空度不小于10-5Pa；再向沉积腔内通入生长薄膜所需的氩气和氧气的混合气体，混合气体中氩气和氧气的体积比为(3.9～4.1):1，此时腔内气压为1.0～1.2Pa；然后将STO基片在600～650℃、1.0～1.2Pa的气压下进行烘烤10～15min，除去STO基片(即SrTiO3基片)表面附着物；缓慢通入所述氩气和氧气的混合气体并调节质量流量计至所需生长气压1.0～1.2Pa。
(5)待气压稳定后，调节生长时间，在STO基片上生长La0.7Sr0.3MnO3缓冲层，然后在缓冲层上实现高熵单晶外延薄膜的生长，利用磁控溅射能够生长处致密的Ba(Zr0.2Sn0.2Ti0.2Hf0.2Me0.2)O3薄膜。
(6)生长结束后，在1.0～1.2Pa气压下对样品进行退火10～15min；退火结束后待温度降至室温，将样品取出，得到本发明的具有低介电常数与低介电损耗的高熵单晶外延薄膜。
实施例1
本实施例的低介电常数高熵薄膜制备过程包括如下步骤：
(1)首先根据化学式Ba(Zr0.2Sn0.2Ti0.2Hf0.2Me0.2)O3分别称取适量的4N级别BaCO3粉、ZrO2粉、TiO2粉、SnO2粉、HfO2粉和Nb2O5粉的高纯粉，对上述高纯粉的混合物进行球磨、预烧、造粒、成型和烧结的艺，采用传统固相陶瓷制备工艺制备成Ba(Zr0.2Sn0.2Ti0.2Hf0.2Me0.2)O3陶瓷靶材。在制备陶瓷靶材的过程中，烧结温度均低于体系成相温度200℃。
(2)将所制备出的陶瓷靶材先用砂纸打磨再用气枪清净表面后，安装到磁控溅射系统中，在体积比为(3.9～4.1)：1的氩气和氧气的混合气体以及室温溅射环境下，首先进行预溅射2h，除去陶瓷靶材表面杂质。
(3)选用(001)取向生长的单晶SrTiO3基片进行薄膜的沉积，将SrTiO3基片浸入酒精中，用超声清洗设备进行震荡清洗5min，将清洗后的SrTiO3基片用氮气吹干后立即放入磁控溅射系统的沉积腔中。
(4)利用机械泵和分子泵组合构成的多级抽气系统将沉积腔内气压抽至一个较高的真空度，此时真空度不小于10-5Pa；再向沉积腔内通入生长薄膜所需的氩气和氧气的混合气体，混合气体中氩气和氧气的体积比为(3.9～4.1):1，此时腔内气压为1.0～1.2Pa；然后将STO基片在650℃、1.01.2Pa的气压下进行烘烤10min，除去STO3基片表面附着物；缓慢通入所述氩气和氧气的混合气体并调节质量流量计至所需生长气压1.0～1.2Pa。
(5)待气压稳定后，调节生长时间，在STO3基片上生长50～60nm的La0.7Sr0.3MnO3缓冲层，然后在缓冲层上实现100nm的高熵单晶外延薄膜的生长。
(6)生长结束后，在1.0～1.2Pa气压下对样品进行退火10min；退火结束后待温度降至室温，将样品取出，得到本发明的具有低介电常数与低介电损耗的高熵单晶外延薄膜。
本实施例制得的低介电常数高熵薄膜为钙钛矿结构的单晶外延薄膜，其介电常数值能达到1.102，介电损耗为0.044，同时在5kHz～1000kHz的频率范围内都具有较好的稳定性。
实施例2
本实施例的低介电常数高熵薄膜制备过程包括如下步骤：
(1)首先根据化学式Ba(Zr0.2Sn0.2Ti0.2Hf0.2Me0.2)O3分别称取适量的4N级别BaCO3粉、ZrO2粉、TiO2粉、SnO2粉、HfO2粉和Nb2O5粉的高纯粉，对上述高纯粉的混合物进行球磨、预烧、造粒、成型和烧结的艺，采用传统固相陶瓷制备工艺制备成Ba(Zr0.2Sn0.2Ti0.2Hf0.2Me0.2)O3陶瓷靶材。在制备陶瓷靶材的过程中，烧结温度均低于体系成相温度150℃。
(2)将所制备出的陶瓷靶材先用砂纸打磨再用气枪清净表面后，安装到磁控溅射系统中，在体积比为(3.9～4.1)：1的氩气和氧气的混合气体以及室温溅射环境下，首先进行预溅射2h，除去陶瓷靶材表面杂质。
(3)选用(001)取向生长的单晶SrTiO3基片进行薄膜的沉积，将SrTiO3基片浸入酒精中，用超声清洗设备进行震荡清洗10min，将清洗后的SrTiO3基片用氮气吹干后立即放入磁控溅射系统的沉积腔中。
(4)利用机械泵和分子泵组合构成的多级抽气系统将沉积腔内气压抽至一个较高的真空度，此时真空度不小于10-5Pa；再向沉积腔内通入生长薄膜所需的氩气和氧气的混合气体，混合气体中氩气和氧气的体积比为(3.9～4.1):1，此时腔内气压为1.0～1.2Pa；然后将STO基片在630℃、1.0～1.2Pa的气压下进行烘烤15min，除去STO3基片表面附着物；缓慢通入所述氩气和氧气的混合气体并调节质量流量计至所需生长气压1.0～1.2Pa。
(5)待气压稳定后，调节生长时间，在STO3基片上生长50～60nm的La0.7Sr0.3MnO3缓冲层，然后在缓冲层上实现200nm高熵单晶外延薄膜的生长。
(6)生长结束后，在1.0～1.2Pa气压下对样品进行退火15min；退火结束后待温度降至室温，将样品取出，得到本发明的具有低介电常数与低介电损耗的高熵单晶外延薄膜。
本实施例制得的低介电常数高熵薄膜为钙钛矿结构的单晶外延薄膜，其介电常数值能达到1.963，介电损耗为0.048，同时在5kHz～1000kHz的频率范围内都具有较好的稳定性。
实施例3
本实施例的低介电常数高熵薄膜制备过程包括如下步骤：
(1)首先根据化学式Ba(Zr0.2Sn0.2Ti0.2Hf0.2Me0.2)O3分别称取适量的4N级别BaCO3粉、ZrO2粉、TiO2粉、SnO2粉、HfO2粉和Nb2O5粉的高纯粉，对上述高纯粉的混合物进行球磨、预烧、造粒、成型和烧结的艺，采用传统固相陶瓷制备工艺制备成Ba(Zr0.2Sn0.2Ti0.2Hf0.2Me0.2)O3陶瓷靶材。在制备陶瓷靶材的过程中，烧结温度均低于体系成相温度200℃。
(2)将所制备出的陶瓷靶材先用砂纸打磨再用气枪清净表面后，安装到磁控溅射系统中，在体积比为(3.9～4.1)：1的氩气和氧气的混合气体以及室温溅射环境下，首先进行预溅射1.5h，除去陶瓷靶材表面杂质。
(3)选用(001)取向生长的单晶SrTiO3基片进行薄膜的沉积，将SrTiO3基片浸入酒精中，用超声清洗设备进行震荡清洗3min，将清洗后的SrTiO3基片用氮气吹干后立即放入磁控溅射系统的沉积腔中。
(4)利用机械泵和分子泵组合构成的多级抽气系统将沉积腔内气压抽至一个较高的真空度，此时真空度不小于10-5Pa；再向沉积腔内通入生长薄膜所需的氩气和氧气的混合气体，混合气体中氩气和氧气的体积比为(3.9～4.1):1，此时腔内气压为1.0～1.2Pa；然后将STO基片在620℃、1.0～1.2Pa的气压下进行烘烤13min，除去STO3基片表面附着物；缓慢通入所述氩气和氧气的混合气体并调节质量流量计至所需生长气压1.0～1.2Pa。
(5)待气压稳定后，调节生长时间，在STO3基片上生长50～60nm的La0.7Sr0.3MnO3缓冲层，然后在缓冲层上实现300nm高熵单晶外延薄膜的生长。
(6)生长结束后，在1.0～1.2Pa气压下对样品进行退火13min；退火结束后待温度降至室温，将样品取出，得到本发明的具有低介电常数与低介电损耗的高熵单晶外延薄膜。
本实施例制得的低介电常数高熵薄膜为钙钛矿结构的单晶外延薄膜，其介电常数值能达到3.307，介电损耗为0.213，同时在5kHz～1000kHz的频率范围内都具有较好的稳定性。
实施例4
本实施例的低介电常数高熵薄膜制备过程包括如下步骤：
(1)首先根据化学式Ba(Zr0.2Sn0.2Ti0.2Hf0.2Me0.2)O3分别称取适量的5N级别BaCO3粉、ZrO2粉、TiO2粉、SnO2粉、HfO2粉和Nb2O5粉的高纯粉，对上述高纯粉的混合物进行球磨、预烧、造粒、成型和烧结的艺，采用传统固相陶瓷制备工艺制备成Ba(Zr0.2Sn0.2Ti0.2Hf0.2Me0.2)O3陶瓷靶材。在制备陶瓷靶材的过程中，烧结温度均低于体系成相温度200℃。
(2)将所制备出的陶瓷靶材先用砂纸打磨再用气枪清净表面后，安装到磁控溅射系统中，在体积比为(3.9～4.1)：1的氩气和氧气的混合气体以及室温溅射环境下，首先进行预溅射1h，除去陶瓷靶材表面杂质。
(3)选用(001)取向生长的单晶SrTiO3基片进行薄膜的沉积，将SrTiO3基片浸入酒精中，用超声清洗设备进行震荡清洗5min，将清洗后的SrTiO3基片用氮气吹干后立即放入磁控溅射系统的沉积腔中。
(4)利用机械泵和分子泵组合构成的多级抽气系统将沉积腔内气压抽至一个较高的真空度，此时真空度不小于10～5Pa；再向沉积腔内通入生长薄膜所需的氩气和氧气的混合气体，混合气体中氩气和氧气的体积比为(3.9～4.1):1，此时腔内气压为1.0～1.2Pa；然后将STO基片在600℃、1.0～1.2Pa的气压下进行烘烤12min，除去STO3基片表面附着物；缓慢通入所述氩气和氧气的混合气体并调节质量流量计至所需生长气压1.0～1.2Pa。
(5)待气压稳定后，调节生长时间，在STO3基片上生长50～60nm的La0.7Sr0.3MnO3缓冲层，然后在缓冲层上实现400nm高熵单晶外延薄膜的生长。
(6)生长结束后，在1.0～1.2Pa气压下对样品进行退火12min；退火结束后待温度降至室温，将样品取出，得到本发明的具有低介电常数与低介电损耗的高熵单晶外延薄膜。
本实施例制得的低介电常数高熵薄膜为钙钛矿结构的单晶外延薄膜，其介电常数值能达到3.932，介电损耗为0.094，同时在5kHz～1000kHz的频率范围内都具有较好的稳定性。
本发明采用射频磁控溅射技术，通过等离子体对靶材的轰击在基片上得到La0.7Sr0.3MnO3缓冲层和Ba(Zr0.2Sn0.2Ti0.2Hf0.2Me0.2)O3薄膜，通过调节靶材的溅射时间，得到了不同厚度的薄膜，制得的薄膜既较低的介电常数，又有较低的介电损耗。本发明Ba(Zr0.2Sn0.2Ti0.2Hf0.2Me0.2)O3体系单晶外延薄膜，在保持相同组分的情况下通过调整不同的厚度，制备出低介电常数的单晶外延的薄膜，可广泛地应用在各种集成电路中。
得到本发明的具有低介电常数的薄膜后，对其进行结构测试，测试时，将其中生长在STO3基片缓冲层上的样品进行部分打磨，选用200目的方形铜网镀上铂金电极，进行介电性能测试。
所得到的材料性能：
图1为两平行线电容器的结构示意图。如图1，可以看出两条平行线结构嵌入在电介质层中，这些线通过底部介电层与衬底(或衬底顶部的金属平面)绝缘。与平行板电容器相比，线间电容器是更现实的结构，因为它们代表了由技术限制(最小尺寸、介质层类型、工艺条件)造成的互连线之间的电容。因此，低介电常数材料的性能对整个电容器的性能影响尤为明显。
由图2可以看出，所制备的薄膜的取向为(001)，(002)，(003)，均为c轴取向的单晶外延薄膜，即使最厚的薄膜，也没有第二相出现。
图3为本发明所涉及的不同制备方案的样品在室温下所测得的介电常数与介电损耗，可以看出，本发明所制备的薄膜具有最低的介电常数为1.102，介电损耗最低能达到0.056，说明本发明所涉及的高熵薄膜具有极低的介电常数与介电损耗。
本发明所涉及的高熵薄膜，同时具有低介电常数和低介电损耗的特征，能够有效地提高电路的互联型，减小电路的转换延迟，同时减小漏电流，降低功耗。本发明的高熵薄膜属于单晶无铅薄膜，避免了传统Pb基薄膜对环境以及人体的危害，符合当今工业生产中对环保的要求。
本发明提供的Ba(Zr0.2Sn0.2Ti0.2Hf0.2Me0.2)O3体系高熵单晶外延薄膜是采用射频磁控溅射技术，通过等离子体对靶材的轰击在基片上得到La0.7Sr0.3MnO3缓冲层，进而在缓冲层上制备得到Ba(Zr0.2Sn0.2Ti0.2Hf0.2Me0.2)O3薄膜。首先采用高纯粉、通过陶瓷的传统固相制备工艺合成出Ba(Zr0.2Sn0.2Ti0.2Hf0.2Me0.2)O3陶瓷靶材，再利用射频磁控溅射技术，在高温、高氧压条件下通过等离子体对靶材的轰击实现在基片缓冲层上外延生长薄膜；同时通过调节靶材的溅射时间实现对厚度的控制，从而对该薄膜的性能进行预测与调控，使其介电特性达到了新的最低值，可与Si基低介电常数的材料相比拟。
本发明通过调节靶材的溅射时间，实现了不同厚度的薄膜。通过对样品介电性能的测试，发现Ba(Zr0.2Sn0.2Ti0.2Hf0.2Me0.2)O3样品的介电常数随着不同厚度的增加而增加，但总体都保持在1～5之间，满足集成电路中对于低介电常数的要求。本发明的Ba(Zr0.2Sn0.2Ti0.2Hf0.2Me0.2)O3单晶外延薄膜的优点至少还有以下几个方面：
(1)工艺简单。只是通过对制备时间的控制生长了不同厚度的薄膜，具有结构简单，工艺简洁的优点。
(2)频率稳定性好。可以看到，随着频率的增加，样品的介电常数和介电损耗都保持在一个比较平稳的水平。
如上所述，在不偏离本发明精神和范围的情况下。还可以构成许多有很大差别的实施实例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实例。
(1)本发明的一个优势在于制备方法操作简单，设备性能稳定，制备效率和产品合格率高，具有很好的应用推广性。
(2)本发明的试剂和原料均市售可得，
(3)现有的低介电常数材料大多具有孔隙，孔隙的存在使得低介电常数材料的机械性能较差，本发明提供的一种低介电常数高熵薄膜具有致密的结构。
(4)本发明提供的一种低介电常数高熵薄膜，无挥发性和有害元素，性能稳定，环境友好。
(5)本发明提供的一种低介电常数高熵薄膜，具有较好的频率稳定性，
(6)本发明提供的一种低介电常数高熵薄膜，，由于高熵材料的稳定性，从而其具有较好的温度稳定性，
(7)更重要的是，本发明降低薄膜材料介电常数的原理具有可扩大至其他基体和衬底材料的可能性，基于此原理，能够发现应用于微电子领域的各项性能都满足的最优低介电常数高熵薄膜材料。
本发明提供的低介电常数高熵薄膜，使得该样品能够形成比较致密的结构，能够形成具有低介电常数和低介电损耗的特征，能够有效地提高电路的互联型，减小电路的转换延迟，同时减小泄露电流，降低功耗。本发明提供的低介电常数高熵薄膜，无挥发性以及有害元素，避免了传统Pb基薄膜对环境以及人体的危害，符合当今工业上产中对环保的要求。
由本发明所述薄膜的有益效果可知，本发明提供的薄膜具有低介电常数、低介电损耗的优点。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：一种用于碳化硅外延薄膜生长的设备及其控制方法