具体实施方式

下面对本发明的具体实施方式进行描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

如图1所示，该SM3算法的并行处理方法包括以下步骤：

S1、将长度为L比特的消息m的结尾处添加数字1，并在添加的数字1后添加64比特的数值为L的二进制数值，得到第一次填充后的消息；

S2、判断第一次填充后的消息长度是否为512的整数倍，若是则直接进入步骤S4；否则进入步骤S3；

S3、在添加的数字1与添加的二进制数值之间添加数字0直至消息长度为512的整数倍，得到第二次填充后的消息并进入步骤S4；

S4、将当前消息按照512比特进行分组，分组后的每个个体包括16个字W₀,W₁,…,W₁₅；W₀为个体的最高的32比特，W₁₅为个体的最低的32比特；

S5、基于分组后的每个个体的16个字进行扩展得到52个字的W_j和64个字的W_k’，即得到与每个个体对应的共132字的数据；其中j＝16,17,…,67；k＝0,1,2,…,63；

S6、构建中间变量SS1_n、SS2_n、TT1_n和TT2_n；

S7、将中间变量带入寄存器变量的计算过程，得到简化后的寄存器变量在数据压缩过程中的计算公式；

S8、基于简化后的寄存器变量的计算公式，将SM3算法的压缩迭代的每相邻两轮迭代合并为一次计算，完成SM3算法的并行处理。

步骤S5的具体方法包括以下子步骤：

S5-1、将字W_j-16循环左移15位的结果、W_j-9循环左移15位的结果和W_j-3循环左移15位的结果进行三者异或操作，得到值Q0；其中16≤j≤67；

S5-2、将值Q0、值Q0进行循环左移15位的结果和值Q0进行循环左移23位的结果进行三者异或操作，得到值Q1；

S5-3、将值Q1、W_j-13循环左移7位和W_j-6进行三者异或操作，将操作结果记为W_j；

S5-4、将W_k和W_k+4进行异或操作，将操作结果记为W_k’。

步骤S6的具体方法为：分别根据公式：

构建中间变量SS1_n、SS2_n、TT1_n和TT2_n；其中每个中间变量的长度均为32比特；n为常数，表示数据压缩过程的迭代次数，n＝1,2,…,64；A_n-1表示数据压缩过程中第n-1次迭代时寄存器变量A的值，当n＝1时A_n-1为寄存器变量的初始值7380166f；E_n-1表示数据压缩过程中第n-1次迭代时寄存器变量E的值，当n＝1时E_n-1为寄存器变量的初始值a96f30bc；T_n为固定值，当n≤16时，T_n＝0x79cc4519；当17≤n≤64时，T_n＝0x7a879d8a；表示32比特异或运算；FF_n(·)表示布尔函数；B_n-1表示数据压缩过程中第n-1次迭代时寄存器变量B的值，当n＝1时B_n-1为寄存器变量的初始值4914b2b9；C_n-1表示数据压缩过程中第n-1次迭代时寄存器变量C的值，当n＝1时C_n-1为寄存器变量的初始值172442d7；D_n-1表示数据压缩过程中第n-1次迭代时寄存器变量D的值，当n＝1时D_n-1为寄存器变量的初始值da8a0600；GG_n(·)表示布尔函数；F_n-1表示数据压缩过程中第n-1次迭代时寄存器变量F的值，当n＝1时F_n-1为寄存器变量的初始值163138aa；G_n-1表示数据压缩过程中第n-1次迭代时寄存器变量G的值，当n＝1时G_n-1为寄存器变量的初始值e38dee4d；H_n-1表示数据压缩过程中第n-1次迭代时寄存器变量H的值，当n＝1时H_n-1为寄存器变量的初始值b0fb0e4e。

步骤S7的具体方法为：分别根据公式：

B_r＝A_r-1

C_r＝A_r-2<<<9

D_r＝A_r-3<<<9

E_r＝P0(TT2_r)＝P0(GG_r(E_r-1,E_r-2,E_r-3<<<9)+(E_r-4<<<19)+((A_r-1<<<12)+E_r-1+(T_r<<<r))<<<7+W_r)

F_r＝E_r-1

G_r＝E_r-1<<<19

H_r＝E_r-3<<<19

将中间变量带入寄存器变量的计算过程，得到简化后的寄存器变量在数据压缩过程中的计算公式；其中r为整数，表示数据压缩过程的迭代次数，4≤r≤64；FF_r(·)和GG_r(·)均表示布尔函数；P0(·)表示置换函数，置换过程为将置换对象、置换对象循环左右9位后的结果、置换对象循环左移17位后的结果进行三者异或；A_r、B_r、C_r、D_r、E_r、F_r、G_r和H_r均为第r次迭代后的寄存器变量。

当j值不同时，T_j的值和FF_j(X,Y,Z)的公式不同，将其带入可得：

当j为0-15时，T_j为79cc4519，

当j为16-63时，T_j为7a879d8a，FF_j(X,Y,Z)＝(X∧Y)∨(X∧Z)∨(Y∧Z)

当j值不同，T_j的值和GG_j(X,Y,Z)的公式不同，将其带入可得：

当j为0-15时，T_j为79cc4519，

当j为16-63时，T_j为7a879d8a，

其中∧为32比特与运算，∨为32比特或运算，为32比特非运算。

步骤S8的具体方法为：将与每个个体对应的共132字的数据进行数据压缩，在数据压缩过程中并行计算寄存器变量A_r和E_r的值，通过简化后的寄存器变量计算公式获取数据压缩过程中每次迭代后的寄存器变量值，并将最后一次迭代后的寄存器变量值作为输出，完成SM3算法的并行处理。

该SM3算法的并行处理电子设备，其特征在于，包括：

存储器，存储有可执行指令；以及

处理器，被配置为执行存储器中可执行指令以实现权利要求1-5中任一项所述的方法。

在本申请的一个实施例中，如图2所示，逐次对每个数据分组M(i)(M(i)为扩展得到的132个字W_j和W_j’)进行数据压缩，有压缩函数V(i+1)＝CF(V(i),M(i))(0<＝i<＝n-1)，将上一次压缩的结果值作为下一次输入再次重复计算，CF表示压缩函数。压缩函数的计算过程为：设A、B、C、D、E、F、G、H为寄存变量，SS1、SS2、TT1、TT2为中间变量，变量长度均为32比特。

压缩第一个分组且扩展后的数据M(i)时，即i＝0：将IV(压缩函数寄存器)的初始值：7380166f 4914b2b9 172442d7 da8a0600 a96f30bc 163138aa e38dee4d b0fb0e4e赋值给寄存器变量A、B、C、D、E、F、G和H，如果非第一次运算即i>0，则需要将上一次计算的结果V(i-1)赋值给A、B、C、D、E、F、G和H。

在具体实施过程中，经过公式简化后可以看出，8个寄存器变量都只需要A_r和E_r就可以计算出来，由于A_r和E_r计算情况一致，因此以计算A_r为例进行说明：

如图3所示，图中F表示进行运算的函数，采用二合一的方法，第一个时钟周期计算A₀(需要用到初值A)和A₁(需要用到A₀和初值A)，第二个时钟周期计算A₂(需要用到A₁和A₀和初值A)和A₃(需要用到A₂，A₁，A₀和初值A)，第三个时钟周期计算A₄(需要用到A₃，A₂，A₁和A₀)和A₅(需要用到A₄，A₃，A₂，A₁)，以此类推，可以发现在计算A_j+1时，既要用到上一轮的值又要用到当前一轮的值。因此在计算A_j时，需要用到6个寄存器，即用reg_A₀、reg_A₁、reg_A₂、reg_A₃、reg_A₄、reg_A₅、这6个寄存器可算出算A₀-A₆₃的值。

如图4所示，图中F表示进行运算的函数，第一个时钟周期算出A₀和A₁，让其保持三个时钟周期，第二个时钟周期算出A₂和A₃，让其保持三个时钟周期，第三个时钟周期算出A₄和A₅，让其保持三个时钟周期；当A₀和A₁保持完三个时钟周期，后续的计算就不会再用到A₀和A₁了，此时reg_A₀和reg_A1寄存器可以计算A₆和A₇，以此类推，最终算出所有的值。

由以上过程可以看出，本发明将这一部分结构采用循环迭代展开法，将每两轮函数合并为一个函数实现，那么一个时钟周期可以实现两次压缩计算，分组的处理周期由64减小到32。

综上所述，本发明通过对SM3密码杂凑算法公式进行化简，将运算中不必要的中间变量进行替代，并对化简后的公式进行循环展开、并行处理，从而达到简化运算过程，节约计算资源，提高运算速度。