具体实施方式

以下，参照附图来说明本发明的优选的实施方式。图1是晶片载置台的制造工序图(纵剖视图)。

如图1所示，静电卡盘具备陶瓷基材、陶瓷电介质层、静电电极和陶瓷绝缘层。陶瓷电介质层配置在陶瓷基材上，且比陶瓷基材薄。在本实施方式中，陶瓷电介质层和陶瓷基材是一体烧成的陶瓷烧结体。静电电极埋设在陶瓷电介质层与陶瓷基材之间。陶瓷绝缘层配置在陶瓷电介质层上，且比陶瓷电介质层薄。陶瓷绝缘层的体积电阻率及耐电压比陶瓷电介质层高，陶瓷电介质层的介电常数比陶瓷绝缘层高。

陶瓷绝缘层可以是CVD膜或PVD膜，但从能够比较容易地使膜厚变厚的方面考虑，优选为AD膜或喷镀膜。特别是，AD膜在原料粒子彼此的晶界不存在绝缘性低的玻璃相，与使原料粒子烧结而成的膜为同等程度，因此体积电阻率、耐电压变高。AD膜是由AD法(包括等离子体AD法)形成的膜。AD法由于能够通过冲击固化现象使陶瓷粒子成膜，因此不需要在高温下对陶瓷粒子进行烧结。

陶瓷电介质层的材质优选为钛酸钡或锆钛酸铅，陶瓷绝缘层的材质优选为氧化铝。

在以上说明的本实施方式的静电卡盘中，由于陶瓷绝缘层的体积电阻率及耐电压比陶瓷电介质层高，因此绝缘性能由于该陶瓷绝缘层而被保持得高。另一方面，由于陶瓷电介质层的介电常数比陶瓷绝缘层高，因此与介电常数成比例地变高的静电吸附力由于陶瓷电介质层而变高。

需说明的是，不言而喻，本发明不受上述的实施方式的任何限制，只要属于本发明的技术范围内就可用各种方式来实施。

例如，在上述的实施方式中，陶瓷绝缘层也可以以覆盖陶瓷电介质层的整个表面的方式设置并具有支撑晶片的多个凸部(参照图2)。关于这样的结构，也可以例如以覆盖陶瓷电介质层的整个表面的方式形成AD膜，在将该AD膜的表面精加工成镜面(例如表面粗糙度Ra为0.1μm以下的面)之后，利用AD法(包括等离子体AD法)在该镜面上形成多个凸部。这样一来，由于未形成凸部的部分保持镜面的状态，因此不会成为在半导体工艺中产生微粒的原因。

在上述的实施方式中，也可以是陶瓷电介质层具有支撑晶片的多个凸部，陶瓷绝缘层仅设置在凸部的顶面(参照图3)，但从提高耐电压的观点出发，优选覆盖陶瓷电介质层的整个表面而不仅仅覆盖陶瓷电介质层的凸部。

在上述的实施方式中，也可以在陶瓷基材中埋设RF电极和加热器电极(电阻发热体)中的至少一者。

本申请将2019年6月28日申请的日本专利申请第2019-121488号作为优先权主张的基础，通过引用将其全部内容包含在本说明书中。

产业上的利用可能性

本发明能够用于例如半导体晶片的传送、曝光、CVD等成膜工艺、清洗、蚀刻、切割等微细加工。