具体实施方式

图1显示本发明实施例中的一种模数运算电路100。模数运算电路100包括控制器110、模数乘法器120及模数加法器130。在一些实施例中，模数运算电路100可用以将第一数字A1除以第二数字N1以得出余数R1。

在图1，模数乘法器120及模数加法器130耦接于控制器110。模数乘法器120可通过将二输入数字相乘以产生乘积，及输出乘积除以另一输入数字的余数，藉以执行模数乘法运算。模数加法器130可通过将二输入数字相加以产生总和，及输出总和除以另一输入数字的余数，藉以执行模数加法运算。此外，控制器110可控制模数乘法器120及模数加法器130的数据流。在一些实施例中，控制器110可将第一数字A1分为K分段AS1至ASK，其中K可以是大于或等于2的整数。在一些实施例中，为了将模数运算电路100的面积维持在期望大小内，K分段AS1至ASK中的每个分段可具有小于或等于第三数字n1的位长度。第三数字n1可以是第二数字N1以2为底数的对数的无条件进位结果，即n1可是log₂N1。在图1，分段AS1至ASK的位长度AB1至ABK可以相同；然而，在一些其他实施例中，至少二分段的位长度AB1至ABK可以不同。

由于第一数字A1被分为K分段AS1至ASK，因此第一数字A1可由以下公式(1)表示。

在公式(1)中，第一数字A1可进一步以公式(2)至(7)的方式表示，其中k系为大于3且小于(K-1)的整数。

A1＝{[(AS1×2^AB2+AS2)×2^AB3+AS3]×2^AB4+AS4}×2^AB5...+ASK

公式(2)

T1＝AS1×2^AB2+AS2； 公式(3)

T2＝T1×2^AB3+AS3； 公式(4)

T3＝T2×2^AB4+AS4； 公式(5)

...

Tk＝T(k-1)×2AB(k+1)+AS(k+1)公式(6)

...

T(K-1)＝T(K-2)×2ABK+ASK＝A1公式(7)

在此情况下，对于具有较小值的迭代值T1、T2至T(K-1)，可将第一数字A1的复杂的模数运算分为几个简化的模数运算。亦即可通过模数乘法器120及模数加法器130来执行(K-1)迭代以执行模数运算而得出余数R1，因此无须使用执行大数值的模数运算的复杂除法电路。

在一些实施例中，K可等于2。亦即第一数字A1可被分为二分段AS1及AS2。在此情况下，模数运算可不需要多次迭代操作即可得出余数R1。即迭代值T1的模数运算可得出余数R1。

图2显示模数运算电路100的操作方法200，用以得出余数R1。方法200包括步骤S210至S250。

S210：控制器110将第一数字A1分为K分段AS1至ASK；

S220：在第一迭代，模数乘法器120根据第一分段AS1及第一基数B1执行模数乘法运算以产生第一中间结果ITM1；

S222：模数加法器130根据第一中间结果ITM1及第二分段AS2进行模数加法运算，以产生第一迭代余数ITR1；

S230：若第(K-1)迭代已完成，执行步骤S250，若否，则执行步骤S240；

S240：在第k迭代中，模数乘法器120根据第(k-1)迭代余数及第k基数进行模数乘法运算，以产生第k中间结果；

S242：模数加法器130根据第k中间结果及K分段中的第(k+1)分段执行模数加法运算，以产生第k迭代余数，跳至步骤S230；

S250：输出第(K-1)迭代余数作为第一数字A1除以第二数字N1的余数R1。

在步骤S210中将第一数字A1分为K分段AS1至ASK之后，可在步骤S220及S222中对迭代值T1执行模数运算。例如，在步骤S220中，模数乘法器120可执行模数乘法运算以根据第一分段AS1、第一基数B1及第二数字N1产生第一中间结果ITM1。第一中间结果ITM1可由以下的公式(8)表示。

ITM1＝(AS1×B1)mod N1 公式(8)

即模数乘法器120可将第一分段AS1与第一基数B1相乘以产生相乘结果，并通过将相乘结果除以第二数字N1得到余数来产生第一中间结果ITM1。在一些实施例中，第一基数B1可以是第二分段AS2的位长度AB2的以2为底数的指数值，即第一基数B1可表示为2^AB2。然而，在一些实施例中，为了确保AS1×B1在模数乘法器120的计算能力之内，第一基数B1可以是第一指数值2^AB2除以第二数字N1的余数，即第一基数B1可以是2^AB2 mod N1。并且，在步骤S222，模数加法器130可根据第一中间结果ITM1、第二分段AS2及第二数字N1执行模数加法运算以产生第一迭代余数ITR1。第一迭代余数ITR1可由以下的公式(9)表示。

ITR1＝(ITM1+AS2)mod N1＝[(AS1×B1)mod N1+AS2]mod N1

公式(9)

即模数加法器130可将第一中间结果ITM1及第二片段AS2相加以产生总和，并将总和除以第二数字N1以得到余数来产生第一迭代余数ITR1。

在步骤S220及S222之后，可获得迭代值T1除以第二数字N1的余数ITR1，且第一迭代余数ITR1可用于下一迭代。例如，在步骤S240中，在第二迭代期间，模数乘法器120可根据第一迭代余数ITR1及第二基数B2执行模数乘法运算以产生第二中间结果ITM2。第二中间结果ITM2可由以下的公式(10)表示。

ITM2＝(ITR1×B2)mod N1 公式(10)

在一些实施例中，可根据第三分段AS3的位长度AB3的以2为底数的指数值而得出第二基数B2，即第二基数B2可以表示为2^AB3。然而，在一些实施例中，为了确保ITR1xB2的值在模数乘法器120的计算能力之内，第二基数B2可以是第二指数值2^AB3除以第二数字N1的余数，即第二个基数B2可以是2^AB3 mod N1。

而且，在步骤S242中，模数加法器130可根据第二中间结果ITM2及第三片段AS3执行模数加法运算以产生第二迭代余数ITR2。第二迭代余数ITR2可由以下的公式(11)表示。

ITR2＝(ITM2+AS3)mod N1 公式(11)

在步骤S240及S242之后，可获得迭代值T2除以第二数字N1的余数ITR2，且第二迭代余数ITR2可用于下一迭代，依此类推。最后，在第(K-1)迭代完成之后，步骤S230会停止进一步的迭代，并且在步骤S250中模数运算电路100可将第(K-1)迭代余数作为第一数字A1除以第二数字N1的余数R1输出。

在一些实施例中，为了将模数运算电路100的大小维持在可接受的范围内，模数乘法器120及模数加法器130的计算能力可以是固定的。例如，模数乘法器120及模数加法器130的计算能力可仅够处理位长度等于或小于第三数字n1的数字。因此，若第一分段AS1的位长度AB1小于第三数字n1，可由模数乘法器120直接执行公式(8)。

然而，若第一分段AS1的位长度AB1等于第三数字n1，则计算可能会超出模数乘法器120的能力。为了确保计算结果的正确性，可在模数乘法器120执行模数乘法运算之前对第一分段AS1执行模数运算。在一些实施例中，为了重复使用硬件及减小模数运算电路100的面积，可使用模数加法器130来执行模数运算。例如，模数加法器130可对第一分段AS1及零执行模数加法运算以产生处理后的输入数字PI1，并且模数乘法器120将处理后的输入数字PI1与第一基数B1相乘以产生相乘结果，及将相乘结果除以第二数字N1以得出余数，用以产生第一中间结果ITM1。亦即，若第一分段AS1的位长度AB1等于第三数字n1，则在步骤S220中执行公式(12)，用以代替公式(8)。

ITM1＝(PI1×B1)mod N1＝[(AS1 mod N1)×B1]mod N1 公式(12)

类似地，若第二分段AS2的位长度AB2小于第三数字n1，则可由模数加法器130直接执行公式(9)。

然而，若第二分段AS2的位长度AB2等于第三数字n1，则计算可能会超出模数加法器130的能力。为了确保计算结果的正确性，可在模数加法器130执行模数加法运算之前对第二分段AS2执行另一模数运算。在一些实施例中，为了重复使用硬件及减小模数运算电路100的面积，可使用模数加法器130来执行模数运算。例如，模数加法器130可对第二分段AS2及零执行模数加法运算以产生处理后的输入数字PI2，并且模数加法器130将第一中间结果ITM1与处理后的输入数字PI2相加以产生总和，将总和除以第二数字N1以得出余数，用以产生第一迭代余数ITR1。亦即，若第二分段AS2的位长度AB2等于第三数字n1，则在步骤S222中执行公式(13)，用以代替公式(9)。

ITR1＝(ITM1+PI2)mod N1＝[ITM1+(AS2mod N1)]mod N1 公式(13)

在一些实施例中，方法200可还包括控制器130判定分段AS1至ASK的位长度是否小于第三数字n1或等于第三数字n1的步骤。因此，若计算超出了模数乘法器120或模数加法器130的能力，则可在由模数乘法器120及模数加法器130处理之前对分段AS1至ASK执行新增的模数运算，进而确保模数运算电路100的计算结果正确。

综上所述，本发明实施例提供的模数运算电路及用以操作模数运算电路的方法，可利用模数乘法器及模数加法器进行多次迭代的模数运算。因此，可省去对大数值进行模数运算的复杂的分割电路，可大幅减小模数运算电路的面积。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。