存储装置及其操作方法

文档序号:1952026 发布日期:2021-12-10 浏览:2次 >En<

阅读说明:本技术 存储装置及其操作方法 (Storage device and operation method thereof ) 是由 洪志满 于 2021-02-20 设计创作,主要内容包括:本技术涉及一种电子装置。更特别地,本技术涉及一种存储装置及其操作方法。根据实施例的存储器装置包括:存储器单元阵列,包括多个存储器单元;外围电路,被配置为执行编程操作;编程验证器,被配置为当完成编程操作时计算差值,差值中的每一个是编程状态中各自的编程状态的第一通过循环计数和第二通过循环计数之间的差值,并且根据是否差值中的至少一个超过参考值来输出通过状态或失败状态。(The present technology relates to an electronic device. More particularly, the present technology relates to a memory device and an operating method thereof. The memory device according to the embodiment includes: a memory cell array including a plurality of memory cells; peripheral circuitry configured to perform a programming operation; a program verifier configured to calculate difference values when a program operation is completed, each of the difference values being a difference value between a first pass cycle count and a second pass cycle count of a respective program state of the program states, and to output a pass state or a fail state according to whether at least one of the difference values exceeds a reference value.)

存储装置及其操作方法

相关申请的交叉引用

本申请要求于2020年6月9日提交的申请号为10-2020-0069433的韩国专利申请的优先权,该韩国专利申请的通过引用整体并入本文。

技术领域

本公开涉及一种电子装置,且更特别地,涉及一种存储装置及其操作方法。

背景技术

存储装置在主机装置的控制下存储数据。该存储装置可以包括存储数据的存储器装置以及控制存储器装置的存储器控制器。该存储器装置可以是易失性存储器装置或非易失性存储器装置。

易失性存储器装置仅当从电源接收到电力时存储数据。当切断该电源时,在易失性存储器装置中存储的数据可能丢失。易失性存储器装置的示例包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。

在非易失性存储器装置中,所存储的数据即使在未供电的状态下也不会丢失。非易失性存储器装置的示例包括只读存储器(ROM)、可编程存储器(PROM)、电可编程ROM(EPROM)、电可擦可编程ROM(EEPROM)、闪速存储器等。

发明内容

本公开的实施例提供一种能够防止读取失败的存储装置及其操作方法。

根据本公开的实施例的存储器装置可以包括:存储器单元阵列,包括多个存储器单元;外围电路,被配置为执行编程操作,该编程操作增加多个存储器单元的阈值电压使得该多个存储器单元的阈值电压被包括在根据编程状态的电压大小而分开的多个编程状态中的任意一个中;循环计数存储装置,被配置为分别存储针对多个编程状态的第一通过循环计数和第二通过循环计数,在执行编程操作的同时确定编程状态;以及编程验证器,被配置为当编程操作完成时,计算差值,差值中的每一个是编程状态中相应一个编程状态的第一通过循环计数和第二通过循环计数之间的差值,并且根据是否差值中的至少一个超过参考值来输出编程操作的结果,该编程操作的结果指示通过状态或失败状态。

根据本公开的另一实施例的操作存储器装置的方法可以包括:执行编程操作,该编程操作增加多个存储器单元的阈值电压使得存储器单元阵列中的多个存储器单元的阈值电压被包括在根据编程状态的电压大小而分开的多个编程状态中的任意一个中;分别存储针对多个编程状态的第一通过循环计数和第二通过循环计数,在执行编程操作的同时确定编程状态;当编程操作完成时,计算差值,差值中的每一个是编程状态中相应一个编程状态的第一通过循环计数和第二通过循环计数之间的差值,并且根据是否差值中的至少一个超过参考值来确定编程操作通过还是失败。

根据本公开的实施例的存储器装置可以包括:多个存储器单元;外围电路,被配置为执行编程操作,该编程操作增加多个存储器单元的阈值电压使得该多个存储器单元的阈值电压被包括在根据编程状态的电压大小而分开的多个编程状态中的任意一个中;以及控制逻辑,被配置为根据最初感测到已通过分别对应于多个编程状态的验证操作的存储器单元的编程循环与完成对多个编程状态中的每一个的验证的编程循环之间的差异是否超过参考值来确定编程操作是否通过。

根据本公开的实施例的存储器装置可以包括:存储器单元阵列,包括多个存储器单元;外围电路,被配置为对多个存储器单元执行编程操作以指示多个编程状态中的任意一个,该编程操作包括具有不同编程电压的多个编程循环;以及编程操作控制器。编程操作控制器被配置为确定多个编程状态中的每一个的第一通过循环计数和第二通过循环计数,计算对应的第一通过循环计数和第二通过循环计数之间的差值,并且基于多个编程状态的差值确定编程操作是通过还是失败。第一通过循环计数指示编程循环之中的通过验证操作的编程循环。第二通过循环计数指示编程循环之中完成对目标编程状态的验证的编程循环。

根据本技术,提供一种能够防止读取失败的存储装置及其操作方法。

附图说明

图1是示出根据本公开的实施例的存储系统的示图;

图2是示出图1所示的存储器装置的实施例的示图;

图3是示出图2所示的代表性存储块的结构的实施例的示图;

图4是示出根据本公开的实施例的在编程循环中运行的编程操作和验证操作的示图;

图5是示出根据本公开的实施例的编程状态的示图;

图6是示出根据本公开的实施例的通过循环计数(pass loop count)的示图;

图7是示出图2所示的编程操作控制器的实施例的示图;

图8是示出在诸如图7所示的循环计数存储装置中存储的第一通过循环计数和第二通过循环计数的示图;

图9是示出操作诸如图1所示的存储器装置的方法的实施例的流程图;

图10是示出诸如图1所示的存储器控制器的实施例的示图;

图11是示出根据本公开的实施例的应用存储装置的存储卡系统的框图;

图12是示出根据本公开的实施例的应用存储装置的固态驱动器(SSD)系统的框图;

图13是示出根据本公开的实施例的应用存储装置的用户系统的框图。

具体实施方式

为了描述本公开的实施例,本文提供了特定的结构和功能的描述。然而,本发明可以以各种方式实施并且以各种形式实施。因此,本发明不限于任何所公开的实施例或不受任何所公开的实施例的限制,也不限于本文提供的任何具体细节。在整个说明书中,对“实施例”、“另一实施例”的参考不一定仅针对一个实施例,并且对任何类似措词的不同表述不一定针对相同的实施例。

图1是示出根据本公开的实施例的存储系统的示图。

参照图1,该存储系统可以被实施为个人计算机(PC)、数据中心、企业数据存储系统、包括直接附加存储装置(direct attached storage,DAS)的数据处理系统、包括存储区域网络(storage area network,SAN)的数据处理系统、包括网络附加存储装置(networkattached storage,NAS)的数据处理系统等。

存储系统可以包括存储装置1000和主机400。

存储装置1000可以在诸如移动电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV、平板PC或车载信息娱乐系统的主机400的控制下存储数据。

存储装置1000可以根据定义与主机400的通信协议的主机接口而被制造或配置为各种类型的存储装置中的任意一种。例如,存储装置1000可以被配置为SSD,MMC、eMMC、RS-MMC和微型MMC形式的多媒体卡,SD、迷你SD和微型SD形式的安全数字卡,通用串行总线(USB)存储装置,通用闪存(UFS)装置,个人计算机存储卡国际协会(PCMCIA)卡型存储装置,外围组件互连(PCI)卡型存储装置,高速PCI(PCI-e或PCIe)卡型存储装置,紧凑式闪存(CF)卡,智能媒体卡和记忆棒中的任意一种。

存储装置1000可以被制造为各种类型的封装中的任意一种。例如,存储装置1000可被制造成堆叠封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级堆叠封装(WSP)中的任意一种。

存储装置1000可以包括存储器装置100和存储器控制器200。

存储器装置100可以响应于存储器控制器200的控制而操作。具体地,存储器装置100可以从存储器控制器200接收命令和地址并且访问存储器单元阵列之中(未示出)由该地址选择的存储器单元。存储器装置100可以对由地址选择的存储器单元执行由命令指示的操作。

该命令可以是,例如,编程命令、读取命令或擦除命令,并且由该命令指示的操作可以是,例如,编程操作(或写入操作)、读取操作或擦除操作。

例如,存储器装置100可以接收编程命令、地址和数据,并且将数据编程在由该地址选择的存储器单元中。

例如,存储器装置100可以接收读取命令和地址,并且从存储器单元阵列中由该地址选择的区域读取数据。

例如,存储器装置100可以接收擦除命令和地址,并且擦除由该地址选择的区域中存储的数据。

例如,存储器装置100可以被实施为双倍数据速率同步动态随机存取存储器(DDRSDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪速存储器、垂直NAND闪速存储器、NOR闪速存储器装置、电阻式随机存取存储器(RRAM)、相变存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器或自旋转移扭矩随机存取存储器(STT-RAM)等。

在本说明书中,作为示例,在存储器装置100是NAND闪速存储器的情况下描述本发明。

存储器装置100可以在存储器控制器200的控制下存储数据或向存储器控制器200提供所存储的数据。

存储器装置100可以包括存储器单元阵列(未示出),该存储器单元阵列包括存储数据的存储器单元。

存储器单元阵列(未示出)可以包括多个存储块(未示出)。存储块可以是执行擦除数据的擦除操作的单位。

存储块可以包括多个页面(未示出)。页面可以是执行存储数据的编程操作或感测所存储的数据的读取操作的单位。

存储器装置100可以包括编程操作控制器131。

编程操作控制器131可以响应于存储器控制器200提供的编程命令而控制存储器装置100以执行将数据存储在所选择的存储器单元中的编程操作。

编程操作控制器131可以存储编程操作的结果。存储器控制器200可以从存储器装置100请求编程操作结果。进一步,存储器控制器200可以基于从存储器装置100接收的编程操作结果来确定是否成功执行编程操作。

编程操作可以包括增加所选择的存储器单元的阈值电压,使得所选择的存储器单元的阈值电压被包括在多个编程状态中的任意一个中。进行编程的存储器单元的编程状态可以根据将在对应的存储器单元中存储的数据来确定。也就是说,目标编程状态可以根据将在存储器单元中存储的数据来确定。

可以以页面为单位执行编程操作。页面可以是连接到相同字线的多个存储器单元。

编程状态的数量可以根据在存储器单元中存储的数据的位的数量来确定。例如,存储器单元可以被配置为存储一位数据的单层单元(SLC)、存储两位数据的多层单元(MLC)、存储三位数据的三层单元(TLC)以及存储四位数据的四层单元(QLC)。

在SLC中,目标编程状态可以是第一编程状态或第二编程状态。在MLC中,目标编程状态可以是第一至第四编程状态中的任意一个。在TLC中,目标编程状态可以是第一至第八编程状态中的任意一个。在QLC中,目标编程状态可以是第一至第十六编程状态中的任意一个。

编程操作可以包括多个编程循环。编程循环可以包括编程电压施加操作和验证操作。

编程电压施加操作可以包括向所选择的字线施加编程电压,所选择的字线是共同连接到所选择的存储器单元的字线。

验证操作可以包括确定存储器单元的阈值电压是否达到对应于目标编程状态的目标阈值电压。在验证操作中,可以将对应于目标编程状态的验证电压施加到所选择的字线。当存储器单元的阈值电压大于验证电压时,可以确定验证操作通过。当存储器单元的阈值电压小于或等于验证电压时,可以确定验证操作失败。当对具有相同目标编程状态的存储器单元之中的设定数量的存储器单元的验证操作通过时,可以完成对对应的目标编程状态的验证。

当对所有目标编程状态的验证完成时,可以完成编程操作。当编程操作完成时,可以确定编程操作通过。

当在设定的参考时间内编程操作未通过时,可以确定编程操作失败。可选地,当即使在执行由设定的最大循环计数指示的最大允许数量的编程循环之后编程操作仍未通过时,可以确定编程操作失败。

根据本公开的实施例,即使完成对所有目标编程状态的验证,编程操作控制器131也可以确定编程操作失败。

具体地,在执行编程操作的同时,编程操作控制器131可以存储对应于多个编程状态中的每一个的第一通过循环计数和第二通过循环计数。

当完成编程操作时,编程操作控制器131可以计算第一通过循环计数与第二通过循环计数之间的差值。进一步,编程操作控制器131可以根据差值中的任意一个是否超过设定的参考值来确定编程操作是通过还是失败。

第一通过循环计数可以指示首先感测通过了分别对应于每个编程状态的验证操作的存储器单元的编程循环。

第二通过循环计数可以指示完成了对目标编程状态的验证的编程循环。

下面参照图7详细描述编程操作控制器131。

存储器控制器200可以控制存储装置1000的全部操作。

当向存储装置1000供电时,存储器控制器200可以运行固件。当存储器装置100是闪速存储器装置时,该固件可以包括主机接口层、闪存转换层和闪存接口层。

主机接口层可以控制主机400和存储器控制器200之间的操作。

闪存转换层可以将主机400提供的逻辑地址转换为物理地址。为此,存储器控制器200可以存储映射数据,该映射数据指示逻辑地址和物理地址之间的关系。

闪存接口层可以控制存储器控制器200和存储器装置100之间的通信。

存储器控制器200可以响应于来自主机400的写入请求、读取请求和擦除请求,控制存储器装置100分别执行编程操作、读取操作和擦除操作。

在编程操作期间,存储器控制器200可以向存储器装置100提供写入命令、物理地址和数据。

在读取操作期间,存储器控制器200可以向存储器装置100提供读取命令和物理地址。

在擦除操作期间,存储器控制器200可以向存储器装置100提供擦除命令和物理地址。

存储器控制器200可以在没有主机400提供的请求的情况下自主地生成命令、地址和数据。存储器控制器200可以将自主生成的命令、地址和数据传输到存储器装置100。

例如,存储器控制器200可以生成用于执行后台操作的命令、地址和数据。另外,存储器控制器200可以向存储器装置100提供该命令、地址和数据。

后台操作可以是损耗均衡、读取回收和/或垃圾收集。

存储器控制器200可以控制两个或更多个存储器装置100。在这种情况下,存储器控制器200可以根据交错方法来控制存储器装置100以提高操作性能。

交错方法可以是进行控制以使对两个或更多个存储器装置100的操作重叠的方法。

主机400可以通过接口(未示出)与存储装置1000通信。

该接口可以被实施为串行高级技术附件(SATA)接口、高速SATA(SATA express)接口、串列小型计算机系统接口(SAS)接口、高速外围组件互连(PCIe)接口、高速非易失性存储器(NVMe)接口、高级主机控制器接口(AHCI)或多媒体卡接口。然而,该接口不限于此。

主机400可以与存储装置1000通信以在存储装置1000中存储数据或获得在存储装置1000中存储的数据。

在实施例中,主机400可以向存储装置1000提供写入请求以请求将数据存储在存储装置1000中。另外,主机400可以提供写入请求、数据和逻辑地址,该逻辑地址识别将写入(存储)在存储装置1000中的数据。

存储装置1000可以响应于主机400提供的写入请求而在存储器装置100中存储由主机400提供的数据并且向主机400提供完成存储的响应。

在实施例中,主机400可以向存储装置1000提供读取请求以请求将在存储装置1000中存储的数据发送到主机400。另外,主机400可以向存储装置1000提供读取请求和读取地址。

存储装置1000可以响应于来自主机400的读取请求而从存储器装置100读取对应于由主机400提供的读取地址的数据并且响应于该读取请求而向主机400提供读取数据。

图2是用于描述图1所示的存储器装置100的实施例的示图。

参照图1和图2,存储器装置100可以包括存储器单元阵列110、外围电路120和控制逻辑130。

存储器单元阵列110可以包括多个存储块MB1至MBk(其中k是正整数)。

存储块MB1至MBk中的每一个可以连接到局部线LL和位线BL1至BLn(其中n是正整数)。

该局部线LL可以连接到存储块MB1至MBk中的每一个。

尽管未示出,但是该局部线LL可以包括第一选择线、第二选择线以及设置在该第一选择线和该第二选择线之间的多条字线。

尽管未示出,但是局部线LL可以进一步包括设置在第一选择线和字线之间的虚设线、设置在第二选择线和字线之间的虚设线以及管线。

位线BL1至BLn可以共同连接到存储块MB1至MBk。

存储块MB1至MBk可以被实施为二维或三维结构。

在二维结构的存储块MB1至MBk中,存储器单元可以沿平行于衬底的方向布置。

在三维结构的存储块MB1至MBk中,存储器单元可以沿垂直方向堆叠在衬底上。

外围电路120可以包括电压生成器121、行解码器122、页面缓冲器组123、列解码器124、输入/输出(I/O)电路125以及感测电路126。

电压生成器121可以响应于操作信号OP_CMD而生成用于编程操作、读取操作和擦除操作的各种操作电压Vop。另外,电压生成器121可以响应于操作信号OP_CMD而选择性地使局部线LL放电。例如,电压生成器121可以在控制逻辑130的控制下生成编程电压、验证电压、通过电压、导通电压、读取电压、擦除电压、源极线电压等。

在实施例中,电压生成器121可以调节外部电源电压以生成内部电源电压。由电压生成器121生成的内部电源电压用作存储器装置100的操作电压。

在实施例中,电压生成器121可以使用外部电源电压或内部电源电压来生成多个操作电压。例如,电压生成器121可以包括接收内部电源电压的多个泵浦电容器,并且可以响应于控制逻辑130的控制而通过选择性地启用多个泵浦电容器来生成多个电压。多个所生成的电压可以通过行解码器122供应到存储器单元阵列110。

行解码器122可以响应于行地址RADD而将操作电压Vop传送到局部线LL。可以通过局部线LL将操作电压Vop传送到所选择的存储块。

在编程操作期间,行解码器122可以将编程电压施加到所选择的字线并且将电平小于该编程电压的电平的编程通过电压施加到未选择的字线。在编程验证操作期间,行解码器122可以将验证电压施加到所选择的字线,并且将大于验证电压的验证通过电压施加到未选择的字线。

在读取操作期间,行解码器122可以将读取电压施加到所选择的字线,并且将大于读取电压的读取通过电压施加到未选择的字线。

在擦除操作期间,行解码器122可以根据经解码的地址选择一个存储块。进一步,行解码器122可以将接地电压施加到连接到所选择的存储块的字线。

页面缓冲器组123可以包括第一页面缓冲器PB1至第n页面缓冲器PBn,第一页面缓冲器PB1至第n页面缓冲器PBn可以分别通过第一位线BL1至第n位线BLn连接到存储器单元阵列110。第一页面缓冲器PB1至第n页面缓冲器PBn可以响应于控制逻辑130的控制而操作。

具体地,第一页面缓冲器PB1至第n页面缓冲器PBn可以响应于页面缓冲器控制信号PBSIGNALS而操作。例如,在读取操作或验证操作期间,第一页面缓冲器PB1至第n页面缓冲器PBn可以临时存储通过第一位线BL1至第n位线BLn接收的数据,或者可以感测位线BL1至BLn的电压或电流。

在编程操作期间,当将编程电压施加到所选择的字线时,第一页面缓冲器PB1至第n页面缓冲器PBn可以通过第一位线BL1至第n位线BLn将通过列解码器124和输入/输出电路125接收的数据DATA传送到所选择的存储器单元。根据所传送的数据DATA对所选择的页面的存储器单元进行编程。连接到被施加编程允许电压(例如,接地电压)的位线的存储器单元可以具有增加的阈值电压。可以保持连接到被施加编程禁止电压(例如,电源电压)的位线的存储器单元的阈值电压。

在验证操作期间,第一页面缓冲器PB1至第n页面缓冲器PBn可以感测在通过第一位线BL1至第n位线BLn从所选择的存储器单元中选择的存储器单元中存储的数据。

在读取操作期间,第一页面缓冲器PB1至第n页面缓冲器PBn可以通过第一位线BL1至第n位线BLn从所选择的页面的存储器单元感测数据DATA,并且在列解码器124的控制下将所读取的数据DATA输出到输入/输出电路125。

在擦除操作期间,第一页面缓冲器PB1至第n页面缓冲器PBn可以使第一位线BL1至第n位线BLn浮置。

列解码器124可以响应于列地址CADD而在输入/输出电路125和页面缓冲器组123之间传送数据。例如,列解码器124可以通过数据线DL与页面缓冲器PB1至PBn交换数据,或者可以通过列线CL与输入/输出电路125交换数据。

输入/输出电路125可以将从存储器控制器200接收的命令CMD和地址ADD传送到控制逻辑130,或者可以与列解码器124交换数据DATA。

在读取操作或验证操作期间,感测电路126可以响应于允许位信号VRY_BIT<#>而生成参考电流。进一步,感测电路126可以将从页面缓冲器组123接收的感测电压VPB与由参考电流生成的参考电压进行比较以输出通过信号PASS或失败信号FAIL。

控制逻辑130可以响应于命令CMD和地址ADD而输出操作信号OP_CMD、行地址RADD、页面缓冲器控制信号PBSIGNALS以及允许位VRY_BIT<#>以控制外围电路120。

控制逻辑130可以包括编程操作控制器131。

即使完成对所有目标编程状态的验证,编程操作控制器131也可以确定编程操作失败。

具体地,在执行编程操作的同时,编程操作控制器131可以存储对应于多个编程状态中的每一个的第一通过循环计数和第二通过循环计数。

当完成了编程操作时,编程操作控制器131可以分别计算第一通过循环计数与第二通过循环计数之间的差值。进一步,编程操作控制器131可以根据差值中的任意一个是否超过设定的参考值来确定编程操作是通过还是失败。

第一通过循环计数可以指示首先感测通过了分别对应于每个编程状态的验证操作的存储器单元的编程循环。

第二通过循环计数可以指示完成了对目标编程状态的验证的编程循环。

图3是示出图2所示的多个存储块的代表性存储块MBi的结构的实施例的示图。

参照图2和图3,图3所示的存储块MBi可以是图2的存储块MB1至MBk中的任意一个。

存储块MBi可以包括第一选择线、第二选择线、多条字线WL1至WL16、源极线SL,多条位线BL1至BLn和多个串ST。

第一选择线可以例如是源极选择线SSL。在下文中,假设第一选择线是源极选择线SSL。

第二选择线可以例如是漏极选择线DSL。在下文中,假设第二选择线是漏极选择线DSL。

多条字线WL1至WL16可以平行地布置在源极选择线SSL和漏极选择线DSL之间。

图3所示的字线WL1至WL16的数量是示例,并且字线的数量不限于16。在下文中,作为示例,假设多条字线的数量是16。

源极线SL可以共同连接到多个串ST。

多条位线BL1至BLn可以分别连接到串ST。

多个串ST可以连接到位线BL1至BLn以及源极线SL。

因为串ST可以被配置为彼此相同,所以作为示例,对连接到第一位线BL1的串ST进行具体描述。

该串ST可以包括多个存储器单元MC1至MC16、至少一个第一选择晶体管和至少一个第二选择晶体管。

多个存储器单元MC1至MC16可以串联连接在源极选择晶体管SST和漏极选择晶体管DST之间。

存储器单元MC1至MC16的栅极可以分别连接到多条字线WL1至WL16。因此,一个串ST中包括的存储器单元MC1至MC16的数量可以与字线WL1至WL16的数量相同。在下文中,作为示例,假设存在与字线WL1至WL16的数量相同的16个存储器单元。

多个存储器单元MC1至MC16中的任意一个可以被配置为SLC、MLC、TLC和QLC中的任意一个。

不同串ST中包括的存储器单元之中连接到相同字线的一组存储器单元可以称为物理页面PG。因此,存储块MBi可以包括与字线WL1至WL16的数量相对应的物理页面PG。在下文中,假设物理页面PG中包括的存储器单元(例如,MC3)是所选择的存储器单元。

第一选择晶体管可以例如是源极选择晶体管SST。在下文中,假设第一选择晶体管是源极选择晶体管SST。

源极选择晶体管SST的第一电极可以连接到源极线SL。源极选择晶体管SST的第二电极可以连接到多个存储器单元MC1至MC16之中的第一存储器单元MC1。源极选择晶体管SST的栅电极可以连接到源极选择线SSL。

第二选择晶体管可以例如是漏极选择晶体管DST。在下文中,假设第二选择晶体管是漏极选择晶体管DST。

漏极选择晶体管DST的第一电极可以连接到多个存储器单元MC1至MC16之中的第十六存储器单元MC16。漏极选择晶体管DST的第二电极可以连接到第一位线BL1。漏极选择晶体管DST的栅电极可以连接到漏极选择线DSL。

图4是示出根据本公开的实施例的在编程循环中运行的编程操作和验证操作的示图。

参照图4,编程操作可以包括多个编程循环。

每个编程循环的值可以是其编程循环计数。例如,第一编程循环的值可以是1,第二编程循环的值可以是2,第三编程循环的值可以是3。

每个编程循环可以包括编程电压施加操作和验证操作。

编程电压施加操作可以包括将编程电压Vpgm施加到所选择的字线。

例如,当第一编程状态是擦除状态时,第一编程循环中的第一编程电压施加操作可以包括将第一编程电压Vpgm1施加到以第二编程状态作为目标编程状态进行编程的存储器单元。例如,第二编程循环中的第二编程电压施加操作可以包括将第二编程电压Vpgm2施加到以第三编程状态作为目标编程状态进行编程的存储器单元。例如,第三编程循环中的第三编程电压施加操作可以包括将第三编程电压Vpgm3施加到以第四编程状态作为目标编程状态进行编程的存储器单元。

验证操作可以包括确定存储器单元的阈值电压Vth是否达到目标阈值电压。在验证操作中,可以将对应于目标编程状态的验证电压Vfy施加到所选择的字线。

例如,当第一编程状态为擦除状态时,第一编程循环至第三编程循环中的每一个中的第一验证操作可以是确定存储器单元的阈值电压Vth是否达到对应于作为目标编程状态的第二编程状态的目标阈值电压的操作。另外,在第一验证操作中,可以施加对应于第二编程状态的第一验证电压Vfy1。第一编程循环至第三编程循环中的每一个中的第二验证操作可以是确定存储器单元的阈值电压Vth是否达到对应于作为目标编程状态的第三编程状态的目标阈值电压的操作。另外,在第二验证操作中,可以施加对应于第三编程状态的第二验证电压Vfy2。然而,本公开不限于此。

当存储器单元的阈值电压Vth大于验证电压Vfy时,验证操作通过。当存储器单元的阈值电压Vth小于或等于验证电压Vfy时,验证操作失败。

当对具有相同目标编程状态的存储器单元之中的设定数量的存储器单元的验证操作通过时,可以完成对对应的目标编程状态的验证。

当对所有目标编程状态的验证完成时,可以完成编程操作。当编程操作完成时,可以确定编程操作通过。

当在设定的参考时间内编程操作未通过时,可以确定编程操作失败。可选地,当即使在执行由设定的最大循环计数Max指示的最大次数的编程循环之后编程操作仍未通过时,可以确定编程操作失败。

可以根据增量阶跃脉冲编程(ISPP)方法提供编程电压Vpgm。每次重复编程循环时,编程电压Vpgm可以增加设定的阶跃电压ΔV。也就是说,编程电压Vpgm可以从第一编程电压Vpgm1顺序地增加到第M编程电压VpgmM。

在施加编程电压Vpgm之后,可以施加一个编程循环中的至少一个验证电压Vfy。具体地,在编程循环中,在施加编程电压Vpgm之后,可以施加多个验证电压Vfy1至Vfy7之中的至少一个验证电压(例如,Vfy1)。

可以重复施加编程电压Vpgm1至VpgmM和验证电压Vfy1至Vfy7,直到达到最大循环计数Max。

图5是示出根据本公开的实施例的编程状态的示图。

在存储3位数据的TLC的情况下对图5进行描述。

参照图5,目标编程状态可以是多个编程状态即P1至P8中的任意一个。第一编程状态P1可以例如是擦除状态。

存储器单元可以通过编程操作而具有属于与编程状态P1至P8中的任意一个相对应的阈值电压分布的阈值电压。

在执行编程操作之前,存储器单元可能处于第一编程状态P1。在实施例中,第一编程状态P1可以是执行擦除操作之后的存储器单元的状态。

因为每次重复连续的编程循环时,编程电压Vpgm增加设定的阶跃电压ΔV,所以存储器单元的阈值电压Vth可以根据编程电压Vpgm来改变。存储器单元的阈值电压Vth可以随着编程电压施加操作的进行而增加。另外,对应于执行擦除操作之后的存储器单元的状态的阈值电压分布可以随着编程电压施加操作的进行而改变。具体地,对应于执行擦除操作之后的存储器单元的状态的阈值电压分布可以在阈值电压Vth增加的方向改变(或移动)。

随着编程电压施加操作的进行,可以从第二编程状态P2到第八编程状态P8顺序地执行验证操作。

对应于第二编程状态P2的验证操作可以包括:确定存储器单元的阈值电压是否达到对应于作为目标编程状态的第二编程状态P2的目标阈值电压。对应于第二编程状态P2的验证电压可以是第一验证电压Vfy1。也就是说,对应于第二编程状态P2的目标阈值电压可以是第一验证电压Vfy1。在使用第一验证电压Vfy1的验证操作期间,具有大于第一验证电压Vfy1的阈值电压Vth的存储器单元可以处于关断状态(或者可以是关断单元)。在使用第一验证电压Vfy1的验证操作期间,具有小于或等于第一验证电压Vfy1的阈值电压Vth的存储器单元可以处于导通状态(或者可以是导通单元)。

对应于第三编程状态P3至第八编程状态P8的验证操作可以包括:确定存储器单元的阈值电压是否达到对应于目标编程状态(例如,第三编程状态P3至第八编程状态P8)的目标阈值电压。在这种情况下,对应于第三编程状态P3至第八编程状态P8的验证电压可以是第二验证电压Vfy2至第七验证电压Vfy7。

图6是示出根据本公开的实施例的通过循环计数的示图。

参照图6,对与第二编程状态P2至第八编程状态P8之中的任意一种编程状态(例如,P3)相对应的阈值电压分布进行描述。

在图6中,随着重复编程循环,每个编程循环包括针对编程状态(例如,P3)施加编程电压(例如,Vpgm2)的编程电压施加操作以及针对编程状态(例如,P3)施加验证电压(例如,Vfy2)的验证操作,存储器单元的阈值电压分布VTHD可以按照从第一阈值电压分布VTHD_1到第k阈值电压分布VTHD_k的顺序改变。

在实施例中,第一通过循环计数可以是其中最初感测到通过了对应于每个编程状态的验证操作的存储器单元的编程循环的值。

参照图4至图6,例如,根据第二编程循环中的第二编程电压施加操作,可以向所选择的存储器单元施加第二编程电压Vpgm2。

待被编程到第三编程状态P3的存储器单元的阈值电压分布VTHD可以从与执行擦除操作之后的存储器单元的状态(例如,P1)相对应的目标电压分布改变到第一阈值电压分布VTHD_1。

在第二编程循环中的第二验证操作中,可以向所选择的存储器单元施加对应于第三编程状态P3的目标阈值电压Vth_target,即,用于验证第三编程状态P3的第二验证电压Vfy2。具有属于第一阈值电压分布VTHD_1的阈值电压Vth之中的大于第二验证电压Vfy2的阈值电压Vth的至少一个存储器单元可以被最初感测到。也就是说,第二编程循环中的第二验证操作可以最初通过。在这种情况下,第一通过循环计数可以为2,这是第二编程循环的值。

在实施例中,第一通过循环计数可以是其中对具有相同目标编程状态的存储器单元之中的第一设定参考数量的存储器单元的验证操作通过的编程循环的值。

例如,在第二编程循环中的第二验证操作期间,将被编程到第三编程状态的存储器单元中的数量小于第一参考数量的存储器单元通过第二验证操作。在第三编程循环中的第二验证操作期间,当将被编程到第三编程状态的存储器单元之中的第一参考数量的存储器单元通过第二验证操作时,第一通过循环计数可以为3,这是第三编程循环的值。

在实施例中,第二通过循环计数可以是对目标编程状态的验证完成的编程循环的值。当对具有相同目标编程状态的存储器单元之中的第二参考数量的存储器单元的验证操作通过时,可以完成对对应的目标编程状态的验证。

参照图4至图6,例如,根据第三编程循环中的第三编程电压施加操作,可以向所选择的存储器单元施加第三编程电压Vpgm3。

待被编程到第三编程状态P3的存储器单元的阈值电压分布VTHD可以从与执行擦除操作之后的存储器单元的状态(例如,P1)相对应的目标电压分布改变到第k阈值电压分布VTHD_k。

在第三编程循环包括的第二验证操作中,可以向所选择的存储器单元施加第二验证电压Vfy2。在属于第k阈值电压分布VTHD_k的阈值电压Vth之中,可以感测到具有大于第二验证电压Vfy2的阈值电压Vth的第二参考数量的存储器单元。也就是说,第三编程循环中的第二验证操作可以最后地通过。因此,因为完成了针对第三编程状态的验证,所以第二通过循环计数可以是3,这是第三编程循环的值。

在实施例中,第一参考数量可以小于第二参考数量。

图7是示出图2所示的编程操作控制器131的实施例的示图。

参照图7,编程操作控制器131可以包括编程验证器131_1、循环计数存储装置131_2和状态寄存器131_3。

编程验证器131_1可以接收通过信号PASS或失败信号FAIL。

编程验证器131_1可以响应于通过信号PASS或失败信号FAIL而检测对应于一个编程状态的第一通过循环计数PLC1和第二通过循环计数PLC2。另外,编程验证器131_1可以检测对应于多个编程状态的第一通过循环计数PLC1和第二通过循环计数PLC2。

编程验证器131_1可以向循环计数存储装置131_2提供第一通过循环计数PLC1和第二通过循环计数PLC2。

循环计数存储装置131_2可以存储在执行编程操作的同时所确定的对应于多个编程状态中的每一个的第一通过循环计数PLC1和第二通过循环计数PLC2。

当编程操作完成时,编程验证器131_1可以接收在循环计数存储装置131_2中存储的第一通过循环计数PLC1和第二通过循环计数PLC2。

当编程操作完成时,编程验证器131_1可以计算对应于一个编程状态的第一通过循环计数PLC1与第二通过循环计数PLC2之间的差值。也就是说,编程验证器131_1可以计算关于多个编程状态的对应的PLC1和PLC2对之间的差值。

编程验证器131_1可以根据差值之中是否存在超过设定的参考值的差值来输出执行编程操作的结果。执行编程操作的结果可以指示通过状态PS或失败状态FS中的任意一种状态。

参考值可以存储在编程验证器131_1中,但是本发明不限于此。

在实施例中,编程验证器131_1可以响应于存在超过参考值的差值而输出指示失败状态FS的执行编程操作的结果。也就是说,当存在超过参考值的至少一个差值时,编程验证器131_1可以输出指示失败状态FS的执行编程操作的结果。

在实施例中,编程验证器131_1可以响应于所有差值都小于或等于参考值而输出指示通过状态PS的执行编程操作的结果。

编程验证器131_1可以向状态寄存器131_3提供指示通过状态PS或失败状态FS的执行编程操作的结果。

状态寄存器131_3可以存储执行编程操作的结果,该结果可以指示通过状态PS或失败状态FS。

图8是示出图7所示的循环计数存储装置中存储的第一通过循环计数和第二通过循环计数的示图。

在图8中,PV1至PV7可以分别对应于参照图5描述的第二编程状态P2至第八编程状态P8。

在描述图8时,如上参考图5所述,所选择的存储器单元是三层单元,因此在多个编程状态的数量为八的情况下对本实施例进行描述。

参照图7和图8,循环计数存储装置131_2可以针对多个编程状态P1至P8中的每一个存储第一通过循环计数PLC1和第二通过循环计数PLC2。另外,第一通过循环计数PLC1和第二通过循环计数PLC2具有编程循环的值。

例如,第二编程状态P2或PV1的第一通过循环计数PLC1可以是x1,并且第二编程状态P2或PV1的第二通过循环计数PLC2可以是y1。例如,第三编程状态P3或PV2的第一通过循环计数PLC1可以是x2,并且第三编程状态P3或PV2的第二通过循环计数PLC2可以是y2。例如,第四编程状态P4或PV3的第一通过循环计数PLC1可以是x3,并且第四编程状态P4或PV3的第二通过循环计数PLC2可以是y3。例如,第五编程状态P5或PV4的第一通过循环计数PLC1可以是x4,并且第五编程状态P5或PV4的第二通过循环计数PLC2可以是y4。例如,第六编程状态P6或PV5的第一通过循环计数PLC1可以是x5,并且第六编程状态P6或PV5的第二通过循环计数PLC2可以是y5。例如,第七编程状态P7或PV6的第一通过循环计数PLC1可以是x6,并且第七编程状态P7或PV6的第二通过循环计数PLC2可以是y6。例如,第八编程状态P8或PV7的第一通过循环计数PLC1可以是x7,并且第八编程状态P8或PV7的第二通过循环计数PLC2可以是y7。

当编程操作完成时,编程验证器131_1可以计算来自循环计数存储装置131_2的对应的第一通过循环计数PLC1和第二通过循环计数PLC2之间的差值(│PLC1-PLC2│)。在实施例中,第二通过循环计数PLC2可以大于或等于第一通过循环计数PLC1。在下文中,假设第二通过循环计数PLC2大于或等于第一通过循环计数PLC1。

例如,编程验证器131_1可以针对第二编程状态P2或PV1计算第一通过循环计数PLC1和第二通过循环计数PLC2之间的差值(y1-x1)。例如,编程验证器131_1可以针对第三编程状态P3或PV2计算第一通过循环计数PLC1和第二通过循环计数PLC2之间的差值(y2-x2)。例如,编程验证器131_1可以针对第四编程状态P4或PV3计算第一通过循环计数PLC1和第二通过循环计数PLC2之间的差值(y3-x3)。例如,编程验证器131_1可以针对第五编程状态P5或PV4计算第一通过循环计数PLC1和第二通过循环计数PLC2之间的差值(y4-x4)。例如,编程验证器131_1可以针对第六编程状态P6或PV5计算第一通过循环计数PLC1和第二通过循环计数PLC2之间的差值(y5-x5)。例如,编程验证器131_1可以针对第七编程状态P7或PV6计算第一通过循环计数PLC1和第二通过循环计数PLC2之间的差值(y6-x6)。例如,编程验证器131_1可以针对第八编程状态P8或PV7计算第一通过循环计数PLC1和第二通过循环计数PLC2之间的差值(y7-x7)。

编程验证器131_1可以根据在差值(y1-x1)、(y2-x2)、(y3-x3)、(y4-x4)、(y5-x5)、(y6-x6)和(y7-x7)之中是否存在超过设定的参考值的差值来在状态寄存器131_3中存储执行编程操作的结果。

例如,编程验证器131_1可以根据差值(y1-x1)、(y2-x2)、(y3-x3)、(y4-x4)、(y5-x5)、(y6-x6)和(y7-x7)之中的至少一个差值超过设定的参考值来在状态寄存器131_3中存储指示失败状态FS的执行编程操作的结果。

例如,编程验证器131_1可以根据所有差值(y1-x1)、(y2-x2)、(y3-x3)、(y4-x4)、(y5-x5)、(y6-x6)和(y7-x7)小于或等于参考值来在状态寄存器131_3中存储指示通过状态PS的执行编程操作的结果。

图9是示出操作图1所示的存储器装置100的方法的实施例的流程图。

参照图9,在执行编程操作的同时,如图8所示,存储器装置100存储与多个编程状态中的每一个相对应的第一通过循环计数PLC1和第二通过循环计数PLC2(S110)。

当完成编程操作时,如图8所示,存储器装置100计算第一通过循环计数PLC1与第二通过循环计数PLC2之间的差值(y1-x1)、(y2-x2)、(y3-x3)、(y4-x4)、(y5-x5)、(y6-x6)和(y7-x7)(S120)。

存储器装置100确定在差值(y1-x1)、(y2-x2)、(y3-x3)、(y4-x4)、(y5-x5)、(y6-x6)和(y7-x7)之中的差值中的至少一个是否超过设定的参考值(S130)。

当差值中的至少一个超过参考值(S130,是)时,存储器装置100存储指示失败状态FS的执行编程操作的结果(S140)。

当没有差值超过参考值时,即,差值中的每一个(y1-x1)、(y2-x2)、(y3-x3)、(y4-x4)、(y5-x5)、(y6-x6)和(y7-x7)小于或等于参考值(S130,否)时,存储器装置100存储指示通过状态PS的执行编程操作的结果(S150)。

图10是用于描述图1所示的存储器控制器200的实施例的示图。

参照图1和图10,存储器控制器200可以包括处理器210、随机存取存储器(RAM)220、错误校正电路(即,ECC电路)230、只读存储器(ROM)260、主机接口270和闪存接口280。

处理器210可以控制存储器控制器200的全部操作。RAM 220可以用作存储器控制器200的缓冲存储器、高速缓存存储器和操作存储器。除了RAM 220以外,静态随机存取存储器(SRAM)可以用作缓冲存储器。

ROM 260可以经由固件为存储器控制器200存储各种信息以操作。

存储器控制器200可以通过主机接口270与外部装置(例如,主机400、应用处理器等)通信。

存储器控制器200可通过闪存接口280与存储器装置100通信。存储器控制器200可以通过闪存接口280向存储器装置100传输命令CMD、地址ADDR和控制信号CTRL并且接收数据DATA。

例如,闪存接口280可以包括NAND接口。

图11是示出根据本公开的实施例的应用存储装置的存储卡系统2000的框图。

参照图1和图11,存储卡系统2000包括存储器装置2100、存储器控制器2200和连接器2300。

例如,存储器装置2100可以被配置为诸如以下的各种非易失性存储器元件中的任意一种:电可擦除可编程ROM(EEPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)和自旋扭矩磁性RAM(STT-MRAM)。

存储器控制器2200连接到存储器装置2100。存储器控制器2200被配置为访问存储器装置2100。例如,存储器控制器2200可以被配置为控制存储器装置2100的读取操作、写入操作、擦除操作和后台操作。存储器控制器2200被配置为提供存储器装置2100与主机400之间的接口。存储器控制器2200被配置为驱动用于控制存储器装置2100的固件。存储器控制器2200可以被实施为与参照图1描述的存储器控制器200相同。

例如,存储器控制器2200可以包括诸如随机存取存储器(RAM)、处理器、主机接口、存储器接口和错误校正电路的组件。

存储器控制器2200可以通过连接器2300与外部装置通信。存储器控制器2200可根据特定的通信标准与外部装置(例如,主机400)通信。例如,存储器控制器2200被配置为通过诸如以下的各种通信标准中的至少一种与外部装置通信:通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCI-e或PCIe)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙和NVMe。例如,连接器2300可以由上述各种通信标准中的至少一种来定义。

存储器装置2100和存储器控制器2200可集成到一个半导体装置中以配置诸如以下的存储卡:PC卡(个人计算机存储卡国际协会(PCMCIA))、紧凑式闪存卡(CF)、智能媒体卡(例如,SM或SMC)、记忆棒、多媒体卡(例如,MMC、RS-MMC、微型MMC或eMMC)、安全数字(SD)卡(例如,SD、迷你SD、微型SD或SDHC)和/或通用闪存(UFS)。

图12是示出根据本公开的实施例的应用存储装置的固态驱动器(SSD)系统3000的框图。

参照图12,SSD系统包括主机400和SSD 3000。

SSD 3000通过信号连接器3001与主机400交换信号SIG并且通过电源连接器3002接收电力PWR。SSD 3000包括SSD控制器3200,多个闪速存储器3100_1、3100_2和3100_n,辅助电源装置3300和缓冲存储器3400。

根据本公开的实施例,SSD控制器3200可以执行参照图1描述的存储器控制器200的功能。

SSD控制器3200可以响应于从主机400接收的信号SIG而控制多个闪速存储器3100_1、3100_2和3100_n。例如,信号SIG可以包括基于主机400和SSD 3000之间的接口的信号。例如,信号SIG可以由诸如以下的接口中的至少一种来定义:通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCI-e或PCIe)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙以及NVMe。

辅助电源装置3300通过电源连接器3002连接到主机400。辅助电源装置3300可以从主机400接收电力PWR并且可以充电电力。当来自主机400的电力供应不平稳时,辅助电源装置3300可以为SSD 3000的供电。例如,辅助电源装置3300可以设置在SSD 3000中或者外部。例如,辅助电源装置3300可以设置在主板上并且可以向SSD 3000提供辅助电力。

缓冲存储器3400可以临时存储数据。例如,缓冲存储器3400可以临时存储从主机400接收的数据或从多个闪速存储器3100_1、3100_2和3100_n接收的数据,或者可以临时存储闪速存储器3100_1、3100_2和3100_n的元数据(例如,映射表)。缓冲存储器3400可以包括诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM的易失性存储器,或者诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器。

图13是示出根据本公开的实施例的应用存储装置的用户系统4000的框图。

用户系统4000包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400和用户接口4500。

应用处理器4100可以驱动用户系统4000中包括的组件、操作系统(OS)、用户程序等。例如,应用处理器4100可以包括控制用户系统4000包括的组件的控制器、接口、图形引擎等。应用处理器4100可以被设置为片上系统(SoC)。

存储器模块4200可以作为用户系统4000的主存储器、操作存储器、缓冲存储器或高速缓存存储器来操作。存储器模块4200可以包括诸如DRAM、SDRAM、DDR SDRAM、DDR2SDRAM、DDR3SDRAM、LPDDR SDRAM、LPDDR2 SDRAM和LPDDR3 SDRAM的易失性随机存取存储器,或者诸如FRAM、ReRAM、MRAM和PRAM的非易失性随机存取存储器。例如,应用处理器4100和存储器模块4200可以基于堆叠封装(POP)进行封装,并且被设置为一个半导体封装。

网络模块4300可以与外部装置通信。例如,网络模块4300可以支持诸如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进、Wimax、WLAN、UWB、蓝牙和Wi-Fi的无线通信。例如,网络模块4300可以被包括在应用处理器4100中。

存储模块4400可以存储数据。例如,存储模块4400可以存储从应用处理器4100接收的数据。可选地,存储模块4400可以将在该存储模块4400中存储的数据传输到应用处理器4100。例如,存储模块4400可以被实施为诸如以下的非易失性半导体存储器元件:相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、NAND闪存、NOR闪存和三维的NAND闪存。例如,存储模块4400可以被设置为可移动存储装置(可移动驱动器),诸如用户系统4000的存储卡和外部驱动器。

例如,存储模块4400可以以与参照图1描述的存储装置1000相同的方式操作。存储模块4400可以包括多个非易失性存储器装置,并且多个非易失性存储器装置中的每一个可以以与参照图1描述的存储器装置100相同的方式操作。

用户接口4500可以包括用于向应用处理器4100输入数据或指令或者用于向外部装置输出数据的接口。例如,用户接口4500可以包括诸如以下的用户输入接口:键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件。用户接口4500可以包括诸如以下的用户输出接口:液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和监控器。

尽管已经参考本发明的某些实施例示出和描述了本发明,但是本领域技术人员将理解的是,在不脱离本发明的精神和范围的情况下,可以对任何所公开的实施例进行形式和细节上的各种改变和/或修改。

例如,不一定需要以所陈述的顺序执行所有步骤,并且在某些情况下,可以省略一个或多个步骤或它们的部分。而且,在本文中使用的特定术语旨在解释本公开的实施例,而不是限制本发明。因此,本发明涵盖落入权利要求书的范围的所有改变和变型。

27页详细技术资料下载
上一篇:一种医用注射器针头装配设备
下一篇:数据处理方法、装置、设备、介质及程序产品

网友询问留言

已有0条留言

还没有人留言评论。精彩留言会获得点赞!

精彩留言,会给你点赞!

技术分类