处理集成电路版图的方法、设备和计算机可读存储介质
阅读说明:本技术 处理集成电路版图的方法、设备和计算机可读存储介质 (Method, apparatus and computer-readable storage medium for processing integrated circuit layout ) 是由 不公告发明人 于 2021-09-09 设计创作,主要内容包括:本公开的实施例涉及处理集成电路版图的方法、设备和计算机可读存储介质。该方法包括将包括多个几何图形的第一版图拆分成多个块,该多个块沿该第一版图的第一方向并排设置并且在第二方向上贯穿该第一版图,该第二方向垂直于该第一方向;分别确定该多个块中的每个块的几何图形信息,该几何图形信息至少指示个体几何图形的位置、形状以及不同几何图形之间的相对位置;以及基于该几何图形信息,将该多个块合并成与该第一版图相对应的第二版图。本公开的实施例能够提高集成电路版图的计算处理效率。(Embodiments of the present disclosure relate to methods, apparatuses, and computer-readable storage media for processing an integrated circuit layout. The method comprises splitting a first layout comprising a plurality of geometric figures into a plurality of blocks, the plurality of blocks being arranged side by side in a first direction of the first layout and traversing the first layout in a second direction, the second direction being perpendicular to the first direction; determining geometry information for each of the plurality of blocks separately, the geometry information indicating at least a position, a shape, and a relative position between different geometries of the individual geometries; and merging the plurality of blocks into a second layout corresponding to the first layout based on the geometric information. The embodiment of the disclosure can improve the calculation processing efficiency of the integrated circuit layout.)
技术领域
本公开的实施例主要涉及集成电路领域,并且更具体地,涉及用于处理集成电路版图的方法、设备和计算机可读存储介质。
背景技术
随着半导体制造程序继续进步,功能组件的尺寸不断地缩减。在当前先进技术下,光刻装置使用来自深紫外线(DUV)照明源的UV辐射而将设计布局投影至基板上,从而产生尺寸符合要求的个别功能组件。随着目标图案的临界尺寸日益减小,在晶片上再现目标图案变得愈发困难。
双重曝光技术(DPT)或多重曝光技术(MPT)允许将给定目标图案的特征分离到两个不同的掩模中、并接着独立成像来形成所需的图案,以使得在每个掩模中,最小设计节距能够足够大,以允许继续使用相应的照明源的辐射。对DPT或MPT而言,集成电路版图上的各个几何图形的几何图形信息是很重要的参数,这些几何图形信息包括每个几何图形的位置、尺寸以及各个几何图形之间的相对位置关系。要获知这些参数需要占用大量的计算资源。如何提升计算的速率,是设计者亟待解决的技术问题。
发明内容
根据本公开的示例实施例,提供了一种用于处理集成电路版图的方案。
在本公开的第一方面,提供一种处理集成电路版图的方法。该方法包括:将包括多个几何图形的第一版图拆分成多个块,该多个块沿该第一版图的第一方向并排设置并且在第二方向上贯穿该第一版图,该第二方向垂直于该第一方向;分别确定该多个块中的每个块的几何图形信息,该几何图形信息至少指示个体几何图形的位置、形状以及不同几何图形之间的相对位置;以及基于该几何图形信息,将该多个块合并成与该第一版图相对应的第二版图。
在本公开的第二方面中,提供了一种电子设备。该电子设备包括:处理器;以及与该处理器耦合的存储器,该存储器具有存储于其中的指令,该指令在被处理器执行时使该设备执行动作。该动作包括将包括多个几何图形的第一版图拆分成多个块,该多个块沿该第一版图的第一方向并排设置并且在第二方向上贯穿该第一版图,该第二方向垂直于该第一方向;分别确定该多个块中的每个块的几何图形信息,该几何图形信息至少指示个体几何图形的位置、形状以及不同几何图形之间的相对位置;以及基于该几何图形信息,将该多个块合并成与该第一版图相对应的第二版图。
在一些实施例中,确定该几何图形信息包括:确定第一几何图形和第二几何图形之间的相对位置的第一图形表示,该第一几何图形和该第二几何图形位于该多个块中的第一块中;确定第三几何图形和第四几何图形之间的相对位置的第二图形表示,该第三几何图形和该第四几何图形位于该第一块中;以及如果确定该第一图形表示与该第二图形表示匹配,将该第一几何图形和该第二几何图形之间的相对位置信息确定为该第三几何图形和该第四几何图形之间的相对位置信息,并将该相对位置信息作为该几何图形信息的一部分。
在一些实施例中,确定该第一图形表示包括:基于该第一几何图形的一个点以及该第二几何图形的一条边,确定第一三角形作为该第一图形表示;以及其中确定该第二图形表示包括:基于该第三几何图形的一个点以及该第四几何图形的一条边,确定第二三角形作为该第二图形表示。
在一些实施例中,该多个块中的每个块包括:主区域,位于该块的中心;第一辅助区域,位于该块的第一边缘;以及第二辅助区域,位于该块的第二边缘,该第一边缘与该第二边缘沿该第一方向相对。
在一些实施例中,该第一辅助区域和该第二辅助区域的宽度是基于设计规则检查确定的。
在一些实施例中,基于该几何图形信息将该多个块合并成该第二版图包括:基于该多个块中的第二块的该几何图形信息,确定第五几何图形的第一位置,该第五几何图形至少部分地位于该第二块的该第一辅助区域中;基于与该第二块相邻的第三块的该几何图形信息,确定第六几何图形的第二位置,该第六几何图形至少部分地位于该第三块的该第二辅助区域中;以及基于该第一位置和该第二位置,确定该第五几何图形和该第六几何图形在该第二版图中的经合并的目标几何图形。
在一些实施例中,基于该第一位置和该第二位置确定该目标几何图形包括:如果该第五几何图形完全位于该第一辅助区域中、该第六几何图形完全位于该第二辅助区域中并且该第一位置和该第二位置是重叠的,保留该第五几何图形或该第六几何图形作为该目标几何图形。
在一些实施例中,基于该第一位置和该第二位置确定该目标几何图形包括:如果该第五几何图形跨越该第一辅助区域的边界、该第六几何图形跨越该第二辅助区域的边界,将该第五几何图形与该第六几何图形合并为第七几何图形;以及用该第七几何图形替代该第五几何图形与该第六几何图形作为该目标几何图形。
在一些实施例中,该多个块中的至少一个块的边界不与该第一版图中的任何几何图形相交。
在一些实施例中,该第一版图在第一计算节点被拆分成该多个块,该多个块在该第一计算节点被合并成该第二版图,并且该几何图形信息在不同于该第一计算节点的至少一个第二计算节点被确定。
在本公开的第三方面中,提供了一种计算机可读存储介质。该计算机可读存储介质上存储有计算机程序,该程序被处理器执行时实现根据本公开的第一方面所述的方法。
应当理解,发明内容部分中所描述的内容并非旨在限定本公开的实施例的关键或重要特征,亦非用于限制本公开的范围。本公开的其它特征将通过以下的描述变得容易理解。
附图说明
结合附图并参考以下详细说明,本公开各实施例的上述和其他特征、优点及方面将变得更加明显。在附图中,相同或相似的附图标注表示相同或相似的元素,其中:
图1示出了本公开的多个实施例能够在其中实现的示例环境的示意图;
图2示出了根据常规方法拆分集成电路版图的示意图;
图3示出了根据本公开的示例性实施例的用于处理集成电路版图的方法的流程图;
图4示出了根据本公开的一些实施例的拆分集成电路版图的示意图;
图5示出了根据本公开的一些实施例的被拆分的块边界的示意图;
图6示出了根据本公开的一些实施例的用图形表示的不同几何图形之间的相对位置的示意图;
图7示出了根据本公开的一些实施例的构建几何图形的关系的示意图;
图8示出了根据本公开的一些实施例的被拆分的单个块的示意图;
图9示出了根据本公开的一些实施例的合并多个块的示意图;以及
图10示出了能够实施本公开的多个实施例的计算设备的框图。
具体实施方式
下面将参照附图更详细地描述本公开的实施例。虽然附图中显示了本公开的某些实施例,然而应当理解的是,本公开可以通过各种形式来实现,而且不应该被解释为限于这里阐述的实施例,相反提供这些实施例是为了更加透彻和完整地理解本公开。应当理解的是,本公开的附图及实施例仅用于示例性作用,并非用于限制本公开的保护范围。
在本公开的实施例的描述中,术语“包括”及其类似用语应当理解为开放性包含,即“包括但不限于”。术语“基于”应当理解为“至少部分地基于”。术语“一个实施例”或“该实施例”应当理解为“至少一个实施例”。术语“第一”、“第二”等等可以指代不同的或相同的对象。下文还可能包括其他明确的和隐含的定义。
图1示出了本公开的多个实施例能够在其中实现的示例环境100的示意图。示例环境100中的计算设备102可以是任何具有计算能力的设备。作为非限制性示例,计算设备102可以是任意类型的固定计算设备、移动计算设备或便携式计算设备,包括但不限于台式计算机、膝上型计算机、笔记本计算机、上网本计算机、平板计算机、多媒体计算机、移动电话等。计算设备102的全部组件或一部分组件可以分布在云端。
在该示例环境100中,计算设备102可以对集成电路版图110(下文中简称“版图”)进行处理,处理之后的集成电路版图被称为最终的集成电路版图120。如图所示,计算设备102总体上包括拆分模块104、确定模块106以及合并模块108。拆分模块104被配置为将集成电路版图110拆分成多个块。确定模块106被配置为对被拆分出的每个块中的几何图形信息进行确定。合并模块108被配置为基于由确定模块106所确定的几何图形信息,将经由拆分模块104拆分的多个块合并成最终的集成电路版图120。下文相对于计算设备102描述的包括拆分、确定和合并的动作具体可以由拆分模块104、确定模块106和/或合并模块108来执行。
在一些实施例中,计算设备102可以包括多个计算节点,不同的计算节点可以执行不同的操作。在这种实施例中,版图的拆分与合并是在第一计算节点上完成的,而对各个块的几何图形信息的确定是在不同于第一计算节点的至少一个第二计算节点上完成的。也即,拆分模块104和合并模块108的功能可以由第一计算节点实现,而确定模块106的功能可以由第二计算节点实现。不同的第二计算节点可以是并行的。
第一计算节点可以是计算设备102的主(master)计算节点,例如,计算设备102的处理器的一个或多个核。第二计算节点可以是计算设备102的辅助(host)计算节点,例如,处理器的另一些核。通过这样的设置,可以在主计算节点上进行一些需要全局考虑的操作,而在辅助计算节点上进行一些无需占用过多计算资源的操作。以此方式,可以合理地分配并且充分地利用处理器上的计算资源,从而避免计算资源被长时间闲置。
在一些实施例中,在辅助计算节点上进行几何图形与邻近几何图形之间的映射关系的确定。经过确定的关系可以被保存成线性关系的数据结构。在一些实施例中,这样的数据结构可以通过数据表的形式来体现,以可靠的形式梳理出各个几何图形之间的联系,从而方便主计算节点来使用,由此可以使得全局关系的建立变得更加容易。
此外,这样的设计还兼顾了辅助计算节点的计算能力。这是因为,在辅助计算节点上,由于受到全局关系的影响,无法进行十分复杂的数据关系结构的处理。通过将映射关系保存成线性数据结构,既可以充分地利用计算资源,同时避免在计算的负荷超出辅助计算节点的计算能力时所带来的限制。
在一些实施例中,在对被拆分的各个块进行合并操作时,各块之间的运算可以使用多线程的方式进行。例如,在对N个块进行合并操作时,可以将相邻的两个块进行合并,同时对另外两个相邻的块也进行合并,然后再将这两个合并的块加以合并。通过这种树状回溯的方式,可以充分利用主计算节点的计算资源,以获得运算速度的进一步提高。并且,随着块的数目N的增加,这种合并操作的处理方式对于运算速度的提升会更加显著。
在其他的一些实施例中,通过在划分版图时对要合并的块同时进行合并操作,可以在合并过程中充分利用等待划分结果的时间段,这样可以避免在合并过程中的不必要的等待,最大程度地利用处理器的计算资源,从而进一步提升运算的速度。
图2示出了根据常规方法的拆分集成电路版图的示意图。如图2所示,集成电路版图200包括多个几何图形202、204、206。所示的集成电路版图200是待拆分的集成电路版图。虽然在附图中示意性地图示这些几何图形,但是本领域的技术人员应当理解根据器件或布线的目标图案,这些几何图形可以是其他形状,例如梳状,门形、阶梯形等其他形状。在常规的方法中,在沿着相互垂直的两个方向L1和L2上都对集成电路版图200进行了拆分。在图2示出的方案中,将集成电路版图200以3×3的方式拆分成了九个块B1-B9。应当理解的是,这仅仅是说明性的。被拆分的各个块的边界用E1、E2、E3和E4标出。
然而,这种拆分的方式会导致各个块与其他块之间的依赖性变得很高,不利于提高计算的速率。举例来说,如图所示,由于几何图形204跨越了B1、B4、B5、B6、B8、B9,对于块B5而言,其所包括的几何图形204与周边的块B1、B4、B6、B8、B9都存在依赖关系。因此,在块B5的计算过程中,需要考虑周边的块B1、B4、B6、B8、B9。因此,计算的速率将会受到影响。
根据本公开的实施例,提出了一种用于处理集成电路版图的方案,以至少部分地解决以上问题中的一个或多个。在该方案中,将包括多个几何图形的初始版图拆分成多个块。该多个块沿该初始版图的某一方向并排设置并且在垂直的另一方向上贯穿该第一版图。在被拆分出的每个块中,分别对每个块所包括的多个几何图形的几何图形信息进行确定。这些几何图形信息至少包括每个几何图形的信息(例如位置、形状等)、以及反映不同几何图形之间关系的信息(例如这些几何图形之间的相对位置等)。根据得到的这些几何图形信息,将被拆分出多个块合并成与初始版图相对应的经处理的版图。以此方式,有助于降低计算依赖性,从而提升计算速率。
图3示出了根据本公开的示例性实施例的用于处理集成电路版图的方法300的流程图。下面将结合图4对图3中的各个步骤进行描述。图4示出了根据本公开的一些实施例的拆分集成电路版图的示意图。如图4所示,第一版图400包括多个几何图形,例如几何图形402、404、406。可以理解的是,这里的第一版图400可以是图1中的初始的集成电路版图110的一个示例。
返回参考图3,在框302,将包括多个几何图形402、404、406的第一版图400拆分成多个块B11、B12、B13。该步骤可以由计算设备102的拆分模块104来执行。如图4所示,多个块B11、B12、B13沿第一版图400的第一方向L1并排设置并且在第二方向L2上贯穿第一版图400。第二方向L2垂直于第一方向L1。
通过这种方式,能够降低各个块与其他块之间的依赖性,与现有的常规方案相比,可以有利于计算速率的提高。以图4中的B12为例,如图所示,在计算过程中,仅仅需要考虑位于其上方的块B11和位于其下方的块B13。这样可以减少块之间因数据交互所需的计算时间,从而提高计算的速率。
在一些实施例中,所拆分成的多个块中的至少一个块(例如,每个块)的边界不与第一版图400中的任何几何图形相交。图5示出了根据本公开的一些实施例的被拆分的块边界的示意图。在图中所示的实施例中,用粗的实线表示根据本公开的实施例的块的边界E,该边界可以是图2中的任一边界E1、E2、E3、E4。用虚线表示现有方案中的一种可能的边界E’,该边界E’可能会与几何图形502存在一处或多处相交。与该边界E’相比,根据本公开的实施例的块的边界E充分考虑了集成电路版图上的几何图形502的形式,并且与任何几何图形都不相交。可以理解的是,这里的几何图形502可以是图4中的各个几何图形的一个示例。基于这样的划分方式,能够尽量地避免同一个几何图形被划分到不同的块上的情况。由此,可以进一步降低各个块之间的依赖程度,从而进一步提升计算的效率。在边界处的几何图形较为复杂的情况下,这样的实施例尤其可以增加计算的处理速度。
继续参考图3,在框304,分别确定多个块B11、B12、B13中的每个块的几何图形信息。这些几何图形信息至少指示个体几何图形402、404、406的位置、形状以及不同几何图形402、404、406之间的相对位置。该步骤可以由图1中的计算设备102的确定模块106来执行。
需要说明的是,几何图形的位置可以是几何图形的坐标信息,不管是在版图或者是块中均可,只要能够达到唯一定位的目的即可,几何图形的形状可以根据几何图形各个点的坐标进而连线确定;此外,几何图形之间的相对位置,可以根据几何图形的多个点所形成的线条之间的距离,或者是点之间的距离进行确定。其他实现方式中,可以是通过向量几何图形的各个边,进而将各条边的组合形成几何图形,本发明实施例中只要能够表达到几何图形的信息即可,具体方式不做限定。
在一些实施例中,可能需要单独地确定每个几何图形402、404、406的位置、形状以及不同几何图形402、404、406之间的相对位置。例如,辅助计算节点可以进行这样的计算。
在一些实施例中,不同几何图形之间的位置关系可能是较为相似的。在这种情况下,可以利用这样的特性,在不同的几何图形之间共享这些几何图形的信息。图6示出了根据本公开的一些实施例的用图形表示的不同几何图形之间的相对位置的一种实现方式600。图6中示出了多个几何图形602、604、606、608。可以理解的是,这里的各个几何图形可以是图4中的各个几何图形或其几何图形的一部分的示例。
如图所示,确定第一几何图形602上的一个点A,并确定第一几何图形602附近的第二几何图形604上的一条边BC。在一些实施例中,可以按照逆时针方向分别绕着第一几何图形602和第二几何图形604的边进行遍历,从而分别确定表示几何图形的各边长及形状的信息。可以利用哈希值来反映出几何图形的这种信息。例如,如图所示,针对由点A、D、E和F构成的第一几何图形602,确定各条边的边向量和这些向量可以按图上显示的逆时针方向来确定。然后,可以利用哈希函数来获取反映出第一几何图形602的各边长及形状的信息的哈希值。对其他几何图形也可以进行对应的处理。应该理解的是,在其他的实施例中,也可以采用顺时针的方向来进行遍历。
参考图6,通过点A和边BC,可以确定一个以矢量和作为边的矢量三角形ΔABC。这些矢量的长度可以反映第一几何图形602与第二几何图形604之间相隔的距离,而矢量的指向可以反映反映第一几何图形602与第二几何图形604之间的朝向。因此,第一几何图形602和第二几何图形604之间的相对位置可以用该矢量三角形ΔABC作为其图形表示。
针对第三几何图形606和第四几何图形608,可以利用上述方式类似地确定反应两者之间的相对位置的矢量三角形ΔA’B’C’。如果矢量三角形ΔABC与矢量三角形ΔA’B’C’是匹配的,则表示第三几何图形606和第四几何图形608之间的位置关系与第一几何图形602和第二几何图形604之间的位置关系是相仿的。在这种情况下,可以将第一几何图形602和第二几何图形604之间的几何图形信息确定为第三几何图形606和第四几何图形608之间的相对位置信息,以作为几何图形信息的一部分。由此,可以充分地利用第一几何图形602和第二几何图形604的几何图形信息,避免重复计算,从而进一步提升计算的效率。
应当理解的是,可以采用各种方法来判断矢量三角形ΔABC与矢量三角形ΔA’B’C’是否是匹配的,例如两个矢量三角形的对应的各个内角α、α’的差值是否低于一定阈值,或者两个矢量三角形的面积的差值是否低于一定阈值,等等。具体的判断方法不受到本公开的实施例的限制。
还应当理解的是,这里提及的利用矢量三角形的方法仅仅是一种确定图形表示的方法。本领域技术人员清楚的是,可以采用其他形式的图形来作为衡量几何图形的相对位置关系的表示,例如四边形,等等、五边形等等。具体的形式不受到本公开的实施例的限制。
在一些实施例中,在辅助计算节点上进行几何图形与邻近几何图形之间的映射关系的确定。经过确定的关系可以被保存成线性关系的数据结构。在一些实施例中,这样的数据结构可以通过数据表的形式来体现,以可靠的形式梳理出各个几何图形之间的联系,从而方便主计算节点来使用,由此可以使得全局关系的建立变得更加容易。
此外,这样的设计还兼顾了辅助计算节点的计算能力。这是因为,在辅助计算节点上,由于受到全局关系的影响,无法进行十分复杂的数据关系结构的处理。通过将映射关系保存成线性数据结构,既可以充分地利用计算资源,同时避免在计算的负荷超出辅助计算节点的计算能力时所带来的限制。
下面结合图7来描述构建几何图形之间的联系的一种示意性的实施例。如图所示,图中示出了五个几何图形701、702、703、704和705以及相互之间的关系结构。通过将这五个几何图形701、702、703、704和705的相互关系保存成一维的线性关系表,可以直观可靠地得到出各几何图形之间的关系。表1示出了与图7对应的一维的线性关系表。
表1
几何图形
关联的几何图形
701
702、703、704、705
702
703、701、705
703
702、701
704
701
705
702、701
可以理解的是,图7示出的各几何图形间的关系和表1示出的线性关系表仅仅是起描述和说明的作用,而非起限制作用。在实际的运算场景下,几何图形之间的关系可以是其他形式。线性关系表也会相应地调整。例如可以包括更多或更少的几何图形,或者,两个几何图形之间可以存在或不存在相互关联。具体的形式不受限于本公开的实施例。
返回参考图3,在框306,基于在框304中确定的几何图形信息,将被拆分的多个块B11、B12、B13合并成与第一版图400相对应的第二版图。该步骤可以由图1中的计算设备102的合并模块108来执行。可以理解的是,这里的第二版图可以是图1中的最终的集成电路版图120。
根据上述实施例,通过对拆分步骤中的拆分方式进行改进,可以降低计算的依赖程度,当合并时也可以较少地考虑各个块之间的数据交互,从而提高计算的速率。
在一些实施例中,所拆分成的块可以包括不同的区域,以辅助块的合并。图8示出了根据本公开的一些实施例的被拆分的单个块810的示意图。如图所示,版图800被划分成多个块810可以是图3中的各个块B11、B12、B13的一些示例。在图8所示的实施例中,多个块中的每个块810总体上包括主区域812、第一辅助区域814和第二辅助区域816。主区域812位于块810的中心,用于实现在该块810上的主要计算。第一辅助区域814和第二辅助区域816位于该块810的边缘,其主要作用是辅助各个块的合并。结合参考图4,该第一辅助区域814位于块810的第一边缘,该第二辅助区域816位于块810的沿第一方向L1与第一边缘相对的第二边缘。
在一些实施例中,第二辅助区域816还可以被嵌入主区域812中,作为主区域812的一部分。在一些实施例中,第一辅助区域和第二辅助区域的在第一方向L1上的宽度是基于设计规则检查(DRC)来确定的。第一辅助区域和第二辅助区域的在第一方向L1上的宽度可以是相同的。备选地,第一辅助区域和第二辅助区域的在第一方向L1上的宽度也可以不相同。
在一些实施例中,在对各个块进行合并时,各个块中的主区域中的表示几何图形信息的数据是不做改动的。但是需要对位于各个块的边界附近的辅助块中的数据进行处理,从而确保更加良好的合并的效果。
图9示出了根据本公开的一些实施例的合并多个块的示意图。在图示的实施例中,待合并的两个分开的块用910和920示出,其中块910包括主区域915和位于主区域915下方的辅助区域916,块920包括主区域925和位于主区域925上方的辅助区域926,并且块910与块920相邻且位于块920的上方。
基于多个块中的块910的几何图形信息,确定几何图形912、914在该块910中的第一位置,如图所示,几何图形912、914至少部分地位于该块910的第一辅助区域916中。基于块920的几何图形信息,确定几何图形922、924在该块920的第二位置,如图中所示,几何图形922、924至少部分地位于该块920的第一辅助区域926中。
在一些实施例中,在对块910和920进行合并时,基于确定的第一位置和第二位置,来确定各个几何图形在合并后的第二版图中的经合并的目标几何图形。
在进一步的实施例中,如果几何图形912完全位于第一辅助区域916中(即不跨越第一辅助区域916的任一边界)、几何图形922完全位于第二辅助区域926中(即不跨越第二辅助区域926的任一边界),并且第一位置和第二位置是重叠的,保留几何图形912或几何图形922中的任一几何图形作为目标几何图形932。
在其他的一些实施例中,如果几何图形914跨越第一辅助区域916的边界EM1、几何图形924跨越第二辅助区域926的边界EM2,则在进行合并操作时,将几何图形914与几何图形924合并为新的几何图形。随后,用经过合并的几何图形替代几何图形914与几何图形924,以作为目标几何图形934。
根据本公开的实施例,在进行相邻的块的合并时,充分考虑到这些块中的表示几何图形信息的数据,从而不丢失任何有效的信息。
图10示出了可以用来实施本公开的实施例的示例设备1000的示意性框图。例如,如图1所示的系统100中的计算设备102可以由设备1000来实施。如图所示,设备1000包括中央处理单元(CPU)1001,其可以根据存储在只读存储器(ROM)1002中的计算机程序指令或者从存储单元1008加载到随机访问存储器(RAM)1003中的计算机程序指令,来执行各种适当的动作和处理。在RAM 1003中,还可存储设备1000操作所需的各种程序和数据。CPU 1001、ROM 1002以及RAM 1003通过总线1004彼此相连。输入/输出(I/O)接口1005也连接至总线1004。
设备1000中的多个部件连接至I/O接口1005,包括:输入单元1006,例如键盘、鼠标等;输出单元1007,例如各种类型的显示器、扬声器等;存储单元1008,例如磁盘、光盘等;以及通信单元1009,例如网卡、调制解调器、无线通信收发机等。通信单元1009允许设备1000通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
处理单元1001执行上文所描述的各个方法和处理,例如方法300。例如,在一些实施例中,方法300可被实现为计算机软件程序,其被有形地包含于机器可读介质,例如存储单元1008。在一些实施例中,计算机程序的部分或者全部可以经由ROM 1002和/或通信单元1009而被载入和/或安装到设备1000上。当计算机程序加载到RAM 1003并由CPU 1001执行时,可以执行上文描述的方法300的一个或多个步骤。备选地,在其他实施例中,CPU 1001可以通过其他任何适当的方式(例如,借助于固件)而被配置为执行方法300。
本文中以上描述的功能可以至少部分地由一个或多个硬件逻辑部件来执行。例如,非限制性地,可以使用的示范类型的硬件逻辑部件包括:场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)等等。
用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器,使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行,作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本公开的上下文中,机器可读介质可以是有形的介质,其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备,或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
此外,虽然采用特定次序描绘了各操作,但是这应当理解为要求这样操作以所示出的特定次序或以顺序次序执行,或者要求所有图示的操作应被执行以取得期望的结果。在一定环境下,多任务和并行处理可能是有利的。同样地,虽然在上面论述中包含了若干具体实现细节,但是这些不应当被解释为对本公开的范围的限制。在单独的实施例的上下文中描述的某些特征还可以组合地实现在单个实现中。相反地,在单个实现的上下文中描述的各种特征也可以单独地或以任何合适的子组合的方式实现在多个实现中。
尽管已经采用特定于结构特征和/或方法逻辑动作的语言描述了本主题,但是应当理解所附权利要求书中所限定的主题未必局限于上面描述的特定特征或动作。相反,上面所描述的特定特征和动作仅仅是实现权利要求书的示例形式。
- 上一篇:一种医用注射器针头装配设备
- 下一篇:具有最佳化胞元布置的装置布局