具体实施方式

本公开的描述是用于结构和/或功能描述的实施例。本公开的范围不应被解释为限于说明书中描述的实施例。即，因为实施例可以以各种方式进行修改并且可以具有各种形式，所以本公开的范围应当被理解为包括可以实现技术精神的等同物。此外，本公开中提出的目的或效果并不意味着特定实施例应包括所有目的或效果或仅包括这样的效果。因此，本公开的范围不应被理解为受其限制。

在本申请中描述的术语的含义应理解如下。

诸如“第一”和“第二”的术语用于将一个元件与另一元件区分开，并且本公开的范围不应受到这些术语的限制。例如，第一元件可以被命名为第二元件。同样，第二元件可以被命名为第一元件。

除非在上下文中另外明确表示，否则单数的表达应理解为包括复数表达。诸如“包括”或“具有”的术语应被理解为表示存在设定的特性、数量、步骤、操作、元件、部件或其组合，但不排除存在或添加一个或多个其他特征、数量、步骤、操作、元件、部件或其组合的可能性。

在每个步骤中，为了便于描述，使用符号(例如，a、b和c)，并且这些符号不描述步骤的顺序。可以以与上下文中描述的顺序不同的顺序来执行步骤，除非在上下文中清楚地描述了特定的顺序。即，步骤可以根据所描述的顺序来执行，可以与所描述的顺序基本上同时执行，或者可以以所描述的顺序的相反顺序来执行。

除非另外定义，否则本文使用的所有术语，包括技术术语或科学术语，具有与本领域技术人员通常理解的含义相同的含义。除非在本申请中明确定义，否则在通用字典中定义的术语应被解释为与相关技术中的上下文具有相同的含义，并且不应被解释为具有理想或过分正式的含义。

图1是用于示出根据一个实施例的半导体器件的配置的框图。

参考图1，半导体器件可以包括数据对齐电路100、校正值发生电路200和时钟发生电路300。半导体器件还可以包括数据发生电路400和输出驱动电路500。

首先，数据对齐电路100可以是用于接收已被插入有至少一个测量数据的单位图案数据DAT_MS并且基于选通时钟信号CLK_DQS来将单位图案数据DAT_MS对齐的元件。

更具体地，数据对齐电路100可以用于正常操作和占空比测量操作两者。在这种情况下，正常操作是指将数据从半导体器件输出到半导体器件外部的操作。占空比测量操作是指测量选通时钟信号CLK_DQS的占空比的操作。

因此，在正常操作时，数据对齐电路100可以接收正常数据DAT_NM并且基于选通时钟信号CLK_DQS来对齐正常数据DAT_NM。此外，由数据对齐电路100输出的对齐数据DAT_AL可以由稍后要描述的输出驱动电路500输出到半导体器件的外部。此外，在占空比测量操作时，数据对齐电路100可以接收单位图案数据DAT_MS，并且基于选通时钟信号CLK_DQS来对齐单位图案数据DAT_MS。此外，由数据对齐电路100输出的对齐数据DAT_AL可以用于稍后要描述的校正值发生电路200，以测量和校正选通时钟信号CLK_DQS的占空比。

如上所述，可以给出一个示例，其中，在占空比测量操作时，数据对齐电路100通过数据发生电路400接收单位图案数据DAT_MS。另外，在占空比测量操作中，数据对齐电路100可以通过与被输入有单位图案数据DAT_MS的输入级不同的输入级(例如被输入有正常数据DAT_NM的输入级)来接收单位图案数据DAT_MS而不是正常数据DAT_NM。

至少一个测量数据可以被插入到被输入到数据对齐电路100的单位图案数据DAT_MS中。参考图3更具体地描述单位图案数据DAT_MS。

校正值发生电路200可以是用于基于被插入到对齐数据DAT_AL中的测量数据而通过充电操作和计数操作来产生占空比校正值CTR_CR的元件。

更具体地，校正值发生电路200可以基于由数据对齐电路100对齐的测量数据来储存用于充电的电荷。此外，校正值发生电路200可以基于对齐测量数据来对从进入占空比测量操作的时刻到用于充电的电荷以预定值被储存的时刻的区段进行计数。如本文所使用的，词汇“区段”可以指时间间隔。在这种情况下，例如，从进入占空比测量操作的时刻到用于充电的电荷以预定值被储存的时刻的间隔。此外，校正值发生电路200可以基于对齐测量数据而通过充电操作和计数操作来产生占空比校正值CTR_CR。下面参考图2详细描述校正值发生电路200的更详细的配置和操作。

时钟发生电路300可以是用于产生选通时钟信号CLK_DQS的元件。此外，时钟发生电路300可以是用于基于由校正值发生电路200产生的占空比校正值CTR_CR来校正选通时钟信号CLK_DQS的占空比的元件。

基于占空比校正值CTR_CR校正的选通时钟信号CLK_DQS可以被输入回到数据对齐电路100。因此，数据对齐电路100可以基于具有50:50的校正占空比的选通时钟信号CLK_DQS来对齐在正常操作时输入的正常数据DAT_NM。

如上所述，数据对齐电路100、校正值发生电路200和时钟发生电路300可以测量和校正选通时钟信号CLK_DQS的占空比。因此，在本公开的一个实施例中，上述的数据对齐电路100、校正值发生电路200和时钟发生电路300可以被定义为“占空比校正电路”。

数据发生电路400可以是用于在占空比测量操作时连续地产生单位图案数据DAT_MS的元件。

更具体地，例如，在占空比测量操作时，数据发生电路400可以基于内部时钟信号(未示出)来产生单位图案数据DAT_MS。此外，数据发生电路400可以将所产生的单位图案数据DAT_MS提供给数据对齐电路100。在这种情况下，单位图案数据DAT_MS可以是预设数据。稍后参考图3更详细地描述单位图案数据DAT_MS。

输出驱动电路500可以是用于接收从数据对齐电路100输出的对齐数据DAT_AL并以预设电压电平驱动和输出对齐数据DAT_AL的元件。

更具体地，输出驱动电路500可以接收第一电源电压VDDQ和第一接地电源电压VSSQ。因此，在正常操作时，输出驱动电路500可以基于对齐数据DAT_AL的逻辑电平而以第一电源电压VDDQ和第一接地电源电压VSSQ来驱动对齐数据DAT_AL。因此，输出驱动电路500可以将以第一电源电压VDDQ和第一接地电源电压VSSQ驱动的最终数据DAT_O输出到半导体器件的外部。

在数据输出操作时，输出驱动电路500可能需要相对较大的驱动功率。因此，可以给出一个示例，其中，如上所述，输出驱动电路500与施加至外围电路的电力分开地接收第一电源电压VDDQ和第一接地电源电压VSSQ。另外，取决于设计，输出驱动电路500可以接收施加到外围电路的第二电源电压VDD和第二接地电源电压VSS。

图2是用于说明图1所示的校正值发生电路200的配置的视图。

参考图2，校正值发生电路200可以包括输入电路210、充电电路220、检测电路230和处理电路240。校正值发生电路200还可以包括初始化电路250。

首先，输入电路210可以是用于在使能信号CTR_EN的使能区段中接收对齐数据DAT_AL的元件。输入电路210可以产生输出信号DAT_C，该输出信号DAT_C通过内部电路被提供给稍后将描述的处理电路240。此外，输入电路210可以通过内部电路产生提供给稍后将描述的充电电路220的用于充电的电荷。

更具体地，输入电路210可以包括：被输入有对齐数据DAT_AL和使能信号CTR_EN的与非门NAND，耦接至与非门NAND的输出级的第一反相器INV1，耦接至第一反相器INV1的输出级的第二反相器INV2，以及具有被输入第二反相器INV2的输出信号DAT_C的栅极的第一PMOS晶体管PM1。

在这种情况下，使能信号CTR_EN可以是在占空比测量操作时被使能的信号。如将再次参考图3描述的，使能信号CTR_EN可以是在从进入占空比测量操作的时刻到与对齐数据DAT_AL中包括的测量数据相对应的、用于充电的电荷以预定值被储存的时刻的区段期间被使能的信号。

因此，输入电路210的与非门NAND可以在使能信号CTR_EN的使能区段中接收对齐数据DAT_AL，并且可以输出所接收的对齐数据。与非门NAND的输出信号可以经由第一反相器INV1和第二反相器INV2输出。第二反相器INV2的输出信号DAT_C可以被发送到稍后将描述的处理电路240和第一PMOS晶体管PM1。作为参考，第二反相器INV2的输出信号DAT_C可以是用于充电电路220的充电操作的信号。因此，为了便于以下说明，第二反相器INV2的输出信号DAT_C可以被称为“充电数据DAT_C”。

输入电路210的第一PMOS晶体管PM1可以基于充电数据DAT_C而被导通或关断。在导通操作时，第一PMOS晶体管PM1可以通过第一PMOS晶体管PM1的漏极级将与充电数据DAT_C相对应的、用于充电的电荷传输到耦接至充电节点ND_C的充电电路220。

通过前述配置，输入电路210可以在使能信号CTR_EN的使能区段中将充电数据DAT_C提供给处理电路240。此外，输入电路210可以在使能信号CTR_EN的使能区段中基于充电数据DAT_C向充电电路220提供用于充电的电荷。

充电电路220可以是用于储存与由输入电路210输出的充电数据DAT_C相对应的、用于充电的电荷的元件。充电电路220可以基于初始化信号CTR_INT而被初始化。

更具体地，充电电路220可以包括：充电电容器C，其耦接在充电节点ND_C和第二接地电源电压VSS之间；以及第一NMOS晶体管NM1，其耦接在充电节点ND_C和第二接地电源电压VSS之间并且具有被输入初始化信号CTR_INT的栅极。在这种情况下，初始化信号CTR_INT可以是基于进入占空比校正操作的时刻而被使能的信号。例如，初始化信号CTR_IN可以是在占空比测量操作时从逻辑“高”转变为逻辑“低”的信号。

因此，充电电路220的第一NMOS晶体管NM1可以响应于初始化信号CTR_INT的逻辑“高”而被导通。此时，充电节点ND_C可以被初始化并且以第二接地电源电压VSS驱动。此外，在占空比测量操作时，第一NMOS晶体管NM1可以响应于初始化信号CTR_INT的逻辑“低”而被关断。此时，充电电容器C可以基于通过充电节点ND_C接收的、用于充电的电荷而被充电。因此，取决于储存在充电电容器C中的、用于充电的电荷，充电节点ND_C的电压电平可以变得更高。

在这种情况下，充电电容器C的充电容量可以取决于设计而不同。充电电容器C的充电容量可以被设计为等于或大于稍后将描述的第四反相器INV4的阈值电压。

通过前述配置，充电电路220可以通过利用由输入电路210输出的、用于充电的电荷而对充电电容器C进行充电来提高充电节点ND_C的电压电平。

检测电路230可以是用于检测储存在充电电路220中的、用于充电的电荷以预设值被储存的时刻并控制使能信号CTR_EN的元件。

更具体地，检测电路230可以包括：第三反相器INV3，其被输入有稍后将描述的起始信号CTR_S；第二PMOS晶体管PM2和第二NMOS晶体管NM2，其各自的栅极耦接到第三反相器INV3的输出级；第四反相器INV4，其具有耦接到充电节点ND_C的输入级；以及第三NMOS晶体管NM3，其具有耦接到第四反相器INV4的输出级的栅极。在这种情况下，第二PMOS晶体管PM2、第二NMOS晶体管NM2和第三NMOS晶体管NM3可以串联耦接在第二电源电压VDD和第二接地电源电压VSS之间。此外，使能信号CTR_EN可以从第二PMOS晶体管PM2和第二NMOS晶体管NM2的公共节点输出。

在对检测电路230进行更多描述之前，起始信号CTR_S可以是在占空比测量操作时具有逻辑高脉冲宽度的信号。在下面的初始化电路250的描述中更具体地描述起始信号CTR_S。

因此，在占空比测量操作时，检测电路230的第二PMOS晶体管PM2可以基于起始信号CTR_S的逻辑“高”而被导通。作为参考，如图2所示，起始信号CTR_S可以通过第三反相器INV3反相。第二PMOS晶体管PM2和第二NMOS晶体管NM2的导通操作和关断操作可以基于第三反相器INV3的输出信号而被控制。因此，基于起始信号CTR_S的逻辑“高”，使能信号CTR_EN可以从逻辑“低”被使能到逻辑“高”。此后，第二PMOS晶体管PM2可以基于起始信号CTR_S的逻辑“低”而被关断。此时，第二NMOS晶体管NM2可以被导通。

在第二NMOS晶体管NM2已经被导通的状态下，充电电容器C可以储存与充电数据DAT_C相对应的、用于充电的电荷。此时，充电节点ND_C的电压电平可以变得比在充电电容器C中储存的、用于充电的电荷的电压电平高。因此，当充电节点ND_C的电压变得高于第四反相器INV4的阈值电压时，第三NMOS晶体管NM3可以被导通。此时，使能信号CTR_EN可以从逻辑“高”被禁止为逻辑“低”。

通过前述配置，检测电路230可以基于起始信号CTR_S来控制使能信号CTR_EN的使能时间。此外，检测电路230可以基于储存在充电节点ND_C中的、用于充电的电荷以预设值被储存的时刻来控制使能信号CTR_EN的禁止时间。

处理电路240可以是用于通过对在使能信号CTR_EN的使能区段期间接收到的对齐测量数据进行计数来产生测量计数值CNT<0:12>的元件。此外，处理电路240可以是用于通过将测量计数值CNT<0:12>与预设的参考计数值REF<0:12>进行比较来产生占空比校正值CTR_CR的元件。处理电路240可以包括计数电路241、设置电路242和比较电路243。

首先，计数电路241可以是用于基于充电数据DAT_C而通过计数操作来产生测量计数值CNT<0:12>的元件。例如，计数电路241可以被配置为包括多个移位寄存器的计数器。因此，计数电路241可以基于充电数据DAT_C通过移位操作来执行计数操作。在这种情况下，例如，测量计数值CNT<0:12>被配置为13比特位。

设置电路242可以是用于基于预设值(即，与第四反相器INV4的实际阈值电压相对应的阈值电压信息INF_TH)来设置参考计数值REF<0:12>的元件。

在这种情况下，参考计数值REF<0:12>可以对应于占空比为50:50的选通时钟信号CLK_DQS以预设值对充电电容器C充电所需的选通时钟信号CLK_DQS的触发次数。因此，例如，如果占空比为50:50的选通时钟信号CLK_DQS以预设值对充电电容器C充电所需的触发次数为776，则参考计数值REF<0:12>可以被设置为776。

在这种情况下，阈值电压信息INF_TH可以具有与选通时钟信号CLK_DQS的触发次数相对应的信息。因此，设置电路242可以基于阈值电压信息INF_TH来设置参考计数值REF<0:12>。

比较电路243可以是用于通过将测量计数值CNT<0:12>与参考计数值REF<0:12>进行比较来产生占空比校正值CTR_CR的元件。比较电路243可以通过计算测量计数值CNT<0:12>与参考计数值REF<0:12>之间的差来产生占空比校正值CTR_CR。在这种情况下，占空比校正值CTR_CR可以是数字型代码信号或模拟型电压信号，例如其可以包括用于校正选通时钟信号CLK_DQS的占空比的信息。

因此，如果在参考计数值REF<0:12>的数量已被设置为776的状态下测量计数值CNT<0:12>的数量大于776，则具有逻辑“高”的选通时钟信号CLK_DQS的脉冲宽度可以意味着该脉冲宽度小于正常脉冲宽度。相比之下，如果测量计数值CNT<0:12>的数量小于776，则具有逻辑“高”的选通时钟信号CLK_DQS的脉冲宽度可以意味着该脉冲宽度大于正常脉冲宽度。因此，比较电路243可以通过计算测量计数值CNT<0:12>与参考计数值REF<0:12>之间的差来产生与选通时钟信号CLK_DQS的占空比相对应的占空比校正值CTR_CR。

比较电路243可以将所产生的占空比校正值CTR_CR输入到图1的时钟发生电路300。此外，时钟发生电路300可以基于占空比校正值CTR_CR来将选通时钟信号CLK_DQS的占空比校正为50:50。

在这种情况下，时钟发生电路300可以通过控制电压或电流或者控制被驱动的晶体管的数量来产生选通时钟信号CLK_DQS。即，时钟发生电路300可以基于占空比校正值CTR_CR而通过控制电压或电流或者控制被驱动的晶体管的数量来校正选通时钟信号CLK_DQS的占空比，并且可以输出校正后的占空比。

如上所述，包括输入电路210、充电电路220、检测电路230和处理电路240的校正值发生电路200可以基于被对齐的测量数据而通过充电操作和计数操作来产生占空比校正值CTR_CR。

初始化电路250可以是用于基于初始化信号CTR_INT来产生具有脉冲形式的起始信号CTR_S的元件。在这种情况下，初始化信号CTR_INT可以是在占空比测量操作时从逻辑“低”转变为逻辑“高”的信号。

更具体地，初始化电路250可以包括：延迟电路D，其用于将初始化信号CTR_INT反相并延迟达预设时间，以及输出被反相和延迟的信号；以及或非门NOR，其用于接收初始化信号CTR_INT和延迟电路D的输出信号以及输出起始信号CTR_S。

因此，延迟电路D可以接收初始化信号CTR_INT，可以反相并延迟初始化信号CTR_INT，以及可以输出被反相和延迟的信号。此外，或非门NOR可以通过对初始化信号CTR_INT和延迟电路D的输出信号执行或非运算来产生具有逻辑高脉冲宽度的起始信号CTR_S。在这种情况下，起始信号的脉冲宽度CTR_S可以对应于延迟电路D中反映的延迟量。起始信号CTR_S已经在上面针对检测电路230的内容中进行了描述，但是可以控制第二PMOS晶体管PM2的导通操作。

因此，通过前述配置，初始化电路250可以基于初始化信号CTR_INT来产生具有脉冲宽度的起始信号CTR_S。此外，如上所述，检测电路230可以基于起始信号CTR_S来控制与进入占空比测量操作时的使能信号CTR_EN的使能时间相对应的移位时间。

图3是用于说明图1所示的占空比校正电路的一些操作的时序图。图3示出了使能信号CTR_EN、单位图案数据DAT_MS、选通时钟信号CLK_DQS、对齐数据DAT_AL和充电节点ND_C的信号波形。

下面参考图1至图3描述根据一个实施例的占空比校正电路的占空比测量操作。

在描述之前，数据发生电路400可以产生在占空比测量操作时使用的单位图案数据DAT_MS。在这种情况下，单位图案数据DAT_MS可以是其中逻辑“高”和逻辑“低”已经被组合的数据。在这种情况下，测量数据可以表示与选通时钟信号CLK_DQS同步并且对于充电操作和计数操作是必需的数据。

在这种情况下，给出一个示例，其中，测量数据的电平为逻辑“高”(H)。因此，测量数据的电平变为逻辑“高”(H)。图1的数据发生电路400可以连续地产生已被插入具有逻辑“高”(H)的测量数据的单位图案数据DAT_MS。

首先，使能信号CTR_EN可以基于图2中的初始化信号CTR_INT而从逻辑“低”转变为逻辑“高”。使能信号CTR_EN从逻辑“低”转变为逻辑“高”的时刻可以是进入占空比测量操作的时刻。

图1的数据对齐电路100可以连续接收由数据发生电路400产生的单位图案数据DAT_MS，并且可以基于选通时钟信号CLK_DQS来产生对齐数据DAT_AL。因此，对齐数据DAT_AL可以具有与测量数据相同的逻辑“高”(H)。此时，如果选通时钟信号CLK_DQS的逻辑“高”区段较小，则对齐数据DAT_AL的逻辑“高”区段可能变小。相反，如果选通时钟信号CLK_DQS的逻辑“高”区段较大，则对齐数据DAT_AL的逻辑“高”区段可能变大。

输入到图1的校正值发生电路200的对齐数据DAT_AL可以变为充电数据DAT_C，即，图2的第二反相器INV2的输出信号。尽管未在图3中示出，但充电数据DAT_C可以是具有与对齐数据DAT_AL的逻辑电平相反的逻辑电平的信号。

因此，图2的第一PMOS晶体管PM1可以基于充电数据DAT_C的逻辑“低”而被导通。为此，第一PMOS晶体管PM1可以将与充电数据DAT_C相对应的、用于充电的电荷传输到充电电容器C。此外，充电电容器C可以通过储存用于充电的电荷来逐渐升高充电节点ND_C的电压电平。

此后，当充电节点ND_C的电压电平达到第四反相器INV4的阈值电压LT时，使能信号CTR_EN可以从逻辑“高”转变为逻辑“低”并且可以被禁止。在这种情况下，充电节点ND_C的电压电平从其中充电节点ND_C的电压电平已经被初始化的状态上升到第四反相器INV4的阈值电压LT的区段可以被定义为“T”。

图2的处理电路240的计数电路241可以在占空比测量操作时的区段T期间基于充电数据DAT_C来执行计数操作。此时，当充电节点ND_C的电压电平达到第四反相器INV4的阈值电压LT时，使能信号CTR_EN可以从逻辑“高”转变为逻辑“低”。因此，尽管对齐数据DAT_AL被输入到输入电路210的与非门NAND，但是图2的输入电路210的与非门NAND可能未基于使能信号CTR_EN来将对齐数据DAT_AL输出到第一反相器INV1。被输入有与对齐数据DAT_AL相对应的充电数据DAT_C的计数电路241可能不再执行计数操作。

另外，计数电路241可以将充电数据DAT_C用作计数时钟。在这种情况下，充电数据DAT_C可以对应于图3所示的对齐数据DAT_AL。如上所述，取决于选通时钟信号CLK_DQS的占空比，对齐数据DAT_AL的逻辑“高”区段可以变小或变大。即，用作计数电路241的计数时钟的对齐数据DAT_AL的逻辑“高”区段可能变得非常小。因此，尽管在附图中未示出，但是用于将对齐数据DAT_AL(即，计数时钟)的脉冲宽度调整为能够进行计数操作的脉冲宽度的电路元件可以被添加到计数电路241。

为了便于描述，假设在占空比测量操作时，由计数电路241计数的测量计数值CNT<0:12>的数量是822。此外，假定由设置电路242基于阈值电压信息INF_TH设置的参考计数值REF<0:12>的数量为776。

在这种情况下，比较电路243可以将822个测量计数值CNT<0:12>与776个参考计数值REF<0:12>进行比较，并且可以基于比较结果来产生占空比校正值CTR_CR。在这种情况下，822个测量计数值CNT<0:12>大于776个参考计数值REF<0:12>。比较的结果可以意味着选通时钟信号CLK_DQS的逻辑“高”区段的当前占空比比逻辑“高”区段的正常占空比(即，50:50)小822个测量计数值CNT<0:12>与776个参考计数值REF<0:12>之间的差值。相反，如果测量计数值CNT<0:12>的数量小于参考计数值REF<0:12>的数量，则比较的结果可能意味着选通时钟信号CLK_DQS的逻辑“高”区段的当前占空比比逻辑“高”区段的正常占空比(即，50:50)大测量计数值CNT<0:12>与参考计数值REF<0:12>之间的差值。

因此，图1的时钟发生电路300可以通过基于占空比校正值CTR_CR而增大或减小选通时钟信号CLK_DQS的逻辑“高”区段来将选通时钟信号CLK_DQS的占空比校正为50:50。在这种情况下，给出一个示例，其中测量计数值CNT<0:12>的数量是比776(即，参考计数值REF<0:12>的数量)大的822。因此，时钟发生电路300可以通过基于占空比校正值CTR_CR而将选通时钟信号CLK_DQS的逻辑“高”区段增大与比较的结果一样大来校正选通时钟信号CLK_DQS的占空比。

根据一个实施例的占空比校正电路可以产生已被插入有测量数据的单位图案数据DAT_MS。占空比校正电路可以将选通时钟信号CLK_DQS中的单位图案数据DAT_MS对齐，然后基于被对齐的测量数据来执行充电操作和计数操作。占空比校正电路可以通过充电操作和计数操作来产生占空比校正值CTR_CR。结果，占空比校正电路可以基于占空比校正值CTR_CR而将选通时钟信号CLK_DQS的占空比校正为50:50。此外，校正后的选通时钟信号CLK_DQS可以提高与校正后的选通时钟信号CLK_DQS同步的数据的可靠性。

此外，根据一个实施例的占空比校正电路可以在执行计数操作时将对齐数据DAT_AL用作计数时钟。为此，占空比校正电路可能不需要单独的计数时钟来进行计数操作。因此，通常，占空比校正电路在计数操作时可能不需要时钟发生电路。因此，占空比校正电路的尺寸可以减小与时钟发生电路相对应的面积。

图4是用于示出根据一个实施例的半导体器件的配置的框图。

参考图4，占空比校正电路可以包括数据对齐电路100A、校正值发生电路200A和时钟发生电路300A。占空比校正电路还可以包括数据发生电路400A和输出驱动电路500A。

在描述之前，图1的实施例已经通过使用选通时钟信号CLK_DQS的示例进行了描述。相比之下，图4的实施例通过使用与选通时钟信号CLK_DQS的上升沿相对应的第一选通时钟信号CLK_DQS_R和与选通时钟信号CLK_DQS的下降沿相对应的第二选通时钟信号CLK_DQS_F的示例进行描述。

首先，数据对齐电路100A可以是用于接收已被插入有至少一个测量数据的单位图案数据DAT_MS并且分别基于第一选通时钟信号CLK_DQS_R和第二选通时钟信号CLK_DQS_F来将单位图案数据对齐DAT_MS的元件。在这种情况下，第一选通时钟信号CLK_DQS_R可以是与选通时钟信号CLK_DQS的上升沿相对应的信号。第二选通时钟信号CLK_DQS_F可以是与选通时钟信号CLK_DQS的下降沿相对应的信号。

数据对齐电路100A可以用于正常操作和占空比测量操作两者。换句话说，在正常操作时，数据对齐电路100A可以接收正常数据DAT_NM，并且可以分别基于第一选通时钟信号CLK_DQS_R和第二选通时钟信号CLK_DQS_F来将正常数据DAT_NM对齐。此外，在占空比测量操作时，数据对齐电路100A可以接收单位图案数据DAT_MS，并且可以分别基于第一选通时钟信号CLK_DQS_R和第二选通时钟信号CLK_DQS_F来将单位图案数据DAT_MS对齐。

接下来，数据对齐电路100A可以分别基于第一选通时钟信号CLK_DQS_R和第二选通时钟信号CLK_DQS_F来输出通过将单位图案数据DAT_MS对齐而获得的上驱动数据DAT_AL_U和下驱动数据DAT_AL_D。

在这种情况下，上驱动数据DAT_AL_U可以是基于第一选通时钟信号CLK_DQS和第二选通时钟信号CLK_DQS_F对齐的单位图案数据DAT_MS。此外，下驱动数据DAT_AL_D可以是具有与上驱动数据DAT_AL_U的逻辑电平相反的逻辑电平的数据。因此，上驱动数据DAT_AL_U可以被定义为由第一选通时钟信号CLK_DQS_R对齐的数据。下驱动数据DAT_AL_D可以被定义为由第二选通时钟信号CLK_DQS_F对齐的数据。

校正值发生电路200A可以是用于基于分别插入到上驱动数据DAT_AL_U和下驱动数据DAT_AL_D中的测量数据而通过充电操作和计数操作来产生占空比校正值CTR_CR的元件。下面参考图5更具体地描述校正值发生电路200A的详细配置和操作。

时钟发生电路300A可以是用于产生第一选通时钟信号CLK_DQS_R和第二选通时钟信号CLK_DQS_F的元件。此外，时钟发生电路300A可以基于由校正值发生电路200A产生的占空比校正值CTR_CR来校正第一选通时钟信号CLK_DQS和第二选通时钟信号CLK_DQS_F的占空比。

其占空比基于占空比校正值CTR_CR而被校正的第一选通时钟信号CLK_DQS_R和第二选通时钟信号CLK_DQS_F可以被输入到数据对齐电路100A。因此，数据对齐电路100A可以基于其占空比被校正为50:50的第一选通时钟信号CLK_DQS_R和第二选通时钟信号CLK_DQS_F来对齐在正常操作时输入的正常数据DAT_MN。

另外，在占空比测量操作时，数据发生电路400A可以是用于连续地产生分别对应于第一选通时钟信号CLK_DQ和第二选通时钟信号CLK_DQS_F的单位图案数据DAT_MS的元件。

与第一选通时钟信号CLK_DQS_R相对应的至少一个测量数据可以被插入到由数据发生电路400A产生的单位图案数据DAT_MS中。连续地，与第二选通时钟信号CLK_DQS_F相对应的至少一个测量数据可以被插入到单位图案数据DAT_MS中。稍后描述分别对应于第一选通时钟信号CLK_DQS_R和第二选通时钟信号CLK_DQS_F的测量数据。

输出驱动电路500A可以是用于接收由数据对齐电路100A输出的上驱动数据DAT_AL_U和下驱动数据DAT_AL_D并以预设电压电平驱动上驱动数据DAT_AL_U和下驱动数据DAT_AL_D的元件。在这种情况下，输出驱动电路500A可以基于上驱动数据DAT_AL_U和下驱动数据DAT_AL_D而通过预驱动操作和主驱动操作来产生以第一电源电压VDDQ和第一接地电源电压VSSQ摆动的最终数据DAT_O。

图5是用于说明图4所示的校正值发生电路200A的配置的框图。

参考图5，校正值发生电路200A可以包括第一测量值发生电路210A、第二测量值发生电路220A和平均计算电路(mean calculation circuit)230A。

首先，第一测量值发生电路210A可以是用于基于上驱动数据DAT_AL_U来产生第一测量计数值CNT_U<0:12>的元件。此外，第二测量值发生电路220A可以是用于基于下驱动数据DAT_AL_D来产生第二测量计数值CNT_D<0:12>的元件。

如上所述，上驱动数据DAT_AL_U可以是通过基于第一选通时钟信号CLK_DQS_R来将单位图案数据DAT_MS对齐而获得的数据。下驱动数据DAT_AL_D可以是通过基于第二选通时钟信号CLK_DQS_F来将单位图案数据DAT_MS对齐而获得的数据。此外，用于对第一选通时钟信号CLK_DQS_R进行占空比测量操作的测量数据可以被插入到上驱动数据DAT_AL_U中。用于对第二选通时钟信号CLK_DQS_F进行占空比测量操作的测量数据可以被插入到下驱动数据DAT_AL_D中。

因此，第一测量值发生电路210A可以基于上驱动数据DAT_AL_U来对第一选通时钟信号CLK_DQS_R的占空比执行测量操作。此外，第二测量值发生电路220A可以基于下驱动数据DAT_AL_D来对第二选通时钟信号CLK_DQS_F的占空比执行测量操作。参考图6更详细地描述第一测量值发生电路410A和第二测量值发生电路420A的详细配置和操作。

平均计算电路230A可以是用于分析第一测量计数值CNT_U<0:12>和第二测量计数值CNT_D<0:12>的平均值并产生占空比校正值CTR_CR的元件。在这种情况下，给出一个示例，其中，第一测量计数值CNT_U<0:12>和第二测量计数值CNT_D<0:12>中的每一个被配置为13比特位。

为了描述方便，可以假设第一测量计数值CNT_U<0:12>的数量是800，并且第二测量计数值CNT_D<0:12>的数量是752。平均计算电路230A可以获得776，即，第一测量计数值CNT_U<0:12>和第二测量计数值CNT_D<0:12>的平均值。此外，平均计算电路230A可以输出包括在776(即，平均值)和800(即，第一测量计数值CNT_U<0:12>的数量)之间的差值的占空比校正值CTR_CR。此外，平均计算电路230A可以输出包括在776(即，平均值)和752(即，第二测量计数值CNT_D<0:12>的数量)之间的差值的占空比校正值CTR_CR。

在这种情况下，占空比校正值CTR_CR可以是仅基于第一测量计数值CNT_U<0:12>和第二测量计数值CNT_D<0:12>产生的信息。换句话说，占空比校正值CTR_CR可以是与第一选通时钟信号CLK_DQS_R相对应的第一测量计数值CNT_U<0:12>和与第二选通时钟信号CLK_DQS_F相对应的第二测量计数值CNT_D<0:12>之间的比较的结果值。因此，占空比校正值CTR_CR可以是第一选通时钟信号CLK_DQS_R的占空比与第二选通时钟信号CLK_DQS_F的占空比之间的比较的结果值。即，占空比校正值CTR_CR可以对应于通过第一选通时钟信号CLK_DQS_R和第二选通时钟信号CLK_DQS_F之间的互补比较而计算出的最终值。

如上所述产生的占空比校正值CTR_CR可以被提供给图4的时钟发生电路300A。因此，时钟发生电路300A可以基于占空比校正值CTR_CR来校正第一选通时钟信号CLK_DQS_R和第二选通时钟信号CLK_DQS_F的占空比。

结果，第一选通时钟信号CLK_DQS_R和第二选通时钟信号CLK_DQS_F可以具有在占空比测量操作区段期间可以被计数为776的逻辑“高”区段。即，第一选通时钟信号CLK_DQS_R的占空比和第二选通时钟信号CLK_DQS_F的占空比可以相同。

根据一个实施例的占空比校正电路可以通过互补地比较和分析第一选通时钟信号CLK_DQS_R和第二选通时钟信号CLK_DQS_F来校正第一选通时钟信号CLK_DQS_R的占空比和第二选通时钟信号CLK_DQS_F的占空比。

此外，根据一个实施例的占空比校正电路可以通过互补校正操作来使第一选通时钟信号CLK_DQS_R和第二选通时钟信号CLK_DQS_F之间的时钟应变因子最小化。在这种情况下，在第一选通时钟信号CLK_DQS_R和第二选通时钟信号CLK_DQS_F之间的最小化的时钟应变因子可以意味着第一选通时钟信号CLK_DQS_R和第二选通时钟信号CLK_DQS_F具有相同的波形。如果第一选通时钟信号CLK_DQS_R和第二选通时钟信号CLK_DQS_F具有相同的波形，则在正常操作时，基于第一选通时钟信号CLK_DQS_R对齐的数据和基于第二选通时钟信号CLK_DQS_F对齐的数据可能不重叠。在这种情况下，如果数据不重叠，则可能意味着数据之间的丢失率可以被最小化。

图6是示出图5所示的第一测量值发生电路210A的配置的框图。图5的第一测量值发生电路210A和第二测量值发生电路220A可以具有分别输入到其的不同的驱动数据和分别从其输出的不同的计数值，并且可以具有相似的内部元件。因此，可以基于图6的第一测量值发生电路210A的描述来省略对第二测量值发生电路220A的描述。

参考图6，第一测量值发生电路210A可以包括输入电路211A、充电电路212A、检测电路213A和计数电路214A。第一测量值发生电路210A还可以包括初始化电路215A。在这种情况下，第一测量值发生电路210A的元件可以分别类似于图2的校正值发生电路200的元件。

更具体地，图6的输入电路211A可以是用于在使能信号CTR_EN的使能区段中接收上驱动数据DAT_AL_U的元件。图6的输入电路211A可以具有与图2的输入电路210相对应的配置。

充电电路212A可以是用于储存与由输入电路211A输出的上驱动数据DAT_AL_U相对应的、用于充电的电荷的元件。充电电路212A可以基于初始化信号CTR_INT而被初始化。图6的充电电路212A可以具有与图2的充电电路220相对应的配置。

检测电路213A可以是用于检测储存在充电电路212A中的、用于充电的电荷以预设值被储存的时刻并控制使能信号CTR_EN的元件。使能信号CTR_EN可以基于初始化信号CTR_INT而被初始化。图6的检测电路213A可以具有与图2的检测电路230相对应的配置。

计数电路214A可以是用于基于与上驱动数据DAT_AL_U相对应的充电数据DAT_C而通过计数操作来产生第一测量计数值CNT_U<0:12>的元件。图6的计数电路214A可以具有与图2的计数电路241相对应的配置。

初始化电路215A可以是用于基于初始化信号CTR_INT来产生具有脉冲形式的起始信号CTR_S的元件。图6的初始化电路215A可以具有与图2的初始化电路250相对应的元件。

通过前述配置，第一测量值发生电路210A可以基于与上驱动数据DAT_AL_U相对应的被对齐的测量数据来执行充电操作和计数操作。此外，第一测量值发生电路210A可以通过充电操作和计数操作来产生与第一选通时钟信号CLK_DQS_R的占空比相对应的第一测量计数值CNT_U<0:12>。

同样，尽管在附图中未示出，但是第二测量值发生电路220A可以通过与第一测量值发生电路210A类似的配置而基于与下驱动数据DAT_AL_D相对应的被对齐的测量数据来执行充电操作和计数操作。此外，第二测量值发生电路220A可以通过充电操作和计数操作来产生与第二选通时钟信号CLK_DQS_F的占空比相对应的第二测量计数值CNT_D<0:12>。

图7是用于说明图4所示的占空比校正电路的一些操作的时序图。图7示出了单位图案数据DAT_MS、第一选通时钟信号CLK_DQS_R、第二选通时钟信号CLK_DQS_F、上驱动数据DAT_AL_U和下驱动数据DAT_AL_D的信号波形。

参考图4至图7，占空比校正电路可以产生被插入到单位图案数据DAT_MS中的、用于对第一选通时钟信号CLK_DQS_R进行占空比测量操作的测量数据作为上驱动数据DAT_AL_U。此外，占空比校正电路可以产生被插入到单位图案数据DAT_MS中的、用于对第二选通时钟信号CLK_DQS_F进行占空比测量操作的测量数据作为下驱动数据DAT_AL_D。

在这种情况下，具有逻辑“高”(H)并且与第一选通时钟信号CLK_DQS_相对应的测量数据可以被插入到单位图案数据DAT_MSR中。具有逻辑“高”(H)并且与第二选通时钟信号CLK_DQS_F相对应的测量数据可以被插入到单位图案数据DAT_MS中。因此，上驱动数据DAT_AL_U和下驱动数据DAT_AL_D可以具有已反映测量数据的结果。

如图5所示，图4的校正值发生电路200A可以包括用于基于上驱动数据DAT_AL_U的测量数据来执行充电操作和计数操作的第一测量值发生电路210A，并且可以包括用于基于下驱动数据DAT_AL_D的测量数据来执行充电操作和计数操作的第二测量值发生电路220A。

此外，平均计算电路230A可以通过分析由第一测量值发生电路210A产生的第一测量计数值CNT_U<0:12>和由第二测量值发生电路220A产生的第二测量计数值CNT_D<0:12>的平均值来输出占空比校正值CTR_CR。在这种情况下，占空比校正值CTR_CR可以包括第一选通时钟信号CLK_DQS_R和第二选通时钟信号CLK_DQS_F之间的互补比较的结果值。

根据一个实施例的占空比校正电路包括第一测量值发生电路210A和第二测量值发生电路220A，因此可以互补地比较和分析第一选通时钟信号CLK_DQS_R和第二选通时钟信号CLK_DQS_F。此外，占空比校正电路可以通过互补比较和分析来使第一选通时钟信号CLK_DQS_R和第二选通时钟信号CLK_DQS_F之间的时钟应变因子最小化。

图8是用于示出根据一个实施例的半导体器件的配置的框图。

参考图8，占空比校正电路可以包括数据对齐电路100B、校正值发生电路200B和时钟发生电路300B。占空比校正电路还可以包括数据发生电路400B和输出驱动电路500B。

在描述之前，图4的实施例已经通过使用第一选通时钟信号CLK_DQS_R和第二选通时钟信号CLK_DQS_F的示例进行了描述。相比之下，图8的实施例通过使用具有不同相位的四个第一选通时钟信号至第四选通时钟信号CLK0、CLK45、CLK90和CLK135的示例进行描述。在这种情况下，第一选通时钟信号至第四选通时钟信号CLK0、CLK45、CLK90和CLK135可以是各自具有45°相位差的时钟信号。此外，第一选通时钟信号至第四选通时钟信号CLK0、CLK45、CLK90和CLK135可以是被顺序使能用于突发长度操作的时钟信号。

首先，数据对齐电路100B可以是用于接收已被插入有至少一个测量数据的单位图案数据DAT_MS并基于第一选通时钟信号至第四选通时钟信号CLK0、CLK45、CLK90和CLK135的相应选通时钟信号来将单位图案数据DAT_MS对齐的元件。

在正常操作时，数据对齐电路100B可以接收正常数据DAT_NM并分别基于第一选通时钟信号至第四选通时钟信号CLK0、CLK45、CLK90和CLK135来将正常数据DAT_NM对齐。此外，在占空比测量操作时，数据对齐电路100B可以接收由数据发生电路400B选择性地输出的单位图案数据DAT_MS，并且可以基于由时钟发生电路300B选择性地输出的相应选通时钟信号来将所接收的单位图案数据DAT_MS对齐。在这种情况下，下面更具体地描述选择控制信号CTR_ST。此外，下面更具体地描述由选择控制信号CTR_ST选择性地输出的单位图案数据DAT_MS和相应选通时钟信号。

因此，在占空比测量操作时，数据对齐电路100B可以输出通过基于对应的选通时钟信号来将单位图案数据DAT_MS对齐而获得的上驱动数据DAT_AL_U。在这种情况下，下驱动数据DAT_AL_D可以是其逻辑电平与用于位于占空比校正电路后端的输出驱动电路500B的预驱动操作和主驱动操作的上驱动数据DAT_AL_U的逻辑电平相反的数据。

校正值发生电路200B可以是用于基于余上驱动数据DAT_AL_U相对应的被对齐的测量数据而通过充电操作和计数操作来产生占空比校正值CTR_CR的元件。参考图9更详细地描述校正值发生电路200B的详细配置和操作。

时钟发生电路300B可以是用于产生第一选通时钟信号至第四选通时钟信号CLK0、CLK45、CLK90和CLK135的元件。此外，时钟发生电路300B可以基于由校正值发生电路200B产生的占空比校正值CTR_CR来校正第一选通时钟信号至第四选通时钟信号CLK0、CLK45、CLK90和CLK135的占空比。

在这种情况下，在占空比测量操作时，时钟发生电路300B可以基于选择控制信号CTR_ST而选择性地产生第一选通时钟信号至第四选通时钟信号CLK0、CLK45、CLK90和CLK135中的相应选通时钟信号。因此，在占空比测量操作时，时钟发生电路300B可以使产生选通时钟信号所消耗的电流最小化。

另外，数据发生电路400B可以是用于在占空比测量操作时连续地产生分别与第一选通时钟信号至第四选通时钟信号CLK0、CLK45、CLK90和CLK135相对应的单位图案数据DAT_MS的元件。

数据发生电路400B可以基于与选择模式相对应的选择控制信号CTR_ST来选择性地输出分别与第一选通时钟信号至第四选通时钟信号CLK0、CLK45、CLK90和CLK135相对应的单位图案数据DAT_MS中的任何一个。

在这种情况下，选择模式可以表示用于选择第一选通时钟信号至第四选通时钟信号CLK0、CLK45、CLK90和CLK135中的任意一个的操作模式。因此，与选择模式相对应的选择控制信号CTR_ST可以是用于控制对第一选通时钟信号至第四选通时钟信号CLK0、CLK45、CLK90和CLK135中的每一个进行占空比测量操作的信号。换句话说，在一个实施例中，占空比测量操作可以基于选择控制信号CTR_ST而对第一选通时钟信号至第四选通时钟信号CLK0、CLK45、CLK90和CLK135中的每一个执行。在这种情况下，选择控制信号CTR_ST可以是控制用于被执行占空比测量操作的相应选通时钟信号的电路的整体选择操作的信号。

与第一选通时钟信号至第四选通时钟信号CLK0、CLK45、CLK90和CLK135中的每一个相对应的至少一个测量数据已经被插入到由数据发生电路400B产生的单位图案数据DAT_MS中。稍后描述单位图案数据DAT_MS。

输出驱动电路500B可以是用于接收由数据对齐电路100B输出的上驱动数据DAT_AL_U和下驱动数据DAT_AL_D并通过预驱动操作和主驱动操作产生最终数据DAT_O的元件。

在占空比测量操作时，根据一个实施例的占空比校正电路可以基于选择模式而仅生成第一选通时钟信号至第四选通时钟信号CLK0、CLK45、CLK90和CLK135中的相应选通时钟信号。此外，根据一个实施例的占空比校正电路可以使在占空比测量操作时消耗的电流最小化，这是因为其基于相应选通时钟信号而执行充电操作和计数操作。

图9是用于说明图8所示的校正值发生电路200B的配置的视图。

参考图9，校正值发生电路200B可以包括测量值发生电路210B、储存电路220B和平均计算电路230B。

首先，测量值发生电路210B可以是用于基于上驱动数据DAT_AL_U来产生测量计数值CNT_U<0:12>的元件。

如上所述，上驱动数据DAT_AL_U可以是根据基于选择模式产生的第一选通时钟信号至第四选通时钟信号CLK0、CLK45、CLK90和CLK135中的任意一个来对齐的数据。因此，测量值发生电路210B可以基于选择模式来产生针对第一选通时钟信号至第四选通时钟信号CLK0、CLK45、CLK90和CLK135中的每一个的占空比的测量计数值CNT_U<0:12>。

在这种情况下，由于图9的测量值发生电路210B具有与图6的第一测量值发生电路210A相对应的元件，因此可以省略其详细描述。

如参考图6的第一测量值发生电路210A所描述的，图9的测量值发生电路210B也可以在内部地产生使能信号CTR_EN。在这种情况下，使能信号CTR_EN可以是控制选择控制信号CTR_ST的信号。

更具体地，当用于测量相应选通时钟信号的占空比的充电操作和计数操作完成时，使能信号CTR_EN可以从逻辑“高”转变为逻辑“低”，如图3所示。因此，选择控制信号CTR_ST可以被控制在基于使能信号CTR_EN而在相应选通时钟信号中选择下一个选通时钟信号的状态下。即，选择控制信号CTR_ST可以基于使能信号CTR_EN而被控制。

例如，可以假设在占空比测量操作时，占空比校正电路基于第一选通时钟信号至第四选通时钟信号CLK0、CLK45、CLK90和CLK135中的第一选通时钟信号CLK0来执行充电操作和计数操作。在这种情况下，当对第一选通时钟信号CLK0的充电操作和计数操作完成时，可以控制选择控制信号CTR_ST以在第一选通时钟信号CLK0中选择下一个选通时钟信号，例如，第二选通时钟信号CLK45(即，相应选通时钟信号)。因此，占空比校正电路可以在第一选通时钟信号CLK0之后对第二选通时钟信号CLK45执行充电操作和计数操作。

储存电路220B可以是用于基于选择控制信号CTR_ST来储存与第一选通时钟信号至第四选通时钟信号CLK0、CLK45、CLK90和CLK135中的每一个相对应的测量计数值CNT<0:12>的元件。

尽管在附图中未示出，但是储存电路220B可以被配置有四个储存电路，用于储存与第一选通时钟信号至第四选通时钟信号CLK0、CLK45、CLK90和CLK135中的每一个相对应的测量计数值CNT<0:12>。因此，储存电路220B可以输出分别包括第一选通时钟信号至第四选通时钟信号CLK0、CLK45、CLK90和CLK135的测量计数值CNT<0:12>的第一保存值(savedvalue)至第四保存值SV0、SV45、SV90和SV135。

平均计算电路230B可以是用于从储存电路220B接收第一保存值至第四保存值SV0、SV45、SV90和SV135并通过分析第一保存值至第四保存值SV0、SV45、SV90和SV135的平均值来产生占空比校正值CTR_CR的元件。

为了便于描述，可以假设与第一选通时钟信号CLK0相对应的第一保存值SV0的数量为828，与第二选通时钟信号CLK45相对应的第二保存值SV45的数量为673，与第三选通时钟信号CLK90相对应的第三保存值SV90的数量为781，与第四选通时钟信号CLK135相对应的第四保存值SV135的数量为822。平均计算电路230B可以获得776，即，第一保存值至第四保存值SV0、SV45、SV90和SV135的平均值。此外，平均计算电路230B可以输出占空比校正值CTR_CR，其分别包括776(即，平均值)与828、673、781和822(即，第一选通时钟信号至第四选通时钟信号CLK0、CLK45、CLK90和CLK135的第一保存值至第四保存值SV0、SV45、SV90和SV135的数量)中的每一个之间的差值。

在这种情况下，占空比校正值CTR_CR可以与通过第一选通时钟信号至第四选通时钟信号CLK0、CLK45、CLK90和CLK135之间的互补比较而计算出的最终值相对应。此外，占空比校正值CTR_CR可以被输入到图8的时钟发生电路300B。因此，时钟发生电路300B可以基于占空比校正值CTR_CR来校正第一选通时钟信号至第四选通时钟信号CLK0、CLK45、CLK90和CLK135中的每个的占空比。

结果，第一选通时钟信号至第四选通时钟信号CLK0、CLK45、CLK90和CLK135具有不同的相位，但是可以具有相同的逻辑“高”区段。即，第一选通时钟信号至第四选通时钟信号CLK0、CLK45、CLK90和CLK135的占空比可以变得等同。

根据一个实施例的占空比校正电路可以通过基于选择模式来对第一选通时钟信号至第四选通时钟信号CLK0、CLK45、CLK90和CLK135中的每个执行占空比测量操作来校正第一选通时钟信号至第四选通时钟信号CLK0、CLK45、CLK90和CLK135中的每个的占空比。此外，根据一个实施例的占空比校正电路可以通过互补比较和分析第一选通时钟信号至第四选通时钟信号CLK0、CLK45、CLK90和CLK135来使第一选通时钟信号至第四选通时钟信号CLK0、CLK45、CLK90和CLK135之间的时钟应变因子最小化。

图10是用于说明图8所示的占空比校正电路的一些操作的时序图。图10示出基于选择模式#1、#2、#3和#4而产生的单位图案数据DAT_MS、第一选通时钟信号至第四选通时钟信号CLK0、CLK45、CLK90和CLK135以及基于选择模式#1、#2、#3和#4而对齐的上驱动数据DAT_AL_U的信号波形。

参考图8和图10，占空比校正电路的数据发生电路400B可以基于选择模式#1、#2、#3和#4来产生单位图案数据DAT_MS。与选择模式#1相对应的用于对第一选通时钟信号CLK0进行占空比测量操作的的单位图案数据DAT_MS具有逻辑电平“HLLL”。在这种情况下，“H”可以对应于测量数据。

因此，在占空比测量操作时，数据发生电路400B可以在选择模式#1下连续地产生具有逻辑电平“HLLL”的单位图案数据DAT_MS。接下来，数据对齐电路100B可以在选择模式#1下产生通过基于第一选通时钟信号CLK0来将单位图案数据DAT_MS对齐而获得的上驱动数据DAT_AL_U。此时，图8的时钟发生电路300B可能基于选择控制信号CTR_ST来选择性地仅产生第一选通时钟信号CLK0。此外，校正值发生电路300B可以在选择模式#1下基于上驱动数据DAT_AL_U而通过充电操作和计数操作来产生第一保存值SV0。

当选择模式#1(即，对第一选通时钟信号CLK0的占空比测量操作)完成时，可以执行选择模式#2(即，对第二选通时钟信号CLK45的占空比测量操作)。在选择模式#2下，单位图案数据DAT_MS可以具有逻辑电平“LHLL”。当选择模式#2完成时，可以顺序地执行选择模式#3和选择模式#4。在选择模式#3中，即，对第三选通时钟信号CLK90的占空比测量操作中，单位图案数据DAT_MS可以具有逻辑电平“LLHL”。在选择模式#4中，即，对第四选通时钟信号CLK135的占空比测量操作中，单位图案数据DAT_MS可以具有逻辑电平“LLLH”。

接下来，图9的储存电路220B可以基于分别与选择模式#1、#2、#3和#4相对应的充电操作和计数操作来产生第一保存值至第四保存值SV0、SV45、SV90和SV135。此外，平均计算电路230B可以基于第一保存值至第四保存值SV0、SV45、SV90和SV135来产生占空比校正值CTR_CR。此外，图8的时钟发生电路300B可以基于占空比校正值CTR_CR来等同地校正第一选通时钟信号至第四选通时钟信号CLK0、CLK45、CLK90和CLK135的占空比。

图11是用于说明应用了参考图1至图10描述的半导体器件的半导体系统的配置的框图。

参考图11，半导体系统可以包括主机设备10和半导体器件20。

首先，主机设备10是用于控制半导体器件20的元件，并且可以向半导体器件20提供命令信号CMD、数据DAT和系统时钟信息INF_CT。如果主机设备10意在储存输出数据DAT，则主机设备10可以另外提供与数据DAT将被储存的位置相对应的地址信息。

在这种情况下，系统时钟信息INF_CT可以包括在主机设备10中使用的时钟频率信息和在用于输入和输出数据的对齐操作时使用的时钟计数信息。如上所述，用于对齐数据的时钟可以是不同的，如图1、图4和图8所示。因此，主机设备10可以将其自身的时钟频率信息和时钟计数信息作为系统时钟信息INF_CT提供给半导体器件20。

半导体器件20可以是用于在占空比测量时基于系统时钟信息INF_CT产生选通时钟信号CLK_DQS、连续接收已被插入有至少一个测量数据的单位图案数据以及基于选通时钟信号CLK_DQS来将单位图案数据对齐的元件，并且是使用被对齐的测量数据而通过充电操作和计数操作来产生用于校正选通时钟信号CLK_DQS的占空比的占空比校正值CTR_CR的元件。

在这种情况下，半导体器件20可以包括时钟发生电路21、占空比检测电路22和数据输入/输出电路23。

首先，时钟发生电路21可以是用于基于系统时钟信息INF_CT来产生相应数量的选通时钟信号CLK_DQS作为相应时钟频率的元件。时钟发生电路21可以如图1所示基于系统时钟信息INF_CT来产生选通时钟信号CLK_DQS，如图4所示可以产生第一选通时钟信号CLK_DQS_R和第二选通时钟信号CLK_DQS_F，并且如图8所示可以产生第一选通时钟信号至第四选通时钟信号CLK0、CLK45、CLK90和CLK135。

占空比检测电路22可以基于在占空比测量操作时由时钟发生电路21产生的选通时钟信号CLK_DQS来将插入到单位图案数据中的测量数据对齐。占空比检测电路22可以使用被对齐的测量数据而通过充电操作和计数操作来产生占空比校正值CTR_CR。由于已经参考图1至图10描述了用于产生占空比校正值CTR_CR的详细配置和操作，因此可以省略其详细内容。

由占空比检测电路22产生的占空比校正值CTR_CR可以被提供给时钟发生电路21。此外，时钟发生电路21可以基于占空比校正值CTR_CR来校正选通时钟信号CLK_DQS的占空比。

在正常操作时，数据输入/输出电路23可以基于校正后的选通时钟信号CLK_DQS来传输由主机设备10提供的数据DAT作为内部数据DAT_INN。数据输入/输出电路23可以基于选通时钟信号CLK_DQS来将内部数据DAT_INN传输到主机设备10。

在根据一个实施例的半导体系统中，半导体器件20可以基于由主机设备10提供的系统时钟信息INF_CT而通过产生具有与主机设备10相同的频率和数量的选通时钟信号CLK_DQS来工作。因此，因为主机设备10和半导体器件20作为单个统一系统工作，所以根据一个实施例的半导体系统可以提高主机设备10和半导体器件20的工作效率。

此外，在根据一个实施例的半导体系统中，在正常操作时，基于占空比为50：50的选通时钟信号CLK_DQS，半导体器件20可以向主机设备10提供具有高可靠性的数据DAT。因此，主机设备10可以提高数据处理操作的可靠性。

根据一个实施例，尽管选通时钟信号的频率被增大，但是可以更容易且准确地测量选通时钟信号的占空比。此外，因为通过测得的占空比校正值确保选通时钟信号的稳定的占空比，所以与选通时钟信号同步的数据的可靠性可以得到提高。

根据一个实施例，因为多个选通时钟信号可以被互补地比较和分析，所以数据之间的丢失率可以通过使多个选通时钟信号之间的时钟应变因子最小化而被最小化。

根据一个实施例，因为在测量选通时钟信号的占空比的计数操作时不需要单独的时钟，所以不需要用于产生计数时钟的单独的时钟发生电路。因此，占空比校正电路的设计面积可以被最小化，并且包括占空比校正电路的半导体器件的整个布局面积可以减小。

尽管已经出于说明性目的描述了各种实施例，但是对于本领域技术人员将显而易见的是，在不脱离如所附权利要求所限定的本公开的精神和范围的情况下，可以进行各种改变和修改。