具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护范围。

本发明的核心是提供一种数字隔离器及其共模干扰抑制电路。当数字隔离器受到共模干扰时，共模干扰抑制电路起作用以补偿数字隔离中的信号解调电路输入的共模电流，将共模电压限制在较小的波动范围内，从而保证信号正常传输，增强了数字隔离器的抗干扰能力。

为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。

如图1所示，数字隔离器由多个通路组成，左侧为第一芯片1，中间为隔离电容，右侧为第二芯片2，第二芯片2中包括信号解调电路，抗尖峰脉冲电路，以及一个对共模干扰起抑制作用的差分电路，该差分电路由串联连接的第一电阻R1和第二电阻R2组成，第一电阻R1和第二电阻R2的自由端分别连接第二芯片2的差分信号输入端VINN和VINP，公共端接地。输入信号由DIN_1传输至信号调制电路并有信号调制电路转换成差分信号，通过隔离电容C_ISO1和C_ISO2传输至第二芯片2。当第一芯片1和第二芯片2间产生共模干扰时，干扰信号叠加至信号解调电路的差分信号输入端VINN和VINP上，此时差分电路起作用，降低共模干扰从而增强数字隔离器的共模抗干扰能力。但是由于数字隔离器采用的差分结构输入共模范围有限，当输入共模电压超出输入共模范围时，会导致通信失效。所以利用差分电路可以改善第一芯片1与第二芯片2间产生的共模干扰，但不能避免通信失效的可能。

图2为图1中基于差分结构的数字隔离器电压波形图。如图2所示，数字隔离器采用差分结构明显改善了T3-T4、T5-T6阶段的共模干扰。但在T7-T8阶段，由于第一芯片1与第二芯片2的参考地间在△T时间内变化了△V，因此通过隔离电容C_ISO1和C_ISO2向第二芯片2灌入的共模电流△I＝△V/△T*C_ISO1,2，其中，C_ISO1,2为第一芯片1与第二芯片2间的隔离电容值。第二芯片2灌入了共模电流△I，导致信号解调电路的差分信号输入端VINN和VINP的共模电压增高△I*R_1,2，其中，R_1,2为差分电路中的电阻阻值。需要说明的是，若隔离电容C_ISO1和C_ISO2的电容值设置不同，以及差分电路中的第一电阻R1和第二电阻R2的阻值设置不同时，会破坏数字隔离器的差分结构特性，增加通信失效的风险，因此隔离电容C_ISO1和C_ISO2的电容值设置相同，以及差分电路中的第一电阻R1和第二电阻R2的阻值设置相同。由于数字隔离器采用的差分结构输入共模范围有限，故在T7-T8阶段因输入共模电压超出差分结构输入共模范围导致输出DOUT_1上面出现通信失效。

同样的，在T9-T10阶段，由于DIE1与DIE2的参考地在△T时间内变化了△V，因此隔离电容向第二芯片2吸收的共模电流△I＝△V/△T*C_ISO1,2，导致差分信号的输入端VINN和VINP的共模电压降低△I*R_1,2，故在T9-T10阶段因输入共模电压超出差分结构输入共模范围导致输出DOUT_1上面出现通信失效。

图3为本发明提供的共模干扰抑制电路示意图。图4为基于共模干扰抑制电路的数字隔离器原理示意图。基于上述分析可知，利用数字隔离器采用差分结构可以改善第一芯片1与第二芯片2间产生的共模干扰，但确不能避免通信失效的可能。参见图4，在第一芯片1和第二芯片2间设置如图3所示的共模干扰抑制电路。当第一芯片1与第二芯片2间产生共模干扰时，共模干扰抑制电路作用以补偿共模电流。

如图3所示，本发明提供的共模干扰抑制电路包括：差分电路，共模电流补偿电路。差分电路包括串联连接的第一电阻R1和第二电阻R2，第一电阻R1和第二电阻R2的自由端分别与数字隔离器的信号解调电路的差分信号输入端VINN和VINP连接。

共模电流补偿电路包括至少一个电流镜，电流镜包括第一开关管和第二开关管。在具体实施例中，第一开关管和第二开关管可以是MOS管或三极管，本发明不作限定。如图3所示，以三极管为例对共模干扰抑制电路补偿数字隔离器的共模电流作详细描述。第一开关管NPN1和第二开关管NPN2构成一个电流镜，第一开关管NPN1的控制端和第二开关管NPN2的控制端连接作为电流镜的控制端，并与第一电阻R1和第二电阻R2的公共端连接，当第一电阻R1和第二电阻R2的公共端的电压达到电流镜的导通电压时，电流镜导通以补偿差分信号输入端VINN和VINP的共模电流。需要说明的是，第一开关管和第二开关管的尺寸可以相同也可以不相同，本发明不做限定，优选第一开关管和第二开关管的尺寸设置相同。

在具体实施例中，数字隔离器的隔离电容可以如图1所示的一个，也可以是如图4所示的两个，本发明对此不作限定，从信号波动幅度以及耐压程度角度考虑，优选设置两个隔离电容。图5为图4中基于共模干扰抑制电路的数字隔离器电压波形图。如图5所示，虚线为基于差分结构的数字隔离器电压波形结构，实线为本发明提供的基于共模干扰抑制电路的数字隔离器电压波形结构。参见图5可知，采用本发明提供的共模干扰抑制电路，在T7-T8和T9-T10阶段差分信号输入端VINN和VINP在发生共模干扰时的变化范围明显减小，有效改善了T7-T8和T9-T10阶段的共模干扰，进而增强了数字隔离器的抗共模干扰能力。

当然，在具体实施中，隔离电容会向DIE2灌入或吸收的共模电流两种情况，所以共模电流补偿电路包括两个电流镜(具体参见下文)，分别用于吸收和补偿差分信号输入端VINN和VINP的共模电流。

本发明所提供的共模干扰抑制电路，包括差分电路，共模电流补偿电路。差分电路包括串联连接的第一电阻和第二电阻，且第一电阻和第二电阻的自由端分别与数字隔离器的信号解调电路的差分信号输入端连接，公共端接地。共模电流补偿电路包括至少一个电流镜，电流镜包括第一开关管和第二开关管，第一开关管的控制端和第二开关管的控制端连接作为电流镜的控制端，并与第一电阻和第二电阻的公共端连接。当数字隔离器受到共模干扰且第一电阻和第二电阻公共端的电压未达到电流镜导通电压时，差分电路起作用，从而降低共模干扰。当第一电阻和第二电阻的公共端电压达到电流镜的导通电压时，电流镜导通以补偿差分信号输入端输入的共模电流，将共模电压限制在较小的波动范围内，从而保证信号正常传输，避免了共模电压超出差分结构的共模范围，导致通信失效，增强了数字隔离器的抗干扰能力。

在具体实施中，当数字隔离器受到共模干扰时，会导致隔离电容向差分信号输入端VINN和VINP灌电流和吸电流两种情况，因此为了保证信号可以正常传输，共模电流补偿电路设置为两个电流镜，这两个电流镜分别为第一电流镜和第二电流镜，当隔离电容向信号解调电路灌电流时，第一电流镜工作作为共模电流吸收电路以吸收信号输入端VINN和VINP的共模电流，当隔离电容向信号解调电路吸电流时，第二电流镜工作作为共模电流补偿电路以补偿信号输入端VINN和VINP的共模电流。如图3所示，以三极管为例，对共模电流吸收电路和共模电流补偿电路进行详细描述。第一开关管NPN1的和第二开关管NPN2构成第一电流镜，第一开关管PNP1和第二开关管PNP2构成第二电流镜。第一开关管NPN1的控制端和第二开关管NPN2的控制端连接作为第一电流镜的控制端，第一开关管PNP1的控制端和第二开关管PNP2的控制端连接作为第二电流镜的控制端，在隔离电容向信号解调电流灌电流时，第一开关管NPN1的控制端和第二开关管NPN2组成的共模电流吸收电路工作以吸收信号输入端VINN和VINP的共模电流，在隔离电容向信号解调电流吸电流时，第一开关管PNP1的控制端和第二开关管PNP2组成的共模电流补偿电路工作以补偿信号输入端VINN和VINP的共模电流。

由此可见，本发明所提供的共模干扰抑制电路，将共模电流补偿电路设置为两个电流镜，在数字隔离器受到共模干扰时，不论隔离电容向差分信号输入端VINN和VINP灌电流或是吸电流，都可以将共模电压限制在较小的范围内波动，从而保证了信号的正常传输，增强了数字隔离器的抗共模干扰能力。

图6为本发明提供的另一种共模干扰抑制电路示意图。基于上述实施例，考虑对信号解调电路输入端VINN和VINP接收的信号进行滤波，如图6所示，在共模干扰抑制电路中设置第三电阻R3、第四电阻R4、第一电容C1和第二电容C2。需要说明的是，第一开关管和第二开关管可以是MOS管或三极管，本发明不作限定，参见图6，以MOS管为例进行详细描述。第一开关管NM1和第二开关管NM2构成第一电流镜，第一开关管NM1和第二开关管NM2的控制端连接作为第一电流镜的控制端，第一电阻R1和第二电阻R2串联，且公共端与第一电流镜的控制端连接，自由端分别与差分信号输入端VINN和VINP连接，第一电容C1与第一电阻R1和第二电阻R2公共端连接，并与第一电阻R1和第二电阻R2共地。第一开关管PM1和第二开关管PM2构成第二电流镜，第一开关管PM1和第二开关管PM2的控制端连接作为第二电流就的控制端，第三电阻R3与第四电阻R4串联，且自由端分别与差分信号输入端VINN和VINP连接，公共端与第二电流镜的控制端连接，第二电容C2与第三电阻R3与第四电阻R4的公共端连接，并与第三电阻R3与第四电阻R4共地。在共模干扰抑制电路中增加第三电阻R3、第四电阻R4、第一电容C1和第二电容C2，形成两个RC网络，决定了补偿电路共模干扰抑制电路对电路的增益的转折频率，进而对共模干扰抑制电路中的信号进行滤波。

本发明所提供的共模干扰抑制电路，在电路中增加第三电阻R3、第四电阻R4、第一电容C1和第二电容C2，对信号带宽进行调节，防止高频信号和低频信号对补偿电路的影响，起滤波作用，进而更好的实现共模干扰抑制电路对共模信号的补偿，增强系统的抗共模干扰的能力。

在具体实施例中，考虑隔离电容向差分信号输入端VINN和VINP会产生灌电流和吸电流两种情况，此外，由于通过N型MOS管的电压大于N型MOS管的阈值电压时，N型MOS管导通，通过P型MOS管的电压小于P型MOS管的阈值电压时，P型MOS管导通。因此，如图6所示，由N型MOS管和P型MOS管的导通性质，可以将第一电流镜中的第一开关管NM1和第二开关管NM2设置为N型MOS管，第二电流镜中的第一开关管PM1和第二开关管PM2设置为P型MOS管。

第一电流镜中的两个N型MOS管的栅极相互连接作为第一电流镜的控制端，第一电流镜中的两个N型MOS管的漏极分别与差分信号输入端VINN和VINP连接，第一电流镜中的两个N型MOS管的源极接地。第二电流镜中的两个P型MOS管的栅极相互连接作为第二电流镜的控制端，第二电流镜中的两个P型MOS管的源极分别与差分信号输入端VINN和VINP连接，第二电流镜中的两个P型MOS管的漏极接地。

当隔离电容向差分信号输入端VINN和VINP灌电流时，第一电流镜控制端的电压达到N型MOS管的导通电压，则第一电流镜导通以吸收共模电流，当隔离电容向差分信号输入端VINN和VINP吸电流时，第二电流镜控制端的电压达到P型MOS管的导通电压，则第二电流镜导通以补偿共模电流。

由此可见，本发明所提供的共模干扰抑制电路，将第一电流镜中的第一开关管和第二开关管设置为N型MOS管，第二电流镜中的第一开关管和第二开关管设置为P型MOS管，不论隔离电容向差分信号输入端VINN和VINP灌电流或是吸电流，都可以将共模电压限制在较小的范围内波动，从而保证了信号的正常传输，增强了数字隔离器的抗共模干扰能力。

在上述实施例的基础上，考虑到差分信号输入端VINN和VINP会因共模干扰变正压或负压而导致漏电的情况，如图6所示，在共模电流补偿电路增加第三电流镜和第四电流镜。第一开关管NM1的和第二开关管NM2构成第一电流镜，第一开关管PM1和第二开关管PM2构成第二电流镜，第一开关管NM3和第二开关管NM4构成第三电流镜，第一开关管PM3和第二开关管PM4构成第四电流镜。

第一电流镜中的第一开关管NM1和第二开关管NM2以及第三电流镜中的第一开关管NM3和第二开关管NM4为N型MOS管，第一开关管NM3和第二开关管NM4的栅极相互连接作为第三电流镜的控制端，且第三电流镜的控制端与第一电流镜的控制端连接。此外，第一开关管NM3和第二开关管NM4的源极分别与第一开关管NM1和第二开关管NM2的源极连接，第一开关管NM3和第二开关管NM4的漏极与第一电容C1共地。第一电流镜，第三电流镜和第一电容C1形成共模干扰吸收电路，当数字隔离器不存在共模干扰的时，共模电压很低，不足以让第一电流镜和第三电流镜中的N型MOS管导通，当发生共模干扰的时候，第一电阻R1和第二电阻R2公共端电压VTH_H上升到N型MOS管导通电压，共模干扰吸收电路作用，开关管NM_1-4吸收隔离电容注入的共模电流。

第二电流镜中的第一开关管PM1和第二开关管PM2以及第四电流镜中的第一开关管PM3和第二开关管PM4为P型MOS管，第一开关管PM3和第二开关管PM4的栅极相互连接作为第四电流镜的控制端，且第四电流镜的控制端与第二电流镜的控制端连接。此外，第一开关管PM3和第二开关管PM4的漏极分别与第一开关管PM1和第二开关管PM2的漏极连接，第一开关管PM3和第二开关管PM4的源极与第二电容C2共地。第二电流镜，第四电流镜和第二电容C2形成共模干扰补偿电路，类似地，当发生共模干扰的时候，第三电阻R3和第四电阻R4公共端电压VTH_L降低到P型MOS管导通电压，共模干扰补偿电路作用，开关管PM_1-4补偿隔离电容注入的共模电流。

由此可见，本发明所提供的共模干扰抑制电路，增加第三电流镜和第四电流镜，当第一电流镜和第三电流镜导通，共模干扰吸收电路作用以吸收共模电流时，第一开关管NM1和第一开关管NM3串联可有效阻断差分信号输入端VINN和VINP变成负压时导致的漏电。类似地，当第二电流镜和第四电流镜导通，共模干扰补偿电路作用以补偿共模电流时，第一开关管PM2和第一开关管PM4串联可有效阻断差分信号输入端VINN和VINP因共模干扰变成正压的时导致的漏电。

在具体实施例中，第一开关管和第二开关管可以是MOS管或三极管，本发明不作限定，考虑到成本，又由于三极管拥有MOS管相同的导通性质，同时还有防漏电功能，因此如图3所示，第一电流镜中的第一开关管NPN1和第二开关NPN2管可以设置为NPN型三极管，第二电流镜中的第一开关管PNP1和第二开关管PNP2设置为PNP型三极管。

参见图3，第一电流镜中的第一开关管NPN1和第二开关NPN2管的基极相互连接作为第一电流镜的控制端，第一开关管NPN1和第二开关NPN2管的集电极分别与差分信号输入端VINN和VINP连接，第一开关管NPN1和第二开关NPN2管的发射极接地。当数字隔离器受到共模干扰的时，第一电流镜控制端电压达到NPN型三极管导通电压时，第一电流镜导通，开关管NPN_1-2吸收隔离电容注入的共模电流。

第二电流镜中的第一开关管PNP1和第二开关管PNP2的基极相互连接作为第二电流镜的控制端，第一开关管PNP1和第二开关管PNP2的集电极分别与差分信号输入端VINN和VINP连接，第一开关管PNP1和第二开关管PNP2的发射极接地。当数字隔离器受到共模干扰的时，第二电流镜控制端电压达到PNP型三极管导通电压时，第二电流镜导通，开关管PNP_1-2补偿隔离电容注入的共模电流。

由此可见，本发明所提供的共模干扰抑制电路，将第一电流镜中的第一开关管NPN1和第二开关NPN2管设置为NPN型三极管，第二电流镜中的第一开关管PNP1和第二开关管PNP2设置为PNP型三极管，节约了成本，同时实现了隔离电容向差分信号输入端VINN和VINP灌电流或是吸电流，都可以将共模电压限制在较小的范围内波动，保证了信号的正常传输，增强数字隔离器的抗共模干扰能力。

在上述实施例的基础上，从共模信号转换为差模信号的概率角度出发，将第一开关管和第二开关管尺寸设置相同。

本发明所提供的共模干扰抑制电路，将第一开关管和第二开关管尺寸设置相同，可以有效降低共模信号转换为差模信号的概率，进而保证共模干扰抑制电路对共模信号的高效补偿，增强数字隔离器的抗共模干扰能力。

本发明还提供一种数字隔离器，该数字隔离器包括上述实施例提到的共模干扰抑制电路，用于补偿数字隔离器中的共模电流。由于上文对于共模干扰抑制电路进行了详细描述，故本实施例不再赘述。

由此可见，本发明所提供的提供一种数字隔离器，包括共模干扰抑制电路，该共模干扰抑制电路包括差分电路，共模电流补偿电路。差分电路包括串联连接的第一电阻和第二电阻，且第一电阻和第二电阻的自由端分别与数字隔离器的信号解调电路的差分信号输入端连接，公共端接地。共模电流补偿电路包括至少一个电流镜，电流镜包括第一开关管和第二开关管，第一开关管的控制端和第二开关管的控制端连接作为电流镜的控制端，并与第一电阻和第二电阻的公共端连接。当数字隔离器受到共模干扰且第一电阻和第二电阻公共端的电压未达到电流镜导通电压时，差分电路起作用，从而降低共模干扰。当第一电阻和第二电阻的公共端电压达到电流镜的导通电压时，电流镜导通以补偿差分信号输入端输入的共模电流，将共模电压限制在较小的波动范围内，从而保证信号正常传输，避免了共模电压超出差分结构的共模范围，导致通信失效，增强了数字隔离器的抗干扰能力。

最后，为了使本领域的技术人员更好的理解本发明的技术方案，下面结合图6所示的共模干扰抑制电路图对上述本发明作进一步详细说明。

如图6所示，第一开关管NM1和第二开关管NM2为N型MOS管，且构成第一电流镜，第一开关管NM3和第二开关管NM4为N型MOS管，且构成第三电流镜，第一开关管PM1和第二开关管PM2为P型MOS管，且构成第二电流镜，第一开关管PM3和第二开关管PM4为P型MOS管，且构成第四电流镜。

第一开关管NM1的和第二开关管NM2的栅极相互连接作为第一电流镜的控制端，第一开关管NM3和第二开关管NM4的栅极相互连接作为第三电流镜的控制端，第一电流镜的控制端和第三电流镜的控制端与第一电阻R1和第二电阻R2公共端连接，此外，第一开关管NM3和第二开关管NM4的源极分别与第一开关管NM1和第二开关管NM2的源极连接，第一开关管NM3和第二开关管NM4的漏极与第一电容C1共地。第一电流镜，第三电流镜，第一电阻R1，第二电阻R2以及第一电容C1构成共模干扰吸收电路。

第一开关管PM1和第二开关管PM2的栅极相互连接作为第二电流镜的控制端，第一开关管PM3和第二开关管PM4的栅极相互连接作为第四电流镜的控制端，第二电流镜的控制端和第四电流镜的控制端与第三电阻R3和第四电阻R4公共端连接，此外，第一开关管PM3和第二开关管PM4的漏极分别与第一开关管PM1和第二开关管PM2的漏极连接，第一开关管PM3和第二开关管PM4的源极与第二电容C2共地。第四电流镜，第三电阻R3，第四电阻R4以及第二电容C2构成共模干扰补偿电路。

需要说明的是，本发明优选第一电容与第二电容的电容值设置相等，第一开关管NM1，第二开关管NM2，第一开关管NM3以及第二开关管NM4尺寸设置相同，第一开关管PM1，第二开关管PM2,第一开关管PM3以及第二开关管PM4尺寸设置相同，第一电阻R1、第二电阻R2、第三电阻R3和第四电阻R4电阻的阻值设置相同。

当存在共模干扰时，隔离电容向差分信号输入端VINN和VINP灌电流时，共模干扰吸收电路起作用，钳位差分信号输入端VINN和VINP的共模电压到第一电流镜和第三电流镜控制端的导通电压，第一电流镜和第三电流镜导通以吸收隔离电容灌入的共模电流。当隔离电容向差分信号输入端VINN和VINP吸电流时，共模干扰补偿电路起作用，钳位差分信号输入端VINN和VINP的共模电压到第二电流镜和第四电流镜控制端的导通电压，第二电流镜和第四电流镜导通以补偿隔离电容吸收的共模电流。

以共模干扰吸收电路为例进行详细说明，第一电流镜控制端的电压VTH_H＝(VINN+VINP)/2，作为输入信号的共模电压，当不存在共模干扰时，共模电压VTH_H很低，不足以导通N型MOS管。当发生共模干扰时，若不增加共模干扰吸收电路(参见图1)，输入共模电压为V＝△V/△T*C_ISO1,2*R_1,2，其中，C_ISO1,2为第一芯片1与第二芯片2间的隔离电容值，R_1,2为差分电路中的电阻阻值，增加共模干扰吸收电路时(参见图6)共模电压VTH_H上升到第一电流镜和第三电流镜的导通电压后，第一电流镜和第三电流镜吸收隔离电容的注入的共模电流。

值得注意的是，第一开关管NM1，第二开关管NM2，第一开关管NM3，第二开关管NM4，第一电阻R1，第二电阻R2以及第一电容C1构成共模干扰吸收电路，对差分信号输入端VINN和VINP具有很高的阻抗，对VINN和VINP的共模信号而言，共模干扰吸收电路的负载阻抗很小，为第一开关管NM1，第二开关管NM2，第一开关管NM3以及第二开关管NM4的有效跨导。

因此，本发明提供的共模干扰抑制电路具有很大的共模增益和很小的差模增益，与数字隔离器中的信号解调电路的小共模增益和大差模差增益特性互补，共模干扰被共模干扰抑制电路补偿，被调制后的高频信号被信号解调电路接受并放大，从而保证信号的正常传输，增强数字隔离器的抗干扰能力。

以上对本发明所提供的一种数字隔离器及其共模干扰抑制电路进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。