具体实施方式

本申请的实施方式部分使用的术语仅用于对本申请的具体实施例进行解释，而非旨在限定本申请。

首先，对本申请实施例中的调制脉冲信号进行示例性而非限定性的说明。

如图1c所示，本申请实施例所要生成的调制脉冲信号主要特征在于：具有周期性，同一周期内具有多个位于不同相位的连续高频窄脉冲信号。连续高频窄脉冲信号的频率一般大于等于1兆赫兹。

参见图1c所示，假设调制脉冲信号的周期为T；在一个周期内，一个完整脉冲信号持续时间为t1，也即两个相邻脉冲之间的时间间隔为t1，连续高频窄脉冲信号中单个脉冲的宽度为t2，一个周期内连续高频窄脉冲信号的持续时间为t3，t3＝n*t1，n为自然数。n的取值本申请实施例不作限定，图1c中n取值4仅为示例。

需要说明的是，本申请实施例调制脉冲信号发生装置和方法可以适用于各种需要使用上述调制脉冲信号的技术领域，包括但不限于TOF技术、3D结构光等技术领域。

为了生成上述的调制脉冲信号，对本申请实施例调制脉冲信号发生装置的实现进行示例性说明。

图2为本申请调制脉冲信号发生装置的一种实施例结构图，如图2所示，该装置20可以包括：矩形波发生单元21、延时矩形波发生单元22、第一逻辑处理单元23、调制波单元24以及第二逻辑处理单元25，其中，

矩形波发生单元21的输出端分别连接延时矩形波发生单元22的输入端、以及第一逻辑处理单元23的第一输入端；延时矩形波发生单元22的输出端连接第一逻辑处理单元23的第二输入端；第一逻辑处理单元23的输出端连接第二逻辑处理单元25的第一输入端；调制波单元24的输出端连接第二逻辑处理单元25的第二输入端；第二逻辑处理单元25的输出端输出调制脉冲信号。

矩形波发生单元21可以用于：生成周期为第一周期的矩形波信号。

延时矩形波发生单元22可以用于：接收周期为第一周期的矩形波信号，生成相对于矩形波信号延时第一时长的延时矩形波信号。

其中，第一时长可以是一个小于第一周期的数值，也可以是一个大于第一周期的数值。

第一逻辑处理单元23可以用于：接收矩形波信号和延时矩形波信号，对矩形波信号和延时信号进行第一逻辑运算，得到窄脉冲信号；窄脉冲信号的周期为第一周期。影响窄脉冲信号的脉冲宽度的因素可以包括：矩形波信号的占空比、第一逻辑运算、第一时长、以及第一周期等。可选地，窄脉冲信号的占空比取值范围可以为[0.5％，4％]，脉冲宽度可以小于10ns。

调制波发生单元24可以用于：生成周期为第二周期、且一个周期内高电平持续时间或低电平持续时间为第二时长的调制波信号；第二时长大于0，小于第二周期；第二周期大于第一周期。可选地，第二时长的取值范围可以为[0.3ms，4ms]。

第二逻辑处理单元25可以用于：对窄脉冲信号和调制波信号进行第二逻辑运算，得到调制脉冲信号，调制脉冲信号为间隔式连续窄脉冲信号，即一个周期内包含一段连续的多个窄脉冲信号区间以及一段无信号区间，调制脉冲信号的周期为第二周期，连续窄脉冲信号的持续时间为第二时长，连续窄脉冲信号中单个窄脉冲的脉冲宽度与第一逻辑处理单元输出的窄脉冲信号中单个脉冲的脉冲宽度相同，两个相邻窄脉冲之间的时间间隔等于第一周期。

图3A提供了一种图2所示调制脉冲信号发生装置所包含的各个单元生成的信号的波形图及各信号波形之间的关系的示例图。图3A中T1表示第一周期；t1表示调制脉冲信号中一个完整脉冲信号的持续时间，t2表示调制脉冲信号包含的连续高频窄脉冲信号中单个脉冲的脉冲宽度，t3表示调制脉冲信号一个周期内连续高频窄脉冲信号的持续时间，t4表示第二时长。

其中，矩形波发生单元21生成的矩形波信号的占空比大于0，且小于1，例如参见图3A所示，矩形波信号的占空比可以为50％，此时矩形波信号为方波信号。可选地，矩形波信号的高电平宽度大于调制脉冲信号的脉冲宽度t2。

其中，延时矩形波信号与矩形波信号的信号幅度可以相同，也可以不同，本申请实施例不作限定，参见图3A中以延时矩形波信号与矩形波信号的信号幅度相同为例。需要说明的是，如果延时矩形波信号与矩形波信号的幅度不同，延时矩形波发生单元还可以用于：将延时矩形波信号的信号幅度调整至预设幅度。预设幅度的数值本申请实施例不作限定。

其中，第一逻辑处理单元23的具体处理逻辑本申请实施例不作具体限定，只要能够基于矩形波信号和延时矩形波信号生成窄脉冲信号即可，例如基于相同的矩形波信号和延时矩形波信号，可以使用不同的处理逻辑，从而得到窄脉冲信号。举例来说，

基于图3A所示的波形关系，第一逻辑处理单元23的处理逻辑可以为：其中，C表示窄脉冲信号，A表示矩形波信号，B表示延时矩形波信号，从而得到图3A中所示的窄脉冲信号；

而参见图3B所示，基于与图3A所示相同的矩形波信号和延时矩形波信号，第一逻辑处理单元23的处理逻辑为C＝AB，同样可以得到例如图3B中所示的窄脉冲信号；

需要说明的是，基于与图3A和图3B所示相同的矩形波信号和延时矩形波信号，第一逻辑处理单元23还可以有其他的处理逻辑如或者等，从而得到窄脉冲信号，这里不再一一赘述。

其中，影响第一逻辑处理单元23生成的窄脉冲信号的脉冲宽度的因素可以包括：矩形波信号的占空比、第一逻辑处理单元的处理逻辑(也即第一逻辑运算)、第一时长、以及第一周期等。举例来说，

在图3A所示的的处理逻辑下，假设矩形波信号的占空比为50％，则窄脉冲信号的脉冲宽度＝|第一时长-k×第一周期|，窄脉冲信号的脉冲宽度小于等于第一周期的半个周期，k为大于等于0的整数。其中，k的取值在于保证窄脉冲信号的脉冲宽度小于等于第一周期的半个周期。例如，参见图3C所示，如果第一时长t5小于等于第一周期的半个周期，k取值为0，窄脉冲信号的脉冲宽度t6等于第一时长t5；参见图3D所示，如果第一时长t5大于第一周期的半个周期，小于等于第一周期，k取值为1，窄脉冲信号的脉冲宽度t6＝第一周期T1-第一时长t5。当第一时长的数值大于第一周期时，生成的窄脉冲信号可以参考图3C和图3D的情况，区别仅在于k取值的不同，这里不再赘述。

需要说明的是，以图3A、图3C和图3D的举例说明的窄脉冲信号的脉冲宽度的计算方法，是以第一逻辑处理单元23的处理逻辑为矩形波信号的占空比为50％为基础的，第一逻辑处理单元23的处理逻辑变化和/或矩形波信号的占空比变化时，窄脉冲信号的脉冲宽度的计算方法可能发生变化，例如图3B所示的处理逻辑下，窄脉冲信号的脉冲宽度的计算方法即与上述方法不同，这里不再一一列举。

其中，调制波信号的边沿与窄脉冲信号的边沿可以对齐，也可以不对齐。参见图3A中所示，给出了2种调制波信号的示例，其中，调制波信号1和调制波信号2可以是两种不同实施例中调制波单元24所输出的调制波信号；调制波信号1的边沿与窄脉冲信号中部分脉冲信号的边沿对齐，调制波信号2的边沿与窄脉冲信号的边沿未对齐。具体的，调制波信号1的上升沿与窄脉冲信号的第x个脉冲的上升沿对齐，而调制波信号1的下降沿与窄脉冲信号的第x+n+1个脉冲的上升沿对齐。调制波信号2可以认为是调制波信号1的反相信号的延时信号。

其中，调制波信号的高电平持续时间或者低电平持续时间为第二时长，参见图3A所示，调制波信号1的高电平连续时间为第二时长t4，调制波信号2的低电平连续时间为第二时长t4。

其中，第二逻辑处理单元25的具体处理逻辑，本申请实施例不作限定，只要能够基于窄脉冲信号和调制波信号生成调制脉冲信号即可。具体的，调制波信号不同，第二逻辑处理单元的处理逻辑可能不同，仍以图3A为例：

对于图3A所示的窄脉冲信号和调制波信号1，如果生成图3A所示的调制脉冲信号，第二逻辑处理单元的处理逻辑可以为：E＝DC，E表示调制脉冲信号，D表示调制波信号1，C表示窄脉冲信号；

对于图3A所示的窄脉冲信号和调制波信号2，如果生成图3A所示的调制脉冲信号，第二逻辑处理单元的处理逻辑可以为：E表示调制脉冲信号，D表示调制波信号2，C表示窄脉冲信号。

可选地，调制波单元可以通过微控制单元(MCU，Microcontroller Unit)实现。

可选地，矩形波发生单元可以通过振荡器芯片、或者振荡电路、或者555时基芯片实现，或者，还可以通过编程使得MCU的输入输出(I/O)口输出矩形波实现等等，本申请实施例不作限定。

可选地，延时矩形波发生单元可以通过延时芯片或延时电路、或者缓冲门电路等实现，本申请实施例不作限定。

可选地，第一逻辑处理单元和第二逻辑处理单元可以通过任何能实现预设逻辑运算功能的电路例如与门、非门、异或等逻辑单元或者多种逻辑单元的组合实现，本申请实施例不作限定。

基于图2所示的装置以及图3A所示的信号示例，可以得到如下关系：

第一周期＝1/第一频率＝调制脉冲信号中两个相邻脉冲之间的时间间隔t1；

第二周期＝1/第二频率＝调制脉冲信号的周期T；

|第一时长-k×第一周期|＝调制脉冲信号的脉冲宽度t2；

第二时长＝调制脉冲信号一个周期内连续高频窄脉冲信号的持续时间t3。

基于以上关系可知，在调制脉冲信号的各个参数确定的情况下，可以基于调制脉冲信号的参数对调制脉冲信号发生装置中各个单元所生成信号的参数进行设定和调试，从而使得第二逻辑处理单元可以输出所需要的调制脉冲信号；

反之，通过调节各个单元所生成信号的参数即可以对应调节调制脉冲信号发生装置输出的调制脉冲信号的相关参数，从而保证本申请实施例的调制脉冲信号发生装置可以基于各单元输出信号的不同参数设置，而生成参数不同的调制脉冲信号，使得本申请实施例的调制脉冲信号发生装置能够适用于各种不同的应用环境。

相对于现有技术中采用雪崩三极管马克思(marks)级联电路、梳状谱电路、微分器和高速差分放大器构成调制脉冲信号的发生电路，雪崩三极管马克思级联电路、梳状谱电路等电路本身结构较为复杂，从而构成的调制脉冲信号发生电路结构较为复杂，图2所示调制脉冲信号发生装置，通过矩形波发生单元、延时矩形波发生单元、调制波发生单元、逻辑处理单元等构成，这些单元可以通过相对于雪崩三极管马克思级联电路、梳状谱电路等更为简单的电路结构实现，例如，其中矩形波发生单元可以是比较器与RC回路构成，矩形波发生单元、延时矩形波发生单元、调制波发生单元基本上属于类似结构的电路，逻辑处理单元通过各种基本门电路组成，其结构简单，易于实现。本申请实施例调制脉冲信号发生装置中的上述单元可以通过MCU、振荡器芯片、振荡电路、延时芯片、缓冲门电路、逻辑单元等数字电路结构实现，性能稳定可靠。

而且，现有技术中的激光器等需要使用调制脉冲信号作为开关信号的产品，需要专门设置基于现有技术中举例的复杂的调制脉冲信号发生电路制作而成的芯片，以产生所需要的调制脉冲信号，而本申请实施例的调制脉冲信号发生装置各个单元所使用的上述数字电路都是开发板或者单片机系统中常见的电路，从而使用本申请实施例的调制脉冲信号发生装置的产品例如深度测量系统中的激光器，无需如现有技术般设置专门的芯片输出调制脉冲信号，而可以复用深度测量系统中的MCU、振荡器芯片、延时模块、逻辑单元等功能模块，降低了产品的结构复杂度和成本。

区别于图2所示的调制脉冲信号发生装置实施例，图4所示的调制脉冲信号发生装置还包括边沿同步单元41，此时，区别于图2所示调制脉冲信号发生装置的连接关系，调制波单元24的输出端不再直接连接第二逻辑处理单元25的第二输入端，改为连接边沿同步单元41的第一输入端；第一逻辑处理单元23的输出端除了连接第二逻辑处理单元25的第一输入端之外，还连接边沿同步单元41的第二输入端，边沿同步单元41的输出端连接第二逻辑处理单元25的第二输入端。

边沿同步单元41可以用于：根据第一逻辑处理单元23输出的窄脉冲信号对所述调制波信号进行边沿对齐处理，使得调制波信号的边沿与窄脉冲信号的边沿对齐；

相应的，第二逻辑处理单元25具体可以用于：对窄脉冲信号和边沿同步单元41输出的边沿对齐处理后的调制波信号进行第二逻辑运算，得到调制脉冲信号。

可选地，边沿同步单元41可以通过边沿触发器实现，其中，将窄脉冲信号作为触发器的触发信号，触发器输出边沿触发后的调制波信号。

在图2所示的调制脉冲信号发生装置中，如果调制波信号信号的边沿与窄脉冲信号的边沿不对齐，那么可能出现第二逻辑处理单元输出的调制脉冲信号中脉冲信号不完整的情况，例如，参见图5A所示，由于调制波信号的边沿未与窄脉冲信号的边沿对齐，从而导致调制脉冲信号中出现了不完整的脉冲信号。图4中通过增加边沿同步单元41，使得边沿对齐后得到的调制波信号如图5B所示，保证边沿对齐后得到的调制波信号的边沿与窄脉冲信号的边沿对齐，此时，第二逻辑处理单元输出的调制脉冲信号如图5B中所示，都是完整的脉冲信号，解决了上述调制脉冲信号中脉冲信号不完整的问题。

区别于图4所示的调制脉冲信号发生装置中第一逻辑处理单元23的输出端连接边沿同步单元41的第二输入端，图6所示的调制脉冲信号发生装置中，延时矩形波发生单元22的输出端连接边沿同步单元41的第二输入端；此时，

边沿同步单元41可以用于：根据延时矩形波发生单元22输出的延时矩形波信号对所述调制波信号进行边沿对齐处理，使得调制波信号的边沿与延时矩形波信号的边沿对齐。

图6所示的调制脉冲信号发生装置也能够达到图4所示调制脉冲信号发生装置的技术效果，使得第二逻辑处理单元输出的调制脉冲信号都是完整的脉冲信号。

需要说明的是，以上图2、图4和图6所示的调制脉冲发生装置的结构仅为示例，本申请调制脉冲发生装置的结构还可以在图2、图4和图6的基础上进行合理的变形。举例来说：参见图7A所示，区别于图2中矩形波发生单元21的输出端连接第一逻辑处理单元23的第一输入端，在图7A所示的调制脉冲发生装置中，矩形波发生单元21的输出端并未连接到第一逻辑处理单元，而延时矩形波发生单元22则包括第一输出端和第二输出端，分别输出矩形波信号以及延时矩形波信号，此时，延时矩形波发生单元22的第一输出端可以连接第一逻辑处理单元23的第一输入端，延时矩形波发生单元22的第二输出端可以连接第一逻辑处理单元23的第二输入端。图4和图6所示的调制脉冲发生装置也可以进行上述变形，得到本申请调制脉冲发生装置的其他实现结构，这里不再赘述。

需要说明的是，图7A中所示的延时矩形波发生单元22的可能实现结构如图7B中所示，例如：

参见图7B所示，延时矩形波发生单元22的输入端可以直接连接第一输出端，并且，输入端和第二输出端之间设置能够根据矩形波信号生成延时矩形波信号的延时电路，从而实现延时矩形波发生单元的第一输出端输出矩形波信号，第二输出端输出延时矩形波信号；或者，

参见图7C所示，延时矩形波发生单元22的输入端与第一输出端之间、输入端与第二输出端之间分别设置能够根据矩形波信号生成延时矩形波信号的延时电路，两个延时电路的区别在于延时的时长不同；输入端与第一输出端之间的延时电路的延时时长可以为mT1，m为大于等于0的整数，也即延时时长为0或者第一周期的整数倍；输入端与第二输出端之间的延时电路的延时时长为上述的第一时长；或者，

延时矩形波发生单元22也可以通过具有上述功能的延时芯片实现，例如下图8中的延时芯片DS1023S等。

其中，上述延时电路可以通过延时芯片、或者缓冲门电路等实现，本申请实施例不作限定。

通过实例对本申请调制脉冲发生装置进行示例性说明。图8为本申请调制脉冲信号发生装置的一种实现结构示例图；其中，

矩形波发生单元通过振荡器芯片LTC6900芯片实现，该芯片的OUT管脚可以输出矩形波信号A；

延时矩形波发生单元通过延时芯片DS1023S芯片实现，DS1023S芯片的IN管脚连接LTC6900芯片的OUT管脚，接收OUT管脚输出的矩形波信号A；DS1023S芯片的REF管脚输出矩形波信号A，OUT管脚输出延时矩形波信号B；

第一逻辑处理单元由非门和与门组成，具体的，第一逻辑处理单元输出的窄脉冲信号；

调制波单元通过MCU实现，MCU输出调制波信号；

边沿同步单元通过D触发器实现，D触发器根据延时矩形波信号B对调制波信号进行边沿对齐处理，得到边沿对齐处理后的调制波信号D；

第二逻辑处理单元通过与门实现，输出的调制脉冲信号E＝CD。

与上述调制脉冲信号发生装置相对应的，本申请实施例还提供一种调制脉冲信号发生方法，以下进行详细说明。

图9为本申请调制脉冲信号发生方法一种实施例的流程图，如图9所示，该方法可以包括：

步骤91：生成周期为第一周期的矩形波信号；

步骤92：根据矩形波信号，生成相对于矩形波信号延时第一时长的延时矩形波信号；

步骤93：对矩形波信号和延时矩形波信号进行第一逻辑运算，得到窄脉冲信号；窄脉冲信号的周期为第一周期；

步骤94：生成周期为第二周期、且一个周期内高电平持续时间或低电平持续时间为第二时长的调制波信号；第二时长大于0，小于第二周期；第二周期大于第一周期；

其中，步骤91～步骤93与步骤94之间的执行顺序本申请实施例不作限制。

步骤95：对窄脉冲信号和调制波信号进行第二逻辑运算，得到调制脉冲信号，调制脉冲信号为间隔式连续窄脉冲信号，调制脉冲信号的周期为第二周期，一个周期内连续窄脉冲信号的持续时间为第二时长，连续窄脉冲信号中单个脉冲的脉冲宽度与窄脉冲信号中单个脉冲的脉冲宽度相同，两个相邻脉冲之间的时间间隔等于所述第一周期。

可选地，步骤93可以包括：

使用以下的第一逻辑运算得到窄脉冲信号：其中，C表示窄脉冲信号，A表示矩形波信号，B表示延时矩形波信号。

在一种可能的实现方式中，调制波信号的高电平持续时间为第二时长，步骤95可以包括：

使用以下的第二逻辑运算得到调制脉冲信号：E＝DC，E表示调制脉冲信号，D表示调制波信号，C表示窄脉冲信号。

在另一种可能的实现方式中，调制波信号的低电平持续时间为第二时长，步骤95可以包括：

使用以下的第二逻辑运算得到调制脉冲信号：E表示调制脉冲信号，D表示调制波信号，C表示窄脉冲信号。

在一种可能的实现方式中，所述窄脉冲信号的占空比取值范围可以为[0.5％，4％]，脉冲宽度可以小于10ns。

在一种可能的实现方式中，所述第二时长的取值范围可以为[0.3ms，4ms]。

参见图10所示，在图9所示本申请实施例调制脉冲信号发生方法的基础上，步骤94和步骤95之间，还可以包括步骤101，具体的，

步骤101：根据窄脉冲信号对调制波信号进行边沿对齐处理，使得调制波信号的边沿与窄脉冲信号的边沿对齐；或者，根据延时矩形波信号对调制波信号进行边沿对齐处理，使得调制波信号的边沿与延时矩形波信号的边沿对齐；

相应的，步骤95可以包括：

对窄脉冲信号和边沿对齐处理后的调制波信号进行第二逻辑运算，得到调制脉冲信号。

上述方法可以通过本申请实施例调制脉冲信号生成装置中的对应单元执行，具体实现可以参考本申请实施例调制脉冲信号生成装置中的相关描述，这里不赘述。

可以理解的是，上述实施例中的部分或全部步骤或操作仅是示例，本申请实施例还可以执行其它操作或者各种操作的变形。此外，各个步骤可以按照上述实施例呈现的不同的顺序来执行，并且有可能并非要执行上述实施例中的全部操作。

本申请实施例中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示单独存在A、同时存在A和B、单独存在B的情况。其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项”及其类似表达，是指的这些项中的任意组合，包括单项或复数项的任意组合。例如，a，b和c中的至少一项可以表示：a，b，c，a和b，a和c，b和c或a和b和c，其中a，b，c可以是单个，也可以是多个。

本领域普通技术人员可以意识到，本文中公开的实施例中描述的各单元及算法步骤，能够以电子硬件、计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，任一功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory；以下简称：ROM)、随机存取存储器(Random Access Memory；以下简称：RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本申请的具体实施方式，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。本申请的保护范围应以所述权利要求的保护范围为准。