阅读说明：本技术 一种占空比调整电路及其抗噪方法 (duty ratio adjusting circuit and anti-noise method thereof ) 是由 孙欣茁 林长龙 于 2018-05-29 设计创作，主要内容包括：本发明实施例提供了一种占空比调整电路及其抗噪方法,涉及电子技术领域。该占空比调整电路,包括：噪声引入支路和控制支路,所述噪声引入支路与所述控制支路相连接；其中,所述噪声引入支路,用于引入所述占空比调整电路的电压噪声信号,并将所述电压噪声信号与所述占空比调整电路的控制信号进行合成,形成新的控制信号,以及,将所述新的控制信号传输给所述控制支路；所述控制支路,用于根据所述新的控制信号对所述占空比调整电路的输出时钟信号的占空比进行调整。本发明实施例通过引入电压信号中的噪声来抵消电源信号和地信号的噪声,减轻噪声的影响。(The embodiment of the invention provides a duty ratio adjusting circuit and an anti-noise method thereof, relating to the technical field of electronics. The duty ratio adjusting circuit comprises: the noise introducing branch circuit is connected with the control branch circuit; the noise introducing branch is used for introducing a voltage noise signal of the duty ratio adjusting circuit, synthesizing the voltage noise signal and a control signal of the duty ratio adjusting circuit to form a new control signal, and transmitting the new control signal to the control branch; and the control branch circuit is used for adjusting the duty ratio of the output clock signal of the duty ratio adjusting circuit according to the new control signal. The embodiment of the invention cancels the noise of the power supply signal and the ground signal by introducing the noise in the voltage signal, thereby reducing the influence of the noise.)

一种占空比调整电路及其抗噪方法

技术领域

本发明涉及电子技术领域，特别是涉及一种占空比调整电路和一种占空比调整电路的抗噪方法。

背景技术

随着计算机技术的快速发展，占空比调整电路(Duty Cycle Corrector，DCC)应用日益广泛。

例如，在高速系统采用双沿采样(Double Data Rate，DDR)技术的情况下，这些系统需要时钟信号的占空比准确地维持在50％，使得上升沿和下降沿有相等对称的相位余量对数据进行采样。但是，由于工艺、电压及温度(Process Voltage Temperature，PVT)的影响，输入时钟信号经传输后发生畸变，会严重偏离50％的占空比值。因此，这些系统需要专用的占空比调整电路来纠正时钟信号的占空比，保证50％的占空比。

目前，占空比调整电路可以采用全数字方式和来实现占空比调整。具体的，全数字方式的占空比调整电路通常采用波形产生(Pulse Genetator，PG)、半周期延迟链(Half-Cycle Delay Line，HCDL)、鉴频鉴相器(Phase Frequency Detect，PFD)来实现调整占空比的功能，从而能有效对抗噪声波动对电路的影响。但是，这种占空比调整电路需要用HCDL来重建波形，导致电路面积比较大，难以集成在面积要求严格的系统中，如难以集成在面积紧张的系统级芯片(System On Chip，SOC)系统中。

发明内容

鉴于上述问题，提出了本发明实施例以便提供一种克服上述问题或者至少部分地解决上述问题的一种占空比调整电路和相应的一种占空比调整电路的抗噪方法。

为了解决上述问题，本发明实施例公开了一种占空比调整电路，包括：噪声引入支路和控制支路，所述噪声引入支路与所述控制支路相连接；其中，所述噪声引入支路，用于引入所述占空比调整电路的电压噪声信号，并将所述电压噪声信号与所述占空比调整电路的控制信号进行合成，形成新的控制信号，以及，将所述新的控制信号传输给所述控制支路；所述控制支路，用于根据所述新的控制信号对所述占空比调整电路的输出时钟信号的占空比进行调整。

可选地，所述噪声引入支路包括至少一个噪声引入子支路，所述噪声引入子支路包含第一晶体管和第二晶体管；其中，所述第一晶体管与所述第二晶体管的第一端连接，且所述第二晶体管的第一端与所述控制支路相连接；所述第一晶体管，用于通过所述第二晶体管的第一端将所述占空比调整电路的电压噪声信号引入到第二晶体管；所述第二晶体管，用于接收所述占空比调整电路的控制信号，将所述控制信号和所述电压噪声信号合成新的控制信号，并将所述新的控制信号提供给所述控制支路。

可选地，所述控制支路包含第三晶体管，所述三晶体管用于连接所述占空比调整电路的地信号；所述噪声引入子支路包括地噪声引入子支路，所述地噪声引入子支路包含第一晶体管和第二晶体管；所述地噪声引入子支路中的第一晶体管，用于连接所述地信号，并将所述地信号中的地噪声信号引入到所述地噪声引入子支路中的第二晶体管的第一端；所述地噪声引入子支路中的第二晶体管的第一端与所述第三晶体管相连接，使得所述新的控制信号中携带的地噪声信号与所述地信号中的地噪声信号相互抵消，以稳定所述第三晶体管的工作状态。

可选地，所述控制支路包含第四晶体管，所述四晶体管用于连接所述占空比调整电路的电源信号；所述噪声引入子支路还包括电源噪声引入子支路，所述电源噪声引入子支路包含第一晶体管和第二晶体管；所述电源噪声引入子支路中的第一晶体管，用于连接所述电源信号，并将所述电源信号中的源噪声信号引入给所述电源噪声引入子支路中的第二晶体管的第一端；所述电源噪声引入子支路中的第二晶体管的第一端与所述第四晶体管相连接，使得所述新的控制信号中携带的源噪声信号与所述电源信号中的源噪声信号相互抵消，以稳定所述第四晶体管的工作状态。

可选地，所述第一晶体管为场效应管或三极管，所述第二晶体管为场效应管或三极管。

可选地，占空比调整电路还包括：缓冲器模块和检测模块；其中，所述缓存器模块一端连接所述控制支路，另一端连接所述检测模块，使得所述检测模块依据所述控制支路的输出时钟信号产生所述占空比调整电路的控制信号。

本发明实施例还公开了一种占空比调整电路的抗噪方法，包括：

通过占空比调整电路的噪声引入支路，引入所述占空比调整电路的电压噪声信号；

采用所述电压噪声信号和所述占空比调整电路的控制信号，合成新的控制信号；

将所述新的控制信号提供给所述占空比调整电路的控制支路，其中，所述控制支路用于根据所述新的控制信号对所述占空比调整电路的输出时钟信号的占空比进行调整。

可选地，所述通过占空比调整电路的噪声引入支路，引入所述占空比调整电路的电压噪声信号，包括：通过地噪声引入子支路，引入所述占空比调整电路的地信号中的地噪声信号；

所述采用所述电压噪声信号和所述占空比调整电路的控制信号，合成新的控制信号，包括：采用所述地信号中的地噪声信号与所述占空比调整电路的控制信号合成新的控制地信号。

可选地，所述通过占空比调整电路的噪声引入支路，引入所述占空比调整电路的电压噪声信号，包括：通过电源噪声引入子支路，引入所述占空比调整电路的电源信号中的源噪声信号；

所述采用所述电压噪声信号和所述占空比调整电路的控制信号，合成新的控制信号，包括：采用所述电源信号中的源噪声信号与所述占空比调整电路的控制信号合成新的控制源信号。

可选地，还包括：通过所述控制支路，依据所述新的控制信号对所述输出时钟信号的占空比进行调整，得到调整后的输出时钟信号。

本发明实施例包括以下优点：

本发明实施例中的占空比调整电路具有面积小，功耗低，抗噪性能高等优点，即能够兼顾高性能、低面积、低功耗和高抗噪性这些性能指标，弥补了现有模拟DCC和数字DCC无法兼顾面积和抗噪的不足。

附图说明

图1是本发明的一种占空比调整电路的结构示意图；

图2是本发明一个可选实施例的一种噪声引入子支路与控制支路的连接示意图；

图3是本发明的一种占空比调整电路的抗噪方法实施例的步骤流程图；

图4是本发明一个示例中的一种地噪声引入子支路与控制支路的连接示意图；

图5是本发明一个示例中的一种电源噪声引入子支路与控制支路的连接示意图；

图6是本发明一个示例中的一种占空比调整电路的结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

随着电子系统的数据处理能力不断增强，为高效传输数据，时钟信号的占空比需要严格控制在50％左右，使得上升沿和下降沿有相等对称的相位余量对数据进行采样，从而保证数据的准确性。然而，即使保证时钟信号以50％的占空比状态输入到电子系统，失配、信号耦合以及工艺漂移等因素也会使经传输后的时钟信号发生畸变，严重偏离50％的占空比状态。因此，电子系统需要专用电路——占空比调整电路来调整时钟信号的占空比，保证时钟信号处于50％的占空比状态。此外，随着电子系统的面积不断减小，对占空比调整电路的面积提出苛刻的要求。

目前，采用数字方法实现的数字占空比调整电路在保持性能的同时虽然可以兼顾抗电源和地噪声的功能，但是其需要占用较大的面积，难以集成在面积要求严格的系统中。现有采用模拟方法实现的模拟占空比调整电路在保持性能的同时虽然可以兼顾较小的面积，但是对电源信号和地信号的噪声的高度敏感严重限制了其的应用。例如，在电路环境复杂、存在混合信号的系统中，即在无法保证电源信号和地信号非常干净的情况，现有的模拟占空比调整电路无法应用。因此，在保证DCC面积小的情况下，如何克服系统中电源信号和地信号的噪声成为尤为关键的问题。

本发明实施例的核心构思之一在于，提供了一种新的占空比调整电路，可以通过引入电压信号中的噪声来抵消电源信号和地信号的噪声，减轻噪声的影响。

参照图1，示出了本发明的一种占空比调整电路的结构示意图。

在本发明实施例中，占空比调整电路可以包括：噪声引入支路110和控制支路120，且所述噪声引入支路110与所述控制支路120相连接。其中，噪声引入支路110，用于引入所述占空比调整电路的电压噪声信号，并将所述电压噪声信号与所述占空比调整电路的控制信号Vctrl进行合成，形成新的控制信号，以及，将所述新的控制信号传输给所述控制支路120。所述控制支路120，用于根据所述新的控制信号对所述占空比调整电路的输出时钟信号的占空比进行调整。

需要说明的是，电压噪声信号可以用于表征占空比调整电路的电压信号中的噪声，可以包括电源信号中的源噪声信号、地信号中的地噪声信号等。其中，源噪声信号可以用于表征电源信号中的源噪声，地噪声信号可以用于表征地信号中的地噪声。占空比调整电路的控制信号Vctrl可以用于控制时钟信号的占空比状态，以保证时钟信号处于预设的占空比状态下。

本发明实施例中，新的控制信号携带有通过噪声引入支路110所引入的电压噪声信号。在控制支路120依据该新的控制信号对输入时钟信号进行控制的过程中，该新的控制信号中所携带的电压噪声信号可以与控制支路120所连接的电压信号中的电压噪声信号相抵消，达到抵消噪声的目的，使得控制支路不受电压噪声信号的影响，达到稳定控制级工作状态。

在本发明的一个可选实施例中，所述噪声引入支路110可以包括至少一个噪声引入子支路，即可包括一个或多个噪声引入子支路噪声，本发明实施例对噪声引入子支路的数量不作具体限制。

参照图2，示出了本发明一个可选实施例的一种噪声引入子支路与控制支路的连接示意图。

本发明实施例中，噪声引入子支路210可以包含第一晶体管211和第二晶体管212。其中，第一晶体管211与所述第二晶体管212的第一端连接，且所述第二晶体管212的第一端可以与所述控制支路220相连接。所述第一晶体管211，可以用于通过所述第二晶体管212的第一端将所述占空比调整电路的电压噪声信号引入到第二晶体管212；所述第二晶体管212，可以用于接收所述占空比调整电路的控制信号Vctrl，将所述控制信号和所述电压噪声信号合成新的控制信号，并将所述新的控制信号提供给所述控制支路220，使得控制支路220可以依据新的控制信号对占空比调整电路的输入时钟信号进行控制，以保证时钟信号处于预设的占空比状态，如保证时钟信号处于50％的占空比状态。

在具体实现中，第一晶体管可以为场效应管或三极管；第二晶体管也可以为场效应管或者三极管，本发明实施例对此不作具体限制。例如，在第二晶体管为场效应管时，第二晶体管的第一端可以为场效应管的源端。又如，在第二晶体管为三极管时，第二晶体管的第一端可以为三极管的发射极，等等。

作为本发明的一个示例，在第一晶体管和第二晶体管采用场效应管时，第一晶体管的源端可以与所述第二晶体管的源端连接，且所述第二晶体管可以与所述占空比调整电路的控制支路相连接。其中，所述第一晶体管可以用于将所述占空比调整电路的电压噪声信号引入到第二晶体管的源端，即第一晶体管可以连接占空比调整电路的电压信号，以将电压信号中的电压噪声信号引入到第二晶体管的源端。所述第二晶体管可以用于将所述占空比调整电路的控制信号Vctrl传输给所述第二晶体管的源端，使得所述控制信号和所述电压噪声信号合成新的控制信号，并可将所述新的控制信号提供给所述控制支路。具体的，第二晶体管的栅端可以连接占空比调整电路的控制信号，从而可以将该控制信号引入到第二晶体管的源端，使得该控制信号可以与电压噪声信号进行叠加，合成新的控制信号，随后可以将该新的控制信号提供给控制支路使用，进而使得控制支路可以依据新的控制信号对占空比调整电路的输入时钟信号进行控制，保证时钟信号的占空比为50％。

参照图3，示出了本发明的一种占空比调整电路的抗噪方法实施例的步骤流程图，具体可以包括如下步骤：

步骤301，通过占空比调整电路的噪声引入支路，引入所述占空比调整电路的电压噪声信号。

步骤302，采用所述电压噪声信号和所述占空比调整电路的控制信号，合成新的控制信号。

步骤303，将所述新的控制信号提供给所述占空比调整电路的控制支路。

其中，所述控制支路用于根据所述新的控制信号对所述占空比调整电路的输出时钟信号的占空比进行调整。

综上，本发明实施例中的占空比调整电路可以通过噪声引入支路引入电压信号噪声，从而可以采用引入的电压信号噪声与占空比调整电路的控制信号进行合成，得到新的控制信号，随后可将该新的控制信号提高供给控制支路，且该新的控制信号携带有引入的电压噪声信号，进而可以采用该新的控制信号中携带的电压噪声信号与控制支路所连接的电压信号中的噪声信号进行抵消，达到抵消噪声的目的，使得控制支路不受其所连接的电压信号中的噪声的影响，解决了现有技术中占空比调整电路抗噪差的问题。

在具体实现中，可以采用模拟方法实现本发明实施例提供的占空比调整电路，以减小占空比调整电路的面积，使得该占空比调整电路可以集成在面积要求严格的系统中，如可以集成在SOC系统中。可选地，占空比调整电路的噪声引入支路可以包括一个或多个噪声引入子支路。该噪声引入子支路可分为地噪声引入子支路和电源噪声引入子支路。其中，地噪声引入子支路可以用于引入地信号中的地噪声，使得控制支路可以采用引入的地噪声来抵消其所连接的地信号中的噪声，达到抵消地噪声的目的。电源噪声引入子支路可以用于引入电源信号中的源噪声，使得控制支路可以采用引入的源噪声来抵消其所连接的电源信号中的源噪声，达到抵消源噪声的目的。

在本发明的一个可选实施例中，上述通过占空比调整电路的噪声引入支路，引入所述占空比调整电路的电压噪声信号，可以包括：通过地噪声引入子支路，引入所述占空比调整电路的地信号中的地噪声信号。所述采用所述电压噪声信号和所述占空比调整电路的控制信号，合成新的控制信号，可以包括：采用所述地信号中的地噪声信号与所述占空比调整电路的控制信号合成新的控制地信号。从而，使得控制支路可以将所述新的控制地信号中携带的地噪声信号与所述地信号中的地噪声信号进行抵消，实现地噪声的抵消。在本发明实施例中，新的控制信号即为上述新的控制地信号。

在具体实现中，所述控制支路可以包含第三晶体管，所述第三晶体管用于连接所述占空比调整电路的地信号，从而使得占空比调整电路可以通过控制支路的第三晶体管连接地信号，以依据连接的地信号产生的控制电压对输入时钟信号进行控制，实现时钟信号的占空比的调整。

本发明实施例中，所述噪声引入子支路可以包括地噪声引入子支路，所述地噪声引入子支路包含第一晶体管和第二晶体管。其中，所述地噪声引入子支路中的第一晶体管，用于连接所述地信号，并将所述地信号中的地噪声信号引入到所述地噪声引入子支路中的第二晶体管的第一端；所述地噪声引入子支路中的第二晶体管的第一端与所述第三晶体管相连接，使得所述新的控制信号中携带的地噪声信号与所述地信号电压中的地噪声信号相互抵消，以稳定所述第三晶体管的工作状态。

例如，在地噪声引入子支路中的第一晶体管、第二晶体管以及所述控制支路中的第三晶体管均为场效应管时，地噪声引入子支路的第一晶体管和第二晶体管可以采用如图4所示的连接方式，地噪声引入子支路410的第一晶体管411的漏端可以直接连接占空比调整电路的地信号Vss，且该第一晶体管411的栅端可以通过一个电阻R与地信号连接Vss，从而可以将地信号Vss中的地噪声信号引入到地噪声引入子支路410的第二晶体管412的源端。地噪声引入子支路410的第二晶体管412的栅端可以连接占空比调整电路的控制信号Vctrl，从而可以将该控制信号Vctrl引入到地噪声引入子支路410的第二晶体管412的源端，使得该控制信号Vctrl可以与第一晶体管411所引入的地噪声信号进行合成，得到新的控制地信号，然后传输给控制支路420的第三晶体管421的栅端，以在第三晶体管421上实现和栅源电压上的噪声相抵消，即实现了地噪声的抵消，使得第三晶体管421的栅源电压Vgs不受地噪声的影响，达到稳定控制支路420的控制级工作状态的目的。需要说明的是，控制支路420可以依据新的控制地信号对输入时钟信号Ckin进行控制。其中，第二晶体管412的漏端可以连接高电平信号，如可以连接一直流电流的高电平信号，或者，可以连接空比调整电路的电源信号等，使得第二晶体管412可在控制信号Vctrl为低电平信号时导通，进而使得该控制信号Vctrl可以传输到第二晶体管412的源端，与第一晶体管411所引入的地噪声信号进行合成。

其中，地噪声引入子支路410中可以设置电阻R，也可以不设置电阻R，具体是否设置该电阻R可以由第一晶体管411的特性决定；即当第一晶体管411为能够直接连接地信号的晶体管时，可以使地信号直接连接第一晶体管411的栅端，当第一晶体管411为不能直接连接电源信号的晶体管时，需要在地信号和第一晶体管411的栅端之间设置电阻R。

在一种可选实施方式中，所述地噪声引入子支路中的第一晶体管可以为P沟道金属氧化物半导体(Positive Channel Metal Oxide Semiconductor，PMOS)晶体管，第三晶体管和所述地噪声引入子支路中的第二晶体管均为N型金属-氧化物-半导体(N-Metal-Oxide-Semiconductor，NMOS)晶体管。当然，地噪声引入子支路中的第一晶体管、第二晶体管或控制支路中的第三晶体管也可以是三极管；除此之外，地噪声引入子支路中的第一晶体管、第二晶体管或控制支路中的第三晶体管也可以是结型场效应管，本发明实施例对此不作具体限制。

在本发明的实施例中，可选的，所述通过占空比调整电路的噪声引入支路，引入所述占空比调整电路的电压噪声信号，可以包括：通过电源噪声引入子支路，引入所述占空比调整电路的电源信号中的源噪声信号。所述采用所述电压噪声信号和所述占空比调整电路的控制信号，合成新的控制信号，可以包括：采用所述电源信号中的源噪声信号与所述占空比调整电路的控制信号合成新的控制源信号。从而，使得控制指令可以将所述新的控制源信号中携带的源噪声信号与所述电源信号中的源噪声信号进行抵消，实现源噪声的抵消。在本发明实施例中，新的控制信号即为上述新的控制源信号。

在具体实现中，所述控制支路可以包含第四晶体管，所述第四晶体管用于连接所述占空比调整电路的电源信号，从而使得占空比调整电路可以通过控制支路的第四晶体管连接电源信号，以依据连接的电源信号产生的控制电压对输入时钟信号进行控制，实现时钟信号的占空比的调整。

所述噪声引入支路包括电源噪声引入子支路，所述电源噪声引入子支路包含第一晶体管和第二晶体管；所述电源噪声引入子支路中的第一晶体管，用于连接所述电源信号，并将所述电源信号中的源噪声信号引入给所述电源噪声引入子支路中的第二晶体管的第一端。其中，所述电源噪声引入子支路中的第二晶体管的第一端与所述第四晶体管相连接，使得新的控制源信号中携带的源噪声信号与所述电源信号中的源噪声信号相互抵消，以稳定所述第四晶体管的工作状态。

例如，在第四晶体管、电源噪声引入子支路的第一晶体管及第二晶体管均为三极管时，电源噪声引入子支路的第一晶体管和第二晶体管可以采用如图5所示方式连接，电源噪声引入子支路510的第一晶体管511的集电极可以直接连接占空比调整电路的电源信号Vdd，且该第一晶体管511的基极可以通过一个电阻R1与电源信号Vdd连接，从而可以将电源信号Vdd中的源噪声信号引入到电源噪声引入子支路510的第二晶体管512的发射极。电源噪声引入子支路510的第二晶体管512的基极可以连接占空比调整电路的控制信号Vctrl，从而可以将该控制信号Vctrl引入到电源噪声引入子支路510的第二晶体管512的发射极，使得该控制信号Vctrl可以与第一晶体管512所引入的源噪声信号进行合成，得到新的控制源信号，然后传输给控制支路520的第四晶体管521的基极，以在第四晶体管521上实现源噪声的抵消，使得第四晶体管521不受源噪声的影响，达到稳定控制支路520的控制级工作状态的目的。需要说明的是，控制支路520可以依据新的控制源信号对输入时钟信号Ckin进行控制。其中，第二晶体管512的集电极可以连接低电平信号，如可以连接一直流电流的低电平信号，或者，可以连接空比调整电路的地信号等，使得第二晶体管512可在控制信号Vctrl为高电平信号时导通，进而使得该控制信号Vctrl可以传输到第二晶体管512的发射极，与第一晶体管511所引入的源噪声信号进行合成。

其中，电源噪声引入子支路510中可以设置电阻R1，也可以不设置电阻R1，具体是否设置该电阻R1由第一晶体管511的特性决定；即当第一晶体管511为能够直接连接电源信号的晶体管时，可以直接使电源连接第一晶体管511的基极，当第一晶体管511为不能直接连接电源信号的晶体管时，需要在电源和第一晶体管511的基极之间设置电阻R1。

在本发明的一种可选实施方式中，所述第四晶体管、电源噪声引入子支路中的第一晶体管以及第二晶体管可以均为场效应管，如电源噪声引入子支路中的第一晶体管可以为NMOS晶体管，第三晶体管和所述地噪声引入子支路中的第二晶体管均为PMOS晶体管；除此之外，地噪声引入子支路中的第一晶体管、第二晶体管或控制支路中的第三晶体管也可以是结型场效应管，本发明实施例对此不作具体限制。

在本发明实施例中，可选地，占空比调整电路还可以包括：缓冲器模块和检测模块。其中，所述缓存器模块一端连接所述控制支路，另一端连接所述检测模块，使得所述检测模块依据所述控制支路的输出时钟信号产生所述占空比调整电路的控制信号。

为使本领域技术人员更好地理解本发明实施例，以下通过示例进行说明：

作为本发明的一个示例，占空比调整电路可以包含有电源噪声引入子支路610、地噪声引入子支路620、控制支路630、缓冲器模块640和检测模块650，如图6所示。其中，缓冲器模块640可以包含一个或多个缓冲器，如可以是由依次连接的三个缓冲器组成的缓冲链(Buffer Chain)。

在本示例中，可以采用电源噪声引入子支路610的第一晶体管M1和第二晶体管M2引入电源信号的噪声，同时可以采用地噪声引入子支路620的第一晶体管M7和第二晶体管M8引入地信号的噪声，达到抵消噪声的目的。

具体的，电源噪声引入子支路610中的第一晶体管M1的漏端可以连接电源信号Vdd，且第一晶体管M1的栅端可以通过电阻R1与电源信号Vdd相连接，从而使得第一晶体管M1可以将源噪声信号引入到电源噪声引入子支路610中的第二晶体管M2的源端。第二晶体管M2可以将检测模块650输出的控制信号Vctrl引入到第二晶体管M2的源端，从而可以令控制信号Vctrl和引入的源噪声信号合成新的控制源信号，传输给到控制支路630的第四晶体管M4的栅端，以在第四晶体管M4上实现源噪声信号和栅源电压上的噪声相抵消，即抵消源噪声，使第四晶体管M4的栅源电压Vgs不受电源噪声的影响，达到稳定工作状态的目的。

同理，地噪声引入子支路620中的第一晶体管M7的漏端可以连接地信号Vss，且第一晶体管M7的栅端可以通过电阻R2与地信号Vss相连接，从而使得第一晶体管M7可以将地噪声信号引入到地噪声引入子支路620中的第二晶体管M8的源端。第二晶体管M8可以将检测模块650输出的控制信号Vctrl引入到第二晶体管M8的源端，以令控制信号Vctrl和引入的地噪信号声合成新的控制地信号，传输给到控制支路630的第三晶体管M3的栅端，以在第三晶体管M3上实现地噪声信号和栅源电压上的噪声相抵消，即抵消地噪声，使第三晶体管M3的栅源电压Vgs不受地噪声的影响，达到稳定工作状态的目的。

可见，本示例可以通过加入场效应管组成的噪声引入支路，引入控制电压Vctrl的同时引入源噪声和/或地噪声，达到抵消源噪声和/或地噪声的目的，解决了现有模拟DCC面积小但抗噪差的问题。

在具体实现中，占空比调整电路可以用于处理接口时钟信号，使得接口时钟信号保持50％的占空比。当然，占空比调整电路也可以用于产生接口时钟信号等等，本发明实施例对此不作限制。

例如，在占空比调整电路用于处理接口时钟信号的情况下，占空比调整电路可以依据控制电压对输入时钟信号进行控制，即对占空比调整电路的输出时钟信号的占空比进行调整，以纠正输出时钟信号的占空比为50％。

在本发明的一个可选实施方式中，占空比调整电路的抗噪方法还可以包括：通过所述控制支路，依据所述新的控制信号对所述输出时钟信号的占空比进行调整，得到调整后的输出时钟信号。例如，结合上述示例，如图6所示，控制支路630可以依据新的控制电压对输入时钟信号Ckin进行控制，以控制第五晶体管M5和第六晶体管M6的充放电速率，即依据所述新的控制信号对所述输出时钟信号的占空比进行调整，使得输出波形相对输入波形的上升/下降时间发生变化，达到调整输出时钟信号的占空比的目的。其中，输出波形可以为输出时钟信号的波形，输入波形可以为输入时钟信号的波形。可选的，第五晶体管M5可以为PMOS晶体管，而第六晶体管M6可以为NMOS晶体管。

在本发明实施例中，占空比调整电路可以按照1：1的比例将源噪声和地噪声引入直接接触源噪声和地噪声的器件的栅端，即在保持地噪声原值的情况下，将地噪声信号引入到第三晶体管的栅端，以及在保持源噪声原值的情况下，将源噪声信号引入到第四晶体管的栅端，实现在接触噪声的器件栅源两端的抵消噪声，使得噪声不影响器件的栅源电压Vgs，达到稳定器件工作状态的目的。此外，占空比调整电路可以同时完成引入待抵消的源噪声信号和地噪声信号与控制信号的合理叠加，产生新的控制信号，使得新的控制信号携带着待抵消的噪声控制器件，同时在该器件上完成噪声抵消，从而使得器件工作在稳定的工作状态，同时可以保持控制信号原有的控制能力。可见，本发明实施例解决了现有高性能模拟DCC中存在的电源和地噪声敏感的问题，达到了抑制电源和地的噪声对占空比调整结果的影响。

综上，本发明实施例的占空比调整电路具有面积小，功耗低，抗噪性能高的优点，即能够兼顾高性能、低面积、低功耗和高抗噪性这些性能指标，弥补了现有模拟DCC和数字DCC无法兼顾面积和抗噪的不足。

需要说明的是，对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明实施例并不受所描述的动作顺序的限制，因为依据本发明实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明实施例所必须的。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以预测方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本发明所提供的一种占空比调整电路和一种占空比调整电路的抗噪方法，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。