阅读说明：本技术 占空比校准装置及方法 (Duty ratio calibration device and method ) 是由 周常瑞 杨诗洋 王颀 于 2019-09-17 设计创作，主要内容包括：本发明实施例提供了一种占空比校准装置及方法。其中,所述占空比校准装置包括：占空比检测电路,用于基于时钟信号,生成第一信号和第二信号；所述第一信号承载了所述时钟信号中高电平部分的信息；所述第二信号承载了所述时钟信号中低电平部分的信息；边沿检测电路,用于检测所述第一信号中的第一个变化边沿以及所述第二信号中的第一个变化边沿,得到检测结果；控制电路,用于基于得到的检测结果,生成第一控制信号；占空比调节电路,用于根据所述第一控制信号对所述时钟信号进行校准。如此,能够对高速时钟信号的校准进行快速响应,以实现对高速时钟信号的快速校准。(The embodiment of the invention provides a duty ratio calibration device and method. Wherein the duty calibration device comprises: a duty ratio detection circuit for generating a first signal and a second signal based on a clock signal; the first signal carries information of a high-level part in the clock signal; the second signal carries information of a low level part in the clock signal; the edge detection circuit is used for detecting a first change edge in the first signal and a first change edge in the second signal to obtain a detection result; a control circuit for generating a first control signal based on the obtained detection result; and the duty ratio adjusting circuit is used for calibrating the clock signal according to the first control signal. Therefore, the calibration of the high-speed clock signal can be quickly responded, and the quick calibration of the high-speed clock signal is realized.)

占空比校准装置及方法

技术领域

本发明涉及信号处理技术，尤其涉及一种占空比校准装置及方法。

背景技术

相关技术中，使用高速时钟信号的系统中，如果高速时钟信号失真会导致系统工作不稳定，甚至出现异常，因此一般需要额外的占空比校准(英文表达为Duty CycleCorrection，简称为DCC)装置来将高速时钟信号校准到正常值(如，实际应用时，一般将高速时钟信号的正常值设置为占空为50％，那么占空比校准装置需要在该高速时钟信号失真时，将该高速时钟信号的占空比校准到50％)。然而，相关技术中的占空比校准装置存在校准响应速度慢的问题。

发明内容

为解决相关技术问题，本发明实施例提出一种占空比校准装置及方法，能够对高速时钟信号的校准进行快速响应，以实现对高速时钟信号的快速校准。

本发明实施例提供了一种占空比校准装置，包括：

占空比检测电路，用于基于时钟信号，生成第一信号和第二信号；所述第一信号承载了所述时钟信号中高电平部分的信息；所述第二信号承载了所述时钟信号中低电平部分的信息；

边沿检测电路，用于检测所述第一信号中的第一个变化边沿以及所述第二信号中的第一个变化边沿，得到检测结果；

控制电路，用于基于得到的检测结果，生成第一控制信号；

占空比调节电路，用于根据所述第一控制信号对所述时钟信号进行校准。

上述方案中，所述边沿检测电路，具体用于：检测所述第一信号中出现第一个变化边沿的第一时刻以及所述第二信号中出现第一个变化边沿的第二时刻；基于所述第一时刻和所述第二时刻，得到所述第一信号中的第一个变化边沿与所述第二信号中的第一个变化边沿出现时刻的先后顺序关系及出现时刻的时间间隔；

所述控制电路，具体用于基于得到的所述第一信号中的第一个变化边沿与所述第二信号中的第一个变化边沿出现时刻的先后顺序关系及出现时刻的时间间隔，生成所述第一控制信号。

上述方案中，所述边沿检测电路，还用于：检测到所述第一信号中的第一个变化边沿以及所述第二信号中的第一个变化边沿后，生成第一标识信号；

所述控制电路，还用于根据所述第一标识信号，生成第二控制信号；

所述占空比校准装置，还包括电源开关电路，用于响应所述第二控制信号，关闭所述占空比检测电路的供电。

上述方案中，所述占空比检测电路包含：

第一占空比检测子电路，用于基于所述时钟信号中的高电平，生成所述第一信号；

第二占空比检测子电路，用于基于所述时钟信号中的低电平，生成所述第二信号。

上述方案中，所述占空比检测电路包含：第一占空比检测子电路及第二占空比检测子电路；其中，

所述电源开关电路，用于响应所述第二控制信号，关闭所述第一占空比检测子电路及所述第二占空比检测子电路的供电；

所述第一占空比检测子电路，用于基于所述时钟信号中的高电平，生成所述第一信号；

所述第二占空比检测子电路，用于基于所述时钟信号中的低电平，生成所述第二信号。

本发明实施例还提供了一种占空比校准方法，包括：

占空比校准装置的占空比检测电路基于时钟信号，生成第一信号和第二信号；所述第一信号承载了所述时钟信号中高电平部分的信息；所述第二信号承载了所述时钟信号中低电平部分的信息；

所述占空比校准装置的边沿检测电路检测所述第一信号中的第一个变化边沿以及所述第二信号中的第一个变化边沿，得到检测结果；

所述占空比校准装置的控制电路基于得到的检测结果，生成第一控制信号；

所述占空比校准装置的占空比调节电路根据所述第一控制信号对所述时钟信号进行校准。

上述方案中，所述边沿检测电路检测所述第一信号中的第一个变化边沿以及所述第二信号中的第一个变化边沿，得到检测结果，包括：

所述边沿检测电路检测所述第一信号中出现第一个变化边沿的第一时刻以及所述第二信号中出现第一个变化边沿的第二时刻；基于所述第一时刻和所述第二时刻，得到所述第一信号中的第一个变化边沿与所述第二信号中的第一个变化边沿出现时刻的先后顺序关系及出现时刻的时间间隔；

所述控制电路基于得到的检测结果，生成第一反馈信号，包括：

所述控制电路基于得到的所述第一信号中的第一个变化边沿与所述第二信号中的第一个变化边沿出现时刻的先后顺序关系及出现时刻的时间间隔，生成所述第一控制信号。

上述方案中，所述方法还包括：

所述边沿检测电路检测到所述第一信号中的第一个变化边沿以及所述第二信号中的第一个变化边沿后，生成第一标识信号；

所述控制电路根据所述第一标识信号，生成第二控制信号；

所述占空比校准装置的电源开关电路响应所述第二控制信号，关闭所述占空比检测电路的供电。

上述方案中，所述占空比检测电路包含：

第一占空比检测子电路，用于基于所述时钟信号中的高电平，生成所述第一信号；

第二占空比检测子电路，用于基于所述时钟信号中的低电平，生成所述第二信号。

上述方案中，所述占空比检测电路包含：第一占空比检测子电路及第二占空比检测子电路；其中，

所述电源开关电路响应所述第二控制信号，关闭所述占空比检测电路的供电，包括：

所述电源开关电路响应所述第二控制信号，关闭所述第一占空比检测子电路及所述第二占空比检测子电路的供电；

所述第一占空比检测子电路，用于基于所述时钟信号中的高电平，生成所述第一信号；

所述第二占空比检测子电路，用于基于所述时钟信号中的低电平，生成所述第二信号。

本发明实施例提供了一种占空比校准装置及方法。其中，所述占空比校准装置包括：占空比检测电路，用于基于时钟信号，生成第一信号和第二信号；所述第一信号承载了所述时钟信号中高电平部分的信息；所述第二信号承载了所述时钟信号中低电平部分的信息；边沿检测电路，用于检测所述第一信号中的第一个变化边沿以及所述第二信号中的第一个变化边沿，得到检测结果；控制电路，用于基于得到的检测结果，生成第一控制信号；占空比调节电路，用于根据所述第一控制信号对所述时钟信号进行校准。本发明实施例的方案，在分别检测到待校准时钟信号对应的高电平部分信息的第一信号及待校准时钟信号对应的低电平部分信息的第二信号的第一个变化边沿时即能够获知待校准时钟信号的失真情况，如此，能够利用该失真情况对高速时钟信号的校准进行快速响应，以实现对高速时钟信号的快速校准。

附图说明

图1为相关技术中的占空比校准装置的原理框图示意图；

图2为相关技术中的占空比校准装置的实现流程示意图；

图3为相关技术中的占空比校准装置的占空比检测电路的硬件电路示意图；

图4为相关技术中的占空比校准装置的占空比检测电路的输出波形示意图；

图5为本发明实施例占空比校准装置的结构组成示意图一；

图6为本发明实施例占空比校准装置的原理框图示意图；

图7为本发明实施例占空比校准装置的边沿检测电路的硬件实现框图示意图一；

图8为本发明实施例占空比校准装置的边沿检测电路的输出输入信号示意图一；

图9为本发明实施例占空比校准装置的边沿检测电路的软件实现流程示意图一；

图10为本发明实施例占空比校准装置的结构组成示意图二；

图11为本发明实施例占空比校准装置的边沿检测电路的硬件实现框图示意图二；

图12为本发明实施例占空比校准装置的边沿检测电路的输出输入信号示意图二；

图13为本发明实施例占空比校准装置的边沿检测电路的软件实现流程示意图二；

图14为本发明实施例占空比校准装置的边沿检测电路的软件仿真结果示意图；

图15为本发明实施例占空比校准装置的电源开关电路的硬件电路示意图；

图16为本发明实施例占空比校准方法的实现流程示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对发明的具体技术方案做进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

一般占空比校准装置分为三种，模拟占空比校准装置、数字占空比校准装置、以及数字模拟混合占空比校准装置；其中，所述数字模拟混将数字占空比校准装置和模拟反馈占空比校准装置结合起来，可以在建立速度和校准精度之间达到比较好的折中，但电路相对复杂。本发明实施例中提到的占空比校准装置为数字模拟混合占空比校准装置。

如图1所示，相关技术中的占空比校准装置包括占空比调节电路，差分电路，两个占空比检测电路(英文表达为Duty Cycle Detector，简称为DCD)，频率检测电路以及控制电路。相关技术中的DCC装置的实现流程图如图2所示，具体实现流程如下：

待定校准的时钟信号CK输入；CK首先经过差分电路，差分电路将待定校准的时钟信号CK转换成待定校准的差分时钟信号CK_P和CK_PB；CK_P和CK_PB一起进入两个占空比检测电路，两个占空比检测电路分别将CK的占空比信息转换为承载CK高电平信息的信号RCK以及承载CK低电平信息的信号RBCK；RCK和RBCK一起进入频率检测电路，频率检测电路检测RCK和RBCK的频率；RCK和RBCK的频率进入控制电路；控制电路通过RCK和RBCK的频率判断CK的失真情况即CK的占空比的是大于50％还是小于50％(CK的占空比等于50％时为正常值，此时不需要进行校准)。

然而，相关技术中，频率检测电路需要对RCK和RBCK的整个波形进行检测和分析才能得到RCK和RBCK的频率，因此，利用频率检测电路判断出时钟信号的失真情况的耗时较长，从而使用频率检测电路的占空比校准装置进行占空比校准的速度慢。

而实际应用时，结合占空比检测电路的原理，可以对CK的失真情况的判断方式进行优化。具体的：

占空比检测电路的硬件组成电路如图3所示，所述占空比检测电路，包括镜像开关电路、电阻电容(RC，Resistance Capacitance)电路及施密特触发器；其中：所述镜像开关电路实现对CK中高电平(即CK_P中的高电平和CK_PB中的低电平)的选择；所述RC电路与所述镜像开关电路一起实现对电容的充电及放电；所述施密特触发器通过触发状态的改变改变电容的充放电状态。这里，利用图3所示的占空比检测电路最终生成RCK。

需要说明的是，图3所示的占空比检测电路为图2中左侧的占空比检测电路，而图2中右侧的占空比检测电路需要对图3所示的镜像开关电路进行调整，以使调整后的镜像开关电路可以实现对CK中低电平(即CK_P中的低电平和CK_PB中的高电平)的选择。

占空比检测电路的波形图如图4所示，其中：CK_P和CK_PB分别为输入镜像开关电路的信号；to_sch和to_schb分别为两个占空比检测电路(图2中左侧的占空比检测电路和图2中右侧的占空比检测电路)的施密特触发器输入端的信号；RCK和RBCK分别为两个占空比检测电路(图2中左侧的占空比检测电路和图2中右侧的占空比检测电路)的施密特触发器输出端的信号。

下面结合图3、图4来说明具体占空比检测电路将CK的占空比信息转换为承载CK高电平信息的信号RCK以及承载CK低电平信息的信号RBCK的原理。

假设CK的占空比为60％，则CK_P的高电平为60％，且CK_PB的低电平为60％。在CK的第一个周期，CK_P和CK_PB一起输入图3中的镜像开关电路，施密特触发器输出的初始化值为低电平(如，图4中的0V)，当CK_PB为低电平时，PMOS1和PMOS2均导通，电容C开始一次充电，但由于施密特触发器的高触发阈值V_H比较高(如，图4中的7V)，该一次充电(CK一个周期的60％)并不能使施密特触发器的输入电压升至高触发阈值V_H，在一次充电完成后，施密特触发器的输入电压提高了(即电容C的充电电压)，但施密特触发器的输出仍为低电平；此时，CK_P为高电平，NMOS2导通，但由于施密特触发器的输出为低电平，NMOS1不导通，电容C的放电回路关断。当CK_PB进入高电平时，PMOS1和PMOS2均不导通，电容C不能进行充电；此时，CK_P为低电平，NMOS1和NMOS2均不导通，电容C的放电回路关断，电容C的充电电压保持。即在CK的第一个周期，电容C的一次充电时间为CK周期的60％，且无放电状态。如此，在CK第一个周期之后的N(N为≥1的整数)个周期电容C均重复第一个周期的状态，直至电容C的充电电压升至施密特触发器的高触发阈值V_H。

在达到施密特触发器的触发阈值后V_H，施密特触发器的输出一个高电平(如，图4中的5V)。在CK接下来的一个周期，当CK_PB为低电平时，PMOS1导通，但由于施密特触发器的输出为高电平，PMOS2不导通，电容C不能进行充电；此时，CK_P为高电平，NMOS1、NMOS2均导通，电容C的放电回路导通，电容C开始一次放电。该一次放电(CK一个周期的60％)并不能使施密特触发器的输入电压降至低触发阈值V_L(如，图4中的5V)，在一次放电完成后，施密特触发器的输出电压降低了，但施密特触发器的输出可能仍为高电平。当CK_PB进入高电平时，PMOS1、PMOS2均不导通，电容C不能进行充电；此时，CK_P为低电平，NMOS1导通、但NMOS2不导通，电容C的不能进行放电。即在CK的该周期中，电容C的一次放电时间为CK周期的60％，且无充电状态。如此，在CK该周期之后的M(M为≥1的整数)个周期电容C均重复该状态，直至电容C的充电电压降至施密特触发器的低触发阈值V_L。

从上面分析可以看出，由于CK_P占空比为60％，CK_PB占空比为40％，则针对图3的占空比检测电路(图2中左侧的占空比检测电路)，每次充电时间为60％，放电时间为60％；而针对图2中右侧的占空比检测电路，每一次充电时间为40％，放电时间为40％，因此体现在左侧的占空比检测电路的输出信号RCK上和左侧的占空比检测电路的输出信号RBCK上为：左侧的占空比检测电路中的施密特触发器第一次触发的时间更快，且施密特触发器的变化周期更小。

基于此，在本发明各实施例中，将相关技术中的占空比校准装置中的频率检测电路更换成边沿检测电路，并通过该边沿检测电路实现对RCK和RBCK的第一个变化边沿的检测，占空比校准装置利用该检测结果即可得到CK失真的情况。如此，本发明各实施例中的占空比校准装置可以减少频率检测电路的响应周期，从而有助于提高占空比的校准速度。

图5示出了本发明实施例占空比校准装置的结构组成图，本发明实施例的占空比校准装置500包括：占空比检测电路501、边沿检测电路502、控制电路503及占空比调节电路504；其中，

所述占空比检测电路501，用于基于时钟信号，生成第一信号和第二信号；所述第一信号承载了所述时钟信号中高电平部分的信息；所述第二信号承载了所述时钟信号中低电平部分的信息；

所述边沿检测电路502，用于检测所述第一信号中的第一个变化边沿以及所述第二信号中的第一个变化边沿，得到检测结果；

所述控制电路503，用于基于得到的检测结果，生成第一控制信号；

所述占空比调节电路504，用于根据所述第一控制信号对所述时钟信号进行校准。

实际应用时，本发明实施例中所述占空比校准装置500的原理框图如图6所示，所述占空比校准装置500包括：差分电路、两个占空比检测电路501、边沿检测电路502、控制电路503以及占空比调节电路504；其中：所述差分电路将时钟信号CK转换为时钟信号的差分信号CK_P和CK_PB，以便于后续占空比检测电路501的信号处理；所述占空比检测电路501通过前述的信号处理原理将CK的占空比信息转换为承载CK高电平信息的信号RCK以及承载CK低电平信息的信号RBCK；边沿检测电路502对RCK和RBCK的第一个变化边沿进行检测，并将检测结果传输给控制电路503；控制电路503通过检测结果即可获得CK的失真情况，同时根据该失真情况制定相应的占空比调整的控制指令，并将该控制指令传输给占空比调节电路504；占空比调节电路504根据该控制指令进行相应的占空比校准。

针对差分电路，需要说明的是，在实际应用时，占空比检测电路501只要能够实现将CK的占空比信息转换为承载CK高电平信息的信号RCK以及承载CK低电平信息的信号RBCK即可，并不限定其一定使用前述的原理实现。也就是说，占空比检测电路501也可以不经过CK的差分信号进行处理而直接对CK信号本身进行处理而得到RCK和RBCK，或者也可以直接将差分电路归属到占空比检测电路501中。

所述空比检测电路501，主要实现将时钟信号CK的占空比信息转换为承载CK高电平信息的信号RCK以及承载CK低电平信息的信号RBCK。

这里，所述时钟信号为待进行占空比校准的高速时钟信号；所述高电平是指所述时钟信号中高电压的部分，所述低电平是指所述时钟信号中低电压的部分。实际应用时，所述时钟信号可以为方波信号，所述高电平可以为方波信号中的高电压部分，所述低高电平可以为方波信号中的地电压部分。

这里，所述占空比检测电路501的具体实现原理如前所述。

在一实施例中，所述占空比检测电路包含：第一占空比检测电路和第二占空比检测电路；其中，

所述第一占空比检测电路，用于基于所述时钟信号中的高电平，生成所述第一信号；

所述第二占空比检测电路，用于基于所述时钟信号中的低电平，生成所述第二信号。

这里，所述第一占空比检测电路可以与图2中左侧的占空比检测电路进行类比；所述第二占空比检测电路可以与图2中左侧的占空比检测电路进行类比。可以理解的是：所述第一占空比检测电路可以实现对CK中高电平(即CK_P中的高电平和CK_PB中的低电平)信息的选择；所述第二占空比检测电路可以实现对CK中低电平(即CK_P中的低电平和CK_PB中的高电平)信息的选择。

所述边沿检测电路502，主要实现对RCK的第一个变化边沿出现的时刻和RBCK的第一个变化边沿出现的时刻进行检测。

需要说明的是，本实施例中为了便于理解，所列举的第一个变化边沿均列举的是上升沿。

根据前面占空比检测电路实现原理的分析可以得出：当RCK(代表CK高电平信息)和RBCK(代表CK低电平信息)中第一个变化边沿出现即代表占空比检测电路中的施密特触发器出现了首次触发，此时，RCK的第一变化边沿和RBCK的第一变化边沿出现的先后顺序可以说明CK的占空比是大于50％还是小于50％(谁先出现，代表谁的占空比大)；并且，根据RCK的第一变化边沿和RBCK的第一变化边沿出现的时间间隔可以得到CK占空比的具体值。

这里，根据RCK的第一变化边沿和RBCK的第一变化边沿出现的时间间隔得到CK占空比的具体值的方法如下：

t₁-t₂＝Δt (1)

V_H＝E[1-exp(-xt₁/RC)] (2)

V_H＝E[1-exp(-(1-x)t₂/RC)] (3)

其中，t₁为RCK的第一变化边沿出现的时刻；t₂为RBCK的第一变化边沿出现的时刻；Δt为RCK的第一变化边沿和RBCK的第一变化边沿出现的时间间隔；x为CK的占空比；V_H为占空比检测电路501中施密特触发器的高触发阈值；E为占空比检测电路501中电源的电压值；R为占空比检测电路501中RC电阻中的电阻值；C为占空比检测电路501中RC电阻中的电容值。

式2和式3中，V_H、E、R、C均可从占空比检测电路501的电路设计参数中获取，将式2和式3代入式1中，当Δt利用边沿检测电路502检测得到时，可计算出x的值，即得到CK占空比的具体值。

基于此，在一实施例中，其特征在于，所述边沿检测电路502，具体用于：检测所述第一信号中出现第一个变化边沿的第一时刻以及所述第二信号中出现第一个变化边沿的第二时刻；基于所述第一时刻和所述第二时刻，得到所述第一信号中的第一个变化边沿与所述第二信号中的第一个变化边沿出现时刻的先后顺序关系及出现时刻的时间间隔；

所述控制电路503，具体用于基于得到的所述第一信号中的第一个变化边沿与所述第二信号中的第一个变化边沿出现时刻的先后顺序关系及出现时刻的时间间隔，生成所述第一控制信号。

这里，利用所述边沿检测电路502得到的所述第一信号中的第一个变化边沿与所述第二信号中的第一个变化边沿出现时刻的先后顺序关系及出现时刻的时间间隔，控制电路503即可获知时钟信号CK的占空比的失真情况(CK占空比的具体值)。

实际应用时，所述边沿检测电路502的硬件实现框图如图7所示，边沿检测电路502的输入信号为：边沿检测电路502的时钟信号CLK、承载CK高电平信息的信号RCK以及承载CK低电平信息的信号RBCK以及边沿检测电路502的参数释放信号release；边沿检测电路502的输出信号为：CK_P_first表示RCK中的第一个变化边沿首先出现的标志信号(如，CK_P_first的初始值置为低电平0，当RCK中的第一个变化边沿较RBCK中的第一个变化边沿先出现，在RCK中的第一个变化边沿出现的时刻，将CK_P_first置为高电平1；当RCK中的第一个变化边沿较RBCK中的第一个变化边沿晚出现，CK_P_first一直为低电平0)，CK_PB_first表示RBCK中的第一个变化边沿首先出现的标志信号(如，CK_PB_first的初始值置为低电平0，当RBCK中的第一个变化边沿较RCK中的第一个变化边沿先出现，在RBCK中的第一个变化边沿出现的时刻，将CK_PB_first置为高电平1；当RBCK中的第一个变化边沿较RCK中的第一个变化边沿晚出现，CK_PB_first一直为低电平0)，count表示RCK中的第一个变化边沿出现时刻与RBCK中的第一个变化边沿出现时刻之间历经的计数次数。

实际应用时，利用count的值以及边沿检测电路502的时钟CLK与计数器的触发关系可以得到RCK的第一变化边沿和RBCK的第一变化边沿出现的时间间隔Δt。例如，边沿检测电路502的一个周期的CLK触发一次计数器的计数，则将count的值与CLK的周期求乘积，即得到了Δt。

如图8为与图7所示的所述边沿检测电路502的硬件实现框图对应的输入、输出信号的示意图。在图8中，CK_P_first的初始值置为低电平0，RCK中的第一个变化边沿较RBCK中的第一个变化边沿先出现，在RCK中的第一个变化边沿出现的时刻，CK_P_first被置为高电平1；CK_PB_first的初始值置为低电平0，RBCK中的第一个变化边沿较RCK中的第一个变化边沿晚出现，CK_PB_first一直被置为低电平0；count表示RCK中的第一个变化边沿出现时刻与RBCK中的第一个变化边沿出现时刻之间历经的计数次数。

如图9为实现图7所示的所述边沿检测电路502的硬件实现框图的软件流程示意图。首先，在未有测量任务时，边沿检测电路502处于空闲状态；当存在RCK及RBCK输入时，先对边沿检测电路502进行复位处理，当复位处理没有完成，沿检测电路502进入空闲状态，当复位处理没有完成，沿检测电路502开始对RCK及RBCK进行异或处理；当异或结果为1时，说明，RCK及RBCK中有一个出现了高电平1，此时，如果RCK＝＝1，则将CK_P_first置1

(说明RCK的第一个变化边沿首先出现)，并开始count计数，直到RBCK＝＝1

(说明RBCK的第一个变化边沿也出现了)；如果RBCK＝＝1，则将CK_PB_first置1(说明RBCK的第一个变化边沿首先出现)，并开始count计数，直到RCK＝＝1(说明RCK的第一个变化边沿也出现了)，至此，已经完成对RCK的第一变化边沿和RBCK的第一变化边沿出现的时刻的检测，参数释放信号release置1，释放所有参数，即将CK_P_first、CK_PB_first、count重新置为初始值，边沿检测电路502再次进入空闲状态。

实际应用时，所述边沿检测电路502可以利用专用集成电路(ASIC，ApplicationSpecific Integrated Circuit)或现场可编程逻辑门阵列(FPGA，Field ProgrammableGate Array)来实现。

边沿检测电路502得到检测结果(即所述第一信号中的第一个变化边沿与所述第二信号中的第一个变化边沿出现时刻的先后顺序关系及出现时刻的时间间隔)后，将检测结果发送给控制电路503。

所述控制电路503，通过接收所述边沿检测电路502的检测结果即可获得CK的失真情况，同时根据该失真情况制定相应的占空比调整的控制指令，并将该控制指令传输给占空比调节电路504。

实际应用时，所述控制电路503可以是中央处理器(CPU，Central ProcessingUnit)或微控制单元(MCU，Microcontroller Unit)或其它具有控制功能的器件。

所述占空比调节电路504接收到控制电路的控制指令后，根据该控制指令进行相应的占空比校准，使时钟信号CK回归正常值(如，50％)。

本发明实施例提供了一种占空比校准装置，包括：占空比检测电路，用于基于时钟信号，生成第一信号和第二信号；所述第一信号承载了所述时钟信号中高电平部分的信息；所述第二信号承载了所述时钟信号中低电平部分的信息；边沿检测电路，用于检测所述第一信号中的第一个变化边沿以及所述第二信号中的第一个变化边沿，得到检测结果；控制电路，用于基于得到的检测结果，生成第一控制信号；占空比调节电路，用于根据所述第一控制信号对所述时钟信号进行校准。本发明实施例的方案，在分别检测到待校准时钟信号对应的高电平部分信息的第一信号及待校准时钟信号对应的低电平部分信息的第二信号的第一个变化边沿时即能够获知待校准时钟信号的失真情况，如此，能够利用该失真情况对高速时钟信号的校准进行快速响应，以实现对高速时钟信号的快速校准。

实际应用时，考虑到占空比校准装置在分别检测到待校准时钟信号对应的高电平部分信息的第一信号及待校准时钟信号对应的低电平部分信息的第二信号的第一个变化边沿时即获知待校准时钟信号的失真情况，此时，已经可以完成校准工作，因此占空比检测电路已经可以结束其检测的工作。

基于此，本发明实施例又提供一种占空比校准装置1000，图10示出了本发明实施例占空比校准装置1000的结构组成图，所述占空比校准装置1000包括：

占空比检测电路1001，用于基于时钟信号，生成第一信号和第二信号；所述第一信号承载了所述时钟信号中高电平部分的信息；所述第二信号承载了所述时钟信号中低电平部分的信息；

边沿检测电路1002，用于检测所述第一信号中的第一个变化边沿以及所述第二信号中的第一个变化边沿，得到检测结果；

控制电路1003，用于基于得到的检测结果，生成第一控制信号；

占空比调节电路1004，用于根据所述第一控制信号对所述时钟信号进行校准。

其中，所述边沿检测电路1002，还用于：检测到所述第一信号中的第一个变化边沿以及所述第二信号中的第一个变化边沿后，生成第一标识信号；

所述控制电路1003，还用于根据所述第一标识信号，生成第二控制信号；

所述占空比校准装置1000，还包括电源开关电路1005，用于响应所述第二控制信号，关闭所述占空比检测电路1001的供电。

本实施例中的占空比校准装置1000与前述占空比校准装置500进行占空比校准的实现原理基本相同，不同点在于：本实施的占空比校准装置1000中包含了电源开关电路1005，该电源开关电路1005用于控制所述占空比检测电路1001的供电；同时边沿检测电路1002也根据该电源开关电路1005进行了功能上的优化。

这里，所述第一标识信号用于标识所述边沿检测电路1002某次的边沿检测工作已完成。

本实施例中的边沿检测电路1002与前述边沿检测电路502基本实现原理相同，不同点在于：本实施的边沿检测电路1002中增加了一个输出信号，该增加的输出信号用于标识所述边沿检测电路1002边沿检测工作已完成。

本实施例中的边沿检测电路1002的硬件实现框图如图11所示，边沿检测电路1002的输入信号为：边沿检测电路1002的时钟信号CLK、承载CK高电平信息的信号RCK以及承载CK低电平信息的信号RBCK以及边沿检测电路1002的参数释放信号release；边沿检测电路1002的输出信号为：边沿检测电路1002的输出信号为：CK_P_first表示RCK中的第一个变化边沿首先出现的标志信号(如，CK_P_first的初始值置为低电平0，当RCK中的第一个变化边沿较RBCK中的第一个变化边沿先出现，在RCK中的第一个变化边沿出现的时刻，将CK_P_first置为高电平1；当RCK中的第一个变化边沿较RBCK中的第一个变化边沿晚出现，CK_P_first一直为低电平0)，CK_PB_first表示RBCK中的第一个变化边沿首先出现的标志信号(如，CK_PB_first的初始值置为低电平0，当RBCK中的第一个变化边沿较RCK中的第一个变化边沿先出现，在RBCK中的第一个变化边沿出现的时刻，将CK_PB_first置为高电平1；当RBCK中的第一个变化边沿较RCK中的第一个变化边沿晚出现，CK_PB_first一直为低电平0)，count表示RCK中的第一个变化边沿出现时刻与RBCK中的第一个变化边沿出现时刻之间历经的计数次数；EN_PG表示RCK中的第一个变化边沿和RBCK中的第一个变化边沿均已出现的标志信号(如，EN_PG的初始值置为低电平0，当RCK中的第一个变化边沿出现时刻与RBCK中的第一个变化边沿出现时刻均已出现，在较晚的第一个变化边沿出现的时刻，将EN_PG置为高电平1)。

如图12为与图11所示的所述边沿检测电路1002的硬件实现框图对应的输入、输出信号的示意图。在图12中，CK_P_first的初始值置为低电平0，RCK中的第一个变化边沿较RBCK中的第一个变化边沿先出现，在RCK中的第一个变化边沿出现的时刻，CK_P_first被置为高电平1；CK_PB_first的初始值置为低电平0，RBCK中的第一个变化边沿较RCK中的第一个变化边沿晚出现，CK_PB_first一直被置为低电平0；count表示RCK中的第一个变化边沿出现时刻与RBCK中的第一个变化边沿出现时刻之间历经的计数次数，EN_PG的初始值置为低电平0，RCK中的第一个变化边沿出现时刻与RBCK中的第一个变化边沿出现时刻均已出现，在较晚的RBCK中的第一个变化边沿出现的时刻，将EN_PG置为高电平1。

如图13为实现图11所示的所述边沿检测电路1002的硬件实现框图的软件流程示意图。首先，在未有测量任务时，边沿检测电路1002处于空闲状态；当存在RCK及RBCK输入时，先对边沿检测电路1002进行复位处理，当复位处理没有完成，边沿检测电路1002进入空闲状态，当复位处理没有完成，边沿检测电路1002开始对RCK及RBCK进行异或处理；当异或结果为1时，说明，RCK及RBCK中有一个出现了高电平1，此时，如果RCK＝＝1，则将CK_P_first置1(说明RCK的第一个变化边沿首先出现)，并开始count计数，直到RBCK＝＝1(说明RBCK的第一个变化边沿也出现了)；如果RBCK＝＝1，则将CK_PB_first置1(说明RBCK的第一个变化边沿首先出现)，并开始count计数，直到RCK＝＝1(说明RCK的第一个变化边沿也出现了)，至此，已经完成对RCK的第一变化边沿和RBCK的第一变化边沿出现的时刻的检测，将EN_PG置为高电平1，接下来参数释放信号release置1，释放所有参数，即将CK_P_first、CK_PB_first、count重新置为初始值0，边沿检测电路1002再次进入空闲状态。

如图14为利用图11所示的所述边沿检测电路1002得到的模拟结果，该模拟结果与实际分析相符。

实际应用时，所述边沿检测电路1002可以利用ASIC或FPGA来实现。

在边沿检测电路1002得到EN_PG置为高电平1时，将该第一标识信号发送给控制电路1003。

所述控制电路1003，接收到第一标识信号时，生成用于关闭所述占空比检测电路1001供电的第二控制信号。

在一实施例中所述占空比检测电路1001包含：第一占空比检测子电路及第二占空比检测子电路；其中，

所述电源开关电路1005，用于响应所述第二控制信号，关闭所述第一占空比检测子电路及所述第二占空比检测子电路的供电；

所述第一占空比检测子电路，用于基于所述时钟信号中的高电平，生成所述第一信号；

所述第二占空比检测子电路，用于基于所述时钟信号中的低电平，生成所述第二信号。

实际应用时，所述电源开关电路1005的硬件电路示意图如图15所示，图15中的主要实现原理与图3相同，不同之处在于：在图3所示的硬件电路的基础上增加了电源开关电路1005。

实际应用时，所述电源开关电路1005可以利用开关管实现(如图15中的PMOS管)。当接收到EN_PG置为高电平1时，控制电路503发出clear信号，所述电源开关电路在clear信号(低电平0)的作用下，将开关管关闭，以关闭所述第一占空比检测子电路及所述第二占空比检测子电路的(图15中仅示出了第一占空比检测子电路)电源。

需要说明的是：图15中仅示出了电源开关电路1005对应于第一占空比检测子电路的部分电路，实际应用时，电源开关电路1005还存在对应于第二占空比检测子电路的部分电路，用于在clear信号(低电平0)的作用下，关闭所述第二占空比检测子电路的电源。

需要说明的是：控制电路1003在发出第二控制信号后，可以在接收到上位机输入的命令后，也可以以预设的周期发送第三控制命令(用于开启所述占空比检测电路1001的供电的指令)。这里，电源开关电路1005，响应所述第三控制信号，开启所述占空比检测电路1001的供电，以便于下一次占空比校准的开展。

本发明实施例中的占空比校准装置首先能够实现对高速时钟信号的快速校准，其次在一获取到边沿检测电路的检测工作完成时即将占空比检测电路的电源关闭，使占空比检测器没有功耗，达到了降低占空比校准装置功耗的作用。

基于上述装置，本发明实施例还提供了一种占空比校准方法，如图16所示，所述占空比校准方法包括以下步骤：

步骤1601：占空比校准装置的占空比检测电路基于时钟信号，生成第一信号和第二信号；所述第一信号承载了所述时钟信号中高电平部分的信息；所述第二信号承载了所述时钟信号中低电平部分的信息；

步骤1602：所述占空比校准装置的边沿检测电路检测所述第一信号中的第一个变化边沿以及所述第二信号中的第一个变化边沿，得到检测结果；

步骤1603：所述占空比校准装置的控制电路基于得到的检测结果，生成第一控制信号；

步骤1604：所述占空比校准装置的占空比调节电路根据所述第一控制信号对所述时钟信号进行校准。

在一实施例中，所述边沿检测电路检测所述第一信号中的第一个变化边沿以及所述第二信号中的第一个变化边沿，得到检测结果，包括：

所述边沿检测电路检测所述第一信号中出现第一个变化边沿的第一时刻以及所述第二信号中出现第一个变化边沿的第二时刻；基于所述第一时刻和所述第二时刻，得到所述第一信号中的第一个变化边沿与所述第二信号中的第一个变化边沿出现时刻的先后顺序关系及出现时刻的时间间隔；

所述控制电路基于得到的检测结果，生成第一反馈信号，包括：

所述控制电路基于得到的所述第一信号中的第一个变化边沿与所述第二信号中的第一个变化边沿出现时刻的先后顺序关系及出现时刻的时间间隔，生成所述第一控制信号。

在一实施例中，所述方法还包括：

所述边沿检测电路检测到所述第一信号中的第一个变化边沿以及所述第二信号中的第一个变化边沿后，生成第一标识信号；

所述控制电路根据所述第一标识信号，生成第二控制信号；

所述占空比校准装置的电源开关电路响应所述第二控制信号，关闭所述占空比检测电路的供电。

在一实施例中，所述占空比检测电路包含：

第一占空比检测子电路，用于基于所述时钟信号中的高电平，生成所述第一信号；

第二占空比检测子电路，用于基于所述时钟信号中的低电平，生成所述第二信号。

在一实施例中，所述占空比检测电路包含：第一占空比检测子电路及第二占空比检测子电路；其中，

所述电源开关电路响应所述第二控制信号，关闭所述占空比检测电路的供电，包括：

所述电源开关电路响应所述第二控制信号，关闭所述第一占空比检测子电路及所述第二占空比检测子电路的供电；

所述第一占空比检测子电路，用于基于所述时钟信号中的高电平，生成所述第一信号；

所述第二占空比检测子电路，用于基于所述时钟信号中的低电平，生成所述第二信号。

本发明实施例提供了一种占空比校准方法，包括：占空比校准装置的占空比检测电路基于时钟信号生成第一信号和第二信号；所述第一信号承载了所述时钟信号中高电平部分的信息；所述第二信号承载了所述时钟信号中低电平部分的信息；所述占空比校准装置的边沿检测电路检测所述第一信号中的第一个变化边沿以及所述第二信号中的第一个变化边沿，得到检测结果；所述占空比校准装置的控制电路基于得到的检测结果，生成第一控制信号；所述占空比校准装置的占空比调节电路根据所述第一控制信号对所述时钟信号进行校准。本发明实施例的方案，在分别检测到待校准时钟信号对应的高电平部分信息的第一信号及待校准时钟信号对应的低电平部分信息的第二信号的第一个变化边沿时即能够获知待校准时钟信号的失真情况，如此，能够利用该失真情况对高速时钟信号的校准进行快速响应，以实现对高速时钟信号的快速校准。

需要说明的是：“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

另外，本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。