具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。

本申请实施例提供一种阵列基板，包括阵列设置的多个像素，像素包括驱动晶体管、数据写入晶体管、复位晶体管、补偿晶体管和发光元件，驱动晶体管和数据写入晶体管为第一类晶体管，复位晶体管和补偿晶体管为第二类晶体管；

阵列基板包括自下而上层叠设置的基底、第一半导体层、第一金属层、第二金属层、第二半导体层、第三金属层，第一半导体层包括各第一类晶体管的有源层，第二半导体层包括各第二类晶体管的有源层；

其中，第一金属层包括各第一类晶体管的顶栅极，第二金属层包括第一主扫描线和第二主扫描线，第三金属层包括第一次扫描线和第二次扫描线，第一主扫描线包括复位晶体管的底栅极，第一次扫描线包括复位晶体管的顶栅极，第二主扫描线包括补偿晶体管的底栅极，第二次扫描线包括补偿晶体管的顶栅极。

本申请实施例提供一种阵列基板及显示面板。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。

实施例一、

请参阅图1、图2，图3、图4，图1为本申请实施例提供的阵列基板上像素的等效电路的示意图，图2为本申请实施例提供的阵列基板上像素的等效电路图的时序图，图3为本申请实施例提供的阵列基板上的像素的截面膜层结构示意图，图4为本申请实施例提供的阵列基板上的像素版图布局的示意图。

本申请实施例提供了一种阵列基板100，包括阵列设置的多个像素200，像素200包括驱动晶体管T1、数据写入晶体管T2、复位晶体管T4、补偿晶体管T3和发光元件OL，驱动晶体管T1和数据写入晶体管T2为第一类晶体管，复位晶体管T4和补偿晶体管T3为第二类晶体管；

阵列基板100包括自下而上层叠设置的基底11、第一半导体层13、第一金属层15、第二金属层17、第二半导体层19、第三金属层21，第一半导体层13包括各第一类晶体管的有源层，第二半导体层19包括各第二类晶体管的有源层；

其中，第一金属层15包括各第一类晶体管的顶栅极，第二金属层17包括第一主扫描线Sn(11)和第二主扫描线Sn(vt1)，第三金属层21包括第一次扫描线Sn(12)和第二次扫描线Sn(vt2)，第一主扫描线Sn(11)包括复位晶体管T4的底栅极，第一次扫描线Sn(12)包括复位晶体管T4的顶栅极，第二主扫描线Sn(vt1)包括补偿晶体管T3的底栅极，第二次扫描线Sn(vt2)包括补偿晶体管T3的顶栅极。

进一步的，在一些实施例的阵列基板100中，第一类晶体管为多晶硅晶体管，第二类晶体管为氧化物晶体管。

进一步的，在一些实施例的阵列基板100中，第一主扫描线Sn(11)在基底11上的正投影和第一次扫描线Sn(12)在基底11上的正投影至少部分重叠；

第二主扫描线Sn(vt1)在基底11上的正投影和第二次扫描线Sn(vt2)在基底11上的正投影至少部分重叠。

进一步的，在一些实施例的阵列基板100中，补偿晶体管T3的有源层和复位晶体管T4的有源层为相互连接的一体结构，补偿晶体管T3和复位晶体管T4之间的第二半导体层的材料被导体化。

进一步的，在一些实施例的阵列基板100中，还包括存储电容Cst，存储电容Cst与驱动晶体管T1电连接；

第一金属层15包括存储电容Cst的第一电容电极Cst11，第二金属层17包括存储电容Cst的第二电容电极Cst12。

进一步的，在一些实施例的阵列基板100中，还包括设于第三金属层21远离基底11一侧的第四金属层23，第四金属层23包括数据线Data和第一电源线VDD1。

进一步的，在一些实施例的阵列基板100中，还包括设于第四金属层23层远离基底11一侧的第五金属层25，第五金属层25包括第二电源线VDD2，第二电源线VDD2与第一电源线VDD1电连接，第二电源线VDD2的延伸方向与第一电源线VDD1的延伸方向相同，第二电源线VDD2在基底11上的正投影与第一电源线VDD1在基底11上的正投影至少部分重叠。

进一步的，在一些实施例的阵列基板100中，第二电源线VDD2还包括一凸出部301，凸出部301在基底11上的正投影覆盖驱动晶体管T1、补偿晶体管T3和复位晶体管T4在基底11上的正投影。

进一步的，在一些实施例的阵列基板100中，像素还包括：重置晶体管T7、第一发光控制晶体管T5和第二发光控制晶体管T6，重置晶体管T7、第一发光控制晶体管T5和第二发光控制晶体管T6为第一类晶体管。

下面对上述实施例的结构和连接关系进行进一步的说明。

请参阅图3、图4，像素200设置于阵列基板100上，阵列基板100的层结构可以如下，但不限于如下层结构数量和顺序，阵列基板100的层结构包括：基底11；设于基底11上的缓冲层12，设于缓冲层12上的第一半导体层13；设于第一半导体层13上的第一栅极绝缘层14；设于第一栅极绝缘层14上的第一金属层15；设于第一金属层15上的电容绝缘层16；设于电容绝缘层16上的第二金属层17；设于第二金属层17上的第二栅极绝缘层18；设于第二栅极绝缘层18上的第二半导体层19；设于第二半导体层19上的第三栅极绝缘层20；设于第三栅极绝缘层20上的第三金属层21；设于第三金属层21上的层间绝缘层22；设于层间绝缘层22上的第四金属层23；设于第四金属层23上的第一平坦层24；设于第一平坦层24上的第五金属层25；设于第五金属层25上的第二平坦层26；设于第二平坦层上的阳极27；设于阳极27上的像素定义层28。

请参阅图3、图4、图5、图6、图7、图8、图9、图10、图11、图12，图5为本申请实施例提供的像素版图中的第一半导体层的图案示意图，图6为本申请实施例提供的像素版图中的第一金属层的图案示意图，图7为本申请实施例提供的像素版图中的第二金属层的图案示意图，图8为本申请实施例提供的像素版图中的第二半导体层的图案示意图，图9为本申请实施例提供的像素版图中的第三金属层的图案示意图，图10为本申请实施例提供的像素版图中的第四金属层的图案示意图，图11为本申请实施例提供的像素版图中的第五金属层的图案示意图，图12为本申请实施例提供的像素版图中的第一半导体层至第一金属层的堆叠结构示意图。

请结合图3、图4、图5、图12，第一半导体层13包括驱动晶体管T1的有源层T1B、源极T1S和漏极T1D，第一半导体层13包括数据写入晶体管T2的有源层T2B、源极T2S和漏极T2D，第一半导体层13包括第一发光控制晶体管T5的有源层T5B、源极T5S和漏极T5D，第一半导体层13包括第二发光控制晶体管T6的有源层T6B、源极T6S和漏极T6D，第一半导体层13包括重置晶体管T7的有源层T7B、源极T7S和漏极T7D，各晶体管的有源层相互连接，不同晶体管之间的第一半导体层的材料被导体化，以便充当源极或漏极的走线或电极进行电性连接。即，第一半导体层13包括各第一类晶体管的有源层。

具体的，第一类晶体管为多晶硅晶体管，采用多晶硅材料作为半导体层，例如低温多晶硅(LTPS)。

具体的，复位信号源可以包括第一复位信号源VI1和第二复位信号源VI2，第一半导体层13包括第二复位信号源VI12，第一半导体层13包括被导体化形成的第二复位信号源VI12。

请结合图3、图4、图6、图12，第一金属层15包括第三扫描线Sn(d)、第四扫描线Sn(x)、发光控制信号线EM、驱动晶体管T1的栅极T1G，其中，数据写入晶体管T2的栅极T2G为第三扫描线Sn(d)的一部分，重置晶体管T7的栅极T7G为第四扫描线Sn(x)的一部分，第一发光控制晶体管T5的栅极T5G和第二发光控制晶体管T6的栅极T6G为发光控制信号线EM的一部分，驱动晶体管T1的栅极T1G复用为存储电容Cst的第一电容电极C11。即，第一金属层15图案化形成了第一类晶体管的顶栅极。

请结合图3、图4、图7，第二金属层17包括复位信号源VI的走线、第一主扫描线Sn(11)、第二主扫描线Sn(vt1)、存储电容Cst的第二电容电极C12，复位晶体管T4的底栅极T4G1为第一主扫描线Sn(11)的一部分，补偿晶体管T3的底栅极T3G1为第二主扫描线Sn(vt1)的一部分。即，第二金属层17图案化形成了第二类晶体管的底栅极。

具体的，复位信号源VI可以包括第一复位信号源VI1和第二复位信号源VI2，第二金属层17包括第一复位信号源VI11，第一半导体层13包括第二复位信号源VI12，通过设置第二复位信号源VI12可以降低复位信号源VI的阻抗，提高各个像素中复位信号源VI的电位均一性。

请结合图3、图4、图8，第二半导体层19包括补偿晶体管T3的有源层T3B、源极T3S和漏极T3D，第二半导体层19包括复位晶体管T4的有源层T4B、源极T4S和漏极T4D。即，第二半导体层19图案化形成了各第二类晶体管的有源层。

具体的，第二类晶体管为氧化物晶体管，采用金属氧化物作为半导体材料，例如IGZO(氧化铟镓锌)材料。

具体的，补偿晶体管T3的有源层和复位晶体管T4的有源层为相互连接的一体结构，补偿晶体管T3和复位晶体管T4之间的第二半导体层的材料被导体化，被导体化的第二半导体层的部位充当补偿晶体管T3的源极T3S和漏极T3D、复位晶体管T4的源极T4S和漏极T4D，不需要另外制作金属层来作为第二类晶体管的源极和漏极，可以减小阵列基板100的层结构复杂性和简化制作工艺。

请结合图3、图4、图9，第三金属层21包括第一次扫描线Sn(12)和第二次扫描线Sn(vt2)，复位晶体管T4的顶栅极T4G2为第一次扫描线Sn(12)的一部分，补偿晶体管T3的顶栅极T3G2为第二次扫描线Sn(vt2)的一部分。即，第三金属层21图案化形成了第二类晶体管的顶栅极。

具体的，在多晶硅的像素中，多晶硅薄膜晶体管的漏电流较大，尤其是在低频显示时由于漏电流较大而容易导致栅极电压不稳定，从而使栅极和源极电位差不稳定，导致OLED发光元件的电流不稳定，显示面板出现闪烁现象，在本申请实施例中，电连接第一电容电极Cst11的补偿晶体管T3和复位晶体管T4使用氧化物晶体管，氧化物晶体管漏电流小，可以改善驱动晶体管T1的栅极和源极电位差不稳定，从而避免显示面板出现闪烁现象，进一步的，补偿晶体管T3和复位晶体管T4均使用双栅极结构，补偿晶体管T3包括底栅极T3G1和顶栅极T3G2，复位晶体管T4包括底栅极T4G1和顶栅极T4G2，双栅极结构可以更好的关闭补偿晶体管T3和复位晶体管T4，使得补偿晶体管T3和复位晶体管T4的漏电流减小到最小，从而使得驱动晶体管T1的栅极和源极电位差达到最稳定状态，从而防止显示面板出现闪烁现象。

具体的，第一主扫描线Sn(11)在基底11上的正投影和第一次扫描线Sn(12)在基底11上的正投影至少部分重叠，即补偿晶体管T3的底栅极T3G1和顶栅极T3G2至少部分重叠，补偿晶体管T3的双栅极重叠部分共同起到同时开启和关闭补偿晶体管T3的作用，可以提升补偿晶体管T3的开启状态下的迁移率，可以减小补偿晶体管T3关闭状态下的漏电流。第二主扫描线Sn(vt1)在基底11上的正投影和第二次扫描线Sn(vt2)在基底11上的正投影至少部分重叠，即复位晶体管T4的底栅极T4G1和顶栅极T4G2至少部分重叠，复位晶体管T4的双栅极重叠部分共同起到同时开启和关闭复位晶体管T4的作用，可以提升复位晶体管T4的开启状态下的迁移率，可以减小复位晶体管T4关闭状态下的漏电流。

请结合图3、图4、图10，第四金属层23包括数据线Data、第一电源线VDD1、第一连接电极201、第二连接电极202、第三连接电极203、第四连接电极204，第一连接电极201、第二连接电极202、第三连接电极203、第四连接电极204起到桥接电极传递信号的作用，具体的通过后续介绍的各种过孔连接其他层。

请结合图3、图4、图11，第五金属层25包括第二电源线VDD2，第二电源线VDD2与第一电源线VDD1电性连接并供给相同信号，可以最大化的降低第一电源线VDD1上的电压降(IRDrop)，从而提升整个阵列基板100上的第一电源线VDD1上的电压均一性和稳定性，从而提升显示品质。

具体的，第二电源线VDD2还包括一凸出部301，凸出部301在基底11上的正投影覆盖驱动晶体管T1、补偿晶体管T3和复位晶体管T4在基底11上的正投影，即第二电源线VDD2的凸出部301起到屏蔽驱动晶体管T1、补偿晶体管T3和复位晶体管T4的作用，避免凸出部301上方的发光元件OL的阳极等电极通过电容耦合等作用影响到驱动晶体管T1、补偿晶体管T3和复位晶体管T4的工作稳定性，凸出部301还可以对存储电容Cst起到屏蔽作用，避免凸出部301上方的发光元件OL的阳极等电极通过电容耦合等作用影响到存储电容Cst的电压稳定性，因此，凸出部301可以提升存储电容Cst、驱动晶体管T1、补偿晶体管T3和复位晶体管T4的电压稳定性，从而避免显示面板出现闪烁现象。

具体的，第二电源线VDD2与第一电源线VDD1电连接，第二电源线VDD2的延伸方向与第一电源线VDD1的延伸方向相同，第二电源线VDD2在基底11上的正投影与第一电源线VDD1在基底11上的正投影至少部分重叠，由于第二电源线VDD2与第一电源线VDD1电连接并供给相同电信号，因此第二电源线VDD2在基底11上的正投影与第一电源线VDD1在基底11上的正投影重叠以后，可以减小第二电源线VDD2和第一电源线VDD1在版图(layout)布局上占据的空间，可以提升阵列基板100的像素分辨率。

下面对各晶体管的连接关系进行详细说明。

本申请实施例提供的阵列基板100包括阵列设置的像素200，像素200包括像素电路和发光元件OL，发光元件OL的第一电极电连接第一电源线VDD1，发光元件的OL第二电极电连接第三电源VSS，像素电路耦合在第一电源线VDD1和发光元件OL的第一电极之间，像素电路包括驱动晶体管T1、数据写入晶体管T2、存储电容Cst、补偿晶体管T3、复位晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6、重置晶体管T7。

驱动晶体管T1的栅极T1G电连接第一节点A，驱动晶体管T1的源极T1S电连接第二节点B，驱动晶体管T1的漏极T1D电连接第三节点C；

数据写入晶体管T2的栅极T2G电连接第三扫描线Sn(d)，数据写入晶体管T2的源极T2S电连接数据线Data，数据写入晶体管T2的漏极T2D电连接第二节点B；

存储电容Cst包括第一电容电极C11和第二电容电极C12，第二电容电极C12电连接第一电源线VDD1，第一电容电极C11电连接第一节点A；

复位晶体管T4，复位晶体管T4的栅极T4G电连接第一扫描线Sn，复位晶体管T4的源极T4S电连接第一节点A，复位晶体管T4的漏极T4D电连接复位信号源VI，第一扫描线Sn包括第一主扫描线Sn(11)和第一次扫描线Sn(12)；

补偿晶体管T3，补偿晶体管T3的栅极T3G电连接第二扫描线Sn(vt)，补偿晶体管T3的源极T3S电连接第三节点C，补偿晶体管T3的漏极T3D电连第一节点A，第二扫描线Sn(vt)包括第二主扫描线Sn(vt1)和第二次扫描线Sn(vt2)，第二主扫描线Sn(vt1)和第二次扫描线Sn(vt2)在像素200内或在像素200外电性连接，第二主扫描线Sn(vt1)和第二次扫描线Sn(vt2)在像素200外电性连接可以为在阵列基板100的非显示区电性连接；

重置晶体管T7，重置晶体管T7的栅极T7G电连接第四扫描线Sn(x)，重置晶体管T7的源极T7S电连接复位信号源VI，重置晶体管T7的漏极T7D电连接发光元件OL的第一电极，发光元件OL的第一电极可以为发光元件的阳极，发光元件OL的第二电极可以为阴极，复位信号源VI可以包括第一复位信号源VI1和第二复位信号源VI2中的一种或两种；

第一发光控制晶体管T5，第一发光控制晶体管T5的栅极T5G电连接发光控制信号线EM，第一发光控制晶体管T5的源极T5S电连接第一电源线VDD1，第一发光控制晶体管T5的漏极T5D电连接第二节点B；

第二发光控制晶体管T6，第二发光控制晶体管T6的栅极T6G电连接发光控制信号线EM，第二发光控制晶体管T6的源极T6S电连接第三节点C，第二发光控制晶体管T6的漏极T6D电连接发光元件OL的第一电极。

发光元件OL的第二电极电连接第三电源VSS。

请结合图1、图2、图3，下面对上述实施例的像素200的工作过程进行进一步的说明。

在复位阶段t1，第一扫描线Sn的信号和第三扫描线Sn(d)的信号为高电位，第二扫描线Sn(vt)、第四扫描线Sn(x)的信号和发光控制信号线EM的信号为低电位，驱动晶体管T1、数据写入晶体管T2、补偿晶体管T3、重置晶体管T7、第一发光控制晶体管T5、第二发光控制晶体管T6关闭，复位晶体管T4、重置晶体管T7打开，复位信号源VI供给第一节点A和发光元件OL的第一电极以复位信号。

在数据写入阶段t2，第一扫描线Sn的信号、第三扫描线Sn(d)的信号和发光控制信号线EM的信号为低电位，第二扫描线Sn(vt)和第四扫描线Sn(x)的信号为高电位，补偿晶体管T3打开，将驱动晶体管T1的栅极T1G与漏极T1D导通，通过驱动晶体管T1的阈值电压在驱动晶体管T1的栅极T1G与源极T1S之间生成电压差，此时，驱动晶体管T1打开，数据写入晶体管T2打开，向第二节点B输入数据线Data的数据信号，数据线Data的数据信号包含补偿的阈值电压，并被输入至驱动晶体管T1的栅极T1G，从而补偿了驱动晶体管T1的阈值电压偏差。写入的数据线Data的数据信号通过驱动晶体管T1给第一节点A充电，直至第一节点A的电压变为Vdata-Vth，驱动晶体管T1截止。

在发光阶段t3，第一扫描线Sn的信号和第二扫描线Sn(vt)的信号为低电位，第三扫描线Sn(d)的信号和第四扫描线Sn(x)的信号为高电位，发光控制信号线EM的信号为高电位，数据写入晶体管T2、补偿晶体管T3、复位晶体管T4、重置晶体管T7关闭，第一发光控制晶体管T5、第二发光控制晶体管T6打开，驱动晶体管T1保持打开状态，第一电源VDD的信号流向发光元件OL，此时发光元件OL发光工作。

下面对上述实施例的结构和连接关系进行进一步的说明。

下面结合图1、图2、图4。其中，阵列基板100包括第一种过孔Via1、第二种过孔Via2、第三种过孔Via3、第四种过孔Via4、第五种过孔Via5。第二金属层17与第四金属层23通过第一种过孔Via1连接，第四金属层23与第一半导体层13通过第二种过孔Via2连接，第四金属层23与第二半导体层19通过第三种过孔Via3连接，第四金属层23与第一金属层15通过第四种过孔Via4连接，第五金属层25与第四金属层23通过第五种过孔Via5连接。第一连接电极201、第二连接电极202、第三连接电极203和第四连接电极204通过对应的过孔连接对应的其他层的走线或电极。

在本申请实施例中，多晶硅薄膜晶体管的漏电流较大，尤其是在低频显示时由于漏电流较大而容易导致栅极电压不稳定，从而使栅极和源极电位差不稳定，导致OLED发光元件的电流不稳定，显示面板出现闪烁现象，在本申请实施例中，电连接第二电容电极Cst12的补偿晶体管T3和复位晶体管T4使用氧化物晶体管，氧化物晶体管漏电流小，可以改善驱动晶体管T1的栅极和源极电位差不稳定，从而避免显示面板出现闪烁现象，进一步的，补偿晶体管T3和复位晶体管T4均使用双栅极结构，补偿晶体管T3包括底栅极T3G1和顶栅极T3G2，复位晶体管T4包括底栅极T4G1和顶栅极T4G2，双栅极结构可以更好的关闭补偿晶体管T3和复位晶体管T4，使得补偿晶体管T3和复位晶体管T4的漏电流减小到最小，从而使得驱动晶体管T1的栅极和源极电位差达到最稳定状态，从而防止显示面板出现闪烁现象。

实施例二、

本申请实施例还提供了一种显示面板，包括如上述实施例中任一项所述的阵列基板100，阵列基板100还包括像素定义层28，发光元件OL设置于像素定义层28的开口内，显示面板还包括设于发光元件OL上的封装层。

以上对本申请实施例所提供的一种阵列基板及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。