具体实施方式

下文结合附图所阐述的具体实施方式旨在作为对各种配置的描述并不旨在表示其中可以实践本文中所描述的概念的唯一配置。具体实施方式包括用于提供对各种概念的透彻理解的特定细节。然而，对于本领域技术人员而言，显而易见的是，可以在没有这些具体细节的情况下实践这些概念。在一些实例中，众所周知的结构和部件以框图形式示出，以便避免混淆这些概念。

虽然为了解释的简单起见，这些方法被示为和描述为一系列动作，但是应当理解和领会，这些方法不受动作次序的限制，因为一些动作可以根据一个或多个方面按不同次序和/或与本文中所示出和描述的其他动作同时发生。例如，本领域技术人员应当理解和领会，方法可以可替代地诸如在状态图中表示为一系列相互关联的状态或事件。而且，根据一个或多个方面，可能无需所有所图示的动作来实现方法。

使用无源电路元件和有源电路元件的电气电路广泛用于实现多种信号处理功能。在一个示例中，信号处理功能可以在时域中(即，作为时间函数)或在频域中(即，作为频率函数)进行描述。例如，在频域中，信号可以由频谱来描述，例如，随频率的幅度响应和相位响应。滤波器为依赖于频域特性(诸如用于将输入信号的输入频谱变换为输出信号的输出频谱的滤波器传递函数)的电路元件。存在许多不同的滤波器示例，诸如低通滤波器、高通滤波器、带通滤波器、带阻滤波器等。

在一个示例中，电气电路包括射频前端(RFFE)模块，其可以具有功率放大器、低噪声放大器、开关、滤波器和/或变压器等。在一个示例中，带通滤波器是电气电路中的电路元件，其可以用于依据信号的频谱选择性地传输或拒斥信号。例如，信号可以具有在从低频f_LOW到高频f_HIGH的频率范围内具有显著能量分布的频谱。带通滤波器的第一关键特点是其通带，即，通过带通滤波器传输的第一频率范围。例如，通带可以由具有半功率响应的频率值指定，例如，-3dB幅度响应点。

带通滤波器的第二关键特点是其阻带。阻带是被带通滤波器拒斥的第二频率范围。带通滤波器的第三关键特点是其滚降(rolloff)。滚降是从带通滤波器的通带过渡到带通滤波器的阻带的衰减斜率(例如，dB/MHz)。带通滤波器的第四关键特点是其插入损耗。插入损耗是带通滤波器的通带上的衰减数量。在一个示例中，滚降(衰减斜率)和插入损耗可能是带通滤波器设计中的权衡参数。例如，单个带通滤波器设备的级联(即，串联)可以允许在较高滚降与较低插入损耗之间进行权衡。

在一个示例中，微波频率区域(例如，大约1GHz至10GHz)中的带通滤波器实现方式可以包括表面声波(SAW)滤波器和体声波(BAW)滤波器。例如，带通滤波器可以使用多个谐振器来实现。谐振器是表现出频率谐振的设备。在一个示例中，可以使用多个SAW谐振器来实现SAW滤波器。在一个示例中，可以使用多个BAW谐振器来实现BAW滤波器。这些SAW/BAW滤波器可以提供急剧滚降，但具有相对窄带的带通滤波，例如，在大约3GHz至6GHz的中心频率上提供大约100MHz的通带。本领域技术人员应当理解，本文中所陈述的通带和中心频率仅仅是示例，并且本公开不限于本文中所公开的示例。

可替代地，窄带可以定义为小于中心频率的5％的通带。然而，在一些情况(例如，5G无线应用)下，期望具有相对宽带带通滤波(例如，高达400MHz的通带)的带通滤波器。可替代地，宽带可以定义为大于中心频率的5％的通带。在一些示例中，SAW/BAW滤波器不能提供这种宽带性能。本公开提供用于具有宽带性能的微波频率区域(例如，大于中心频率的5％)中的宽带带通滤波的带通滤波器实现方式。

图1图示了体声波(BAW)滤波器的滤波器传递函数的示例曲线图100。在示例曲线图100中，纵轴示出了以分贝(dB)为单位的幅度响应，而横轴示出了以MHz为单位的频率范围。在图1中，BAW滤波器在1560MHz至1935MHz的频率范围内的幅度响应被示为处于-70dB至0dB的范围之内。在示例曲线图100中，(例如，介于-3dB幅度响应点之间的)通带宽度相对窄带(例如，宽度小于100MHz)。

在一个示例中，通带可以被指定为相对带宽。相对带宽可以定义为通带宽度与中心频率的比例。在示例曲线图100中，在这种情况下，相对带宽小于5％(即，1745MHz中心频率上的75MHz通带宽度约为4.3％的相对带宽)。图1示出了滤波器传递函数包括从通带到阻带的急剧滚降，而没有实现宽通带(例如，带宽大于100MHz)。也就是说，BAW滤波器的滤波器传递函数包括从通带到阻带的急剧滚降，其中通带带宽小于100MHz。

图2图示了具有体声波(BAW)谐振器和电感器的组合的带通滤波器200的示例。在一个示例中，电感器是三维(3D)电感器。在带通滤波器200中，低损耗基板(例如，玻璃晶片)可以用于通过金属镀制工艺实现高Q电感器。在一个示例中，高Q(即，高质量)电感器是具有高度谐振行为的电感器。例如，BAW谐振器工艺不能用于实现电感器，诸如高Q电感器。在一个示例中，集成BAW谐振器和电感器的封装方法形成了具有急剧滚降的宽带带通滤波器。

图3图示了具有谐振器和电感器的组合的带通滤波器300的电气示意图的示例。在一个示例中，带通滤波器300包括四个谐振器：第一谐振器310、第二谐振器320、第三谐振器330和第四谐振器340。本领域技术人员应当理解，尽管示出了四个谐振器，但是可以在本公开的范围和精神内使用其他数量的谐振器。

在一个示例中，第一谐振器310是第一BAW谐振器，第二谐振器320是第二BAW谐振器，第三谐振器是第三BAW谐振器，第四谐振器是第四BAW谐振器。尽管本文公开了BAW谐振器，但是在一些示例中，可以使用其他类型的谐振器，诸如但不限于表面声波(SAW)谐振器。

在一个示例中，第三谐振器330包括第一端子331和第二端子332。并且，第四谐振器340包括第一端子342和第二端子342。在一个示例中，第一谐振器310连接到第三谐振器330的第一端子331，而第二谐振器320连接到第三谐振器330的第二端子332，如图3所示。在一个示例中，第一谐振器310也连接到第四谐振器340的第二端子342，而第二谐振器320也连接到第四谐振器340的第一端子341，如图3所示。

在一个示例中，带通滤波器300包括两个电感器：第一电感器350和第二电感器360。在一个示例中，第一电感器350是第一3D电感器，而第二电感器360是第二3D电感器。在一个示例中，第一电感器350连接到第三谐振器330的第一端子331和第四谐振器340的第一端子341。并且，第二电感器360连接到第三谐振器330的第二端子332以及连接到第四谐振器340的第二端子342。本领域技术人员应当理解，尽管图3中示出了两个电感器，但是可以在本公开的范围和精神内可以使用其他数量的电感器。

在一个示例中，带通滤波器300包括两个电阻器：第一电阻器370和第二电阻器380。在一个示例中，第一电阻器370与第一电感器350并联，而第二电阻器380与第二电感器360并联。在一个示例中，第一电阻器370和第二电阻器380的阻抗为50欧姆。本领域技术人员应当理解，在本公开的范围和精神内可以使用第一电阻器370和第二电阻器380的其他值。本领域技术人员应当理解，尽管图3中示出了两个电阻器，但是可以在本公开的范围和精神内使用其他数量的电阻器。

图4图示了用于具有谐振器和电感器的组合的带通滤波器的示例滤波器传递函数400。关于图4，纵轴示出了幅度响应，而横轴示出了频率范围。在图4所示的示例中，带通滤波器的以分贝(dB)为单位的幅度响应被示为在介于1GHz与8GHz之间的频率范围内。在一个示例中，从滤波器输入到滤波器输出的幅度响应被标记为具有两个分量：作为从滤波器输入到滤波器输出的传递函数的S(1,2)以及作为滤波器输入的反射函数的S(1,1)。在该示例中，(例如，介于-3dB幅度响应点之间的)通带宽度相对较宽，例如，宽度大于400MHz。例如，在3.460GHz的频率下，所示出的幅度为-0.725dB，而在3.860GHz的频率下，所示出的幅度响应为-0.666dB。在一个示例中，在这种情况下，相对带宽大于10％。在一个示例中，获得了带通滤波器的急剧滚降。

图5图示了具有片上谐振器和电感器的组合的带通滤波器500的示例实现方式。例如，芯片是单片集成电路。在一个示例中，带通滤波器500包括四个谐振器：第一谐振器510、第二谐振器520、第三谐振器530和第四谐振器540。在一个示例中，第一谐振器510、第二谐振器520、第三谐振器530和第四谐振器540为嵌入芯片中的体声波(BAW)谐振器。在另一示例中，四个谐振器中的一个或多个谐振器是表面声波(SAW)谐振器。在一个示例中，带通滤波器500包括两个电感器：第一电感器550和第二电感器560。在一个示例中，第一电感器550和第二电感器560是3D电感器。在一个示例中，带通滤波器500包括模块焊盘570(例如，电连接器)、钝化层580、模制层590和玻璃层595。

图6图示了用于具有片上谐振器和电感器的组合的带通滤波器的第一集成电路(IC)工艺的示例第一步骤600。例如，第一IC工艺是过安装通孔(through mount via)(TMV)工艺。在一个示例中，晶片层610用作后续晶片级处理的基板。在一个示例中，晶片层是玻璃晶片。在另一示例中，晶片层是硅(Si)晶片(例如，高电阻率硅晶片)或砷化镓(GaAs)晶片。在一个示例中，底部重分布层(RDL)620通过晶片镀制工艺进行镀制并且位于晶片层610中。底部RDL620可以用作电感器(例如，3D电感器)的底部迹线。在一个示例中，垂直导电柱630被放置在晶片层上方。例如，垂直导电柱可以是铜(Cu)柱、铝(Al)柱或其他金属柱。例如，垂直导电柱可以通过光刻工艺和晶片镀制工艺制成。在一个示例中，工艺包括光刻胶(PR)、曝光、显影、镀铜、光刻胶剥离等。例如，垂直导电柱的高度可以是150微米(μm)至200微米，尽管其他尺寸也在本公开的范围和精神之内。

图7图示了用于具有片上谐振器和电感器的组合的带通滤波器的第一集成电路(IC)工艺的示例第二步骤700。在一个示例中，多个谐振器芯片740被组装成晶片层710。在一个示例中，晶片层是玻璃晶片。例如，多个谐振器芯片740可以是多个体声波(BAW)谐振器。在另一示例中，多个谐振器芯片740可以是多个表面声波(SAW)谐振器。在一个示例中，对谐振器芯片740与垂直导电柱730之间的空间分离没有限制。在一个示例中，底部重分布层(RDL)720位于晶片层710中。

图8图示了用于具有片上谐振器和电感器的组合的带通滤波器的第一集成电路(IC)工艺的第三示例步骤800。在一个示例中，晶片层810通过模制材料850(例如，环氧树脂)覆盖以使用诸如转移模制或压缩模制之类的模制工艺来创建模制覆盖晶片。在一个示例中，晶片层是玻璃晶片。在一个示例中，可以对模制覆盖晶片进行背面研磨以暴露(即，移除模制材料)垂直导电柱830用于后续互连处理。

图9图示了用于具有片上谐振器和电感器的组合的带通滤波器的第一集成电路(IC)工艺的示例第四步骤900。在一个示例中，第一钝化层960被涂覆在模制覆盖晶片的顶部上。在一个示例中，可以使用光刻工艺在第一钝化层960上方同时镀制顶部RDL 970和通孔连接980。在一个示例中，第二钝化层990可以被涂覆在顶部RDL970的顶部上。在一个示例中，电感器由底部RDL 920、垂直导电柱930和顶部RDL 970的组合形成。此外，作为示例，图9所指示的是其中形成3D电感器的区域。在一个示例中，第一钝化层960由聚酰亚胺制成。在一个示例中，第二钝化层990由聚酰亚胺制成。

图10图示了用于具有片上谐振器和电感器的组合的带通滤波器的第一集成电路(IC)工艺的示例俯视图1000。图10所示出的是由底部RDL 1075、垂直导电柱1030和顶部RDL1070形成的3D电感器。作为示例，图10是其中形成3D电感器的区域。

图11图示了用于具有片上谐振器和电感器的组合的带通滤波器的第一集成电路(IC)工艺的示例第五步骤1100。在一个示例中，互连层1195被形成在第二钝化层1190上方。例如，互连层1195可以包括使用镀制工艺或落球工艺的焊球或焊盘或其他互连元件。

在一个示例中，可以通过切割工艺从IC获得单独带通滤波器设备。此外，例如，单个带通滤波器设备可以级联连接以获得具有更高插入损耗的增加的滚降。也就是说，单个带通滤波器器件的级联(即，串联连接)可以允许在较高滚降与较低插入损耗之间进行权衡。

图12图示了用于具有片上谐振器和电感器的组合的带通滤波器的第二集成电路(IC)工艺的示例第一步骤1200。例如，第二IC工艺是过玻璃通孔(TGV)工艺。在一个示例中，过玻璃通孔(TGV)1220形成在晶片层1210内。例如，晶片层1210可以由玻璃层或其他材料(例如，高电阻率硅(HRS)、砷化镓(GaAs)等)制成。在一个示例中，过玻璃通孔(TGV)1220通过金属镀层(例如，铜镀层)填充以形成垂直导电柱1230。例如，垂直导电柱1230可以通过激光钻孔或蚀刻工艺连同镀铜或导电膏填充工艺制成。在一个示例中，垂直导电柱1230为垂直铜柱。

图13图示了用于具有片上谐振器和电感器的组合的带通滤波器的第二集成电路(IC)工艺的示例第二步骤1300。在一个示例中，晶片层1310被涂覆有第一钝化层1360(例如，第一介电层)。在一个示例中，第一钝化层1360由聚酰亚胺制成。在一个示例中，第一重分布层(RDL)1370被放置于垂直导电柱1330上的第一钝化层1360上方。例如，可以使用光刻工艺和镀制工艺来放置第一RDL1370。

图14图示了用于具有片上谐振器和电感器的组合的带通滤波器的第二集成电路(IC)工艺的示例第三步骤1400。在一个示例中，第二钝化层1465(例如，介电材料)被涂覆在第一RDL 1470上方并且第二钝化层1465被暴露用于谐振器组装。在一个示例中，第二钝化层1465由聚酰亚胺制成。在一个示例中，互连焊盘1440使用镀制工艺而被放置于第二钝化层1465上方。在一个示例中，多个谐振器芯片1480被组装在互连焊盘1440的顶部上。例如，多个谐振器芯片1480可以是多个体声波(BAW)谐振器。

图15图示了用于具有片上谐振器和电感器的组合的带通滤波器的第二集成电路(IC)工艺的示例第四步骤1500。在一个示例中，第二钝化层1565和多个谐振器芯片1580覆盖有模制材料1585(例如，环氧树脂)。在一个示例中，多个谐振器芯片1580可以是多个体声波(BAW)谐振器。在一个示例中，使用模制工艺(例如，转移模制或压缩模制)来执行覆盖。

图16图示了用于具有片上谐振器和电感器的组合的带通滤波器的第二集成电路(IC)工艺的示例第五步骤1600。在一个示例中，IC被翻转并且晶片层1610涂覆有第三钝化层1667。在一个示例中，第二RDL 1675使用光刻和镀制工艺而被放置于第三钝化层1667上方。在一个示例中，作为晶片封装工艺的一部分，电感器由第一RDL(在图13中被示为1370)、垂直导电柱1630和第二RDL 1675的组合形成。

图17图示了用于具有片上谐振器和电感器的组合的带通滤波器的第二集成电路(IC)工艺的示例第六步骤1700。在一个示例中，在第二RDL上方涂覆第四钝化层1769并且在第四钝化层1769上方创建互连层1799。在一个示例中，互连层1799包括使用光刻工艺和镀制工艺的封装焊盘或落球。

在一个示例中，可以通过切割工艺从IC获得单独带通滤波器设备。此外，例如，单个带通滤波器设备可以级联连接以获得具有更高插入损耗的增加的滚降。也就是说，单个带通滤波器设备的级联(即，串联连接)可以允许在较高滚降与较低插入损耗之间进行权衡。

图18图示了用于在集成电路(IC)内制造具有片上谐振器和电感器的组合的带通滤波器的第一集成电路(IC)工艺流程1800的示例。在一个示例中，第一IC工艺流程可以包括过模具通孔(TMV)。在一个示例中，过模具通孔(TMV)为垂直互连，其中可以连接模制材料两侧中的图案。TMV可以通过使用光刻胶(PR)来定义通孔的常规镀制工艺制成。在形成通孔(例如，铜材料)之后，模制材料可以被涂覆在顶部上并且固化。研磨工艺可以用于移除一些模制材料并且暴露通孔用于后续互连工艺。

在框1810中，将第一重分布层(RDL)定位在集成电路(IC)上的晶片层中。在一个示例中，晶片层是玻璃晶片。在另一示例中，晶片层是高电阻率硅(HRS)晶片或砷化镓(GaAs)晶片。例如，第一RDL可以使用晶片镀制工艺进行镀制并且可以用作电感器的底部迹线。

在框1820中，将一个或多个垂直导电柱放置在晶片层上方。在一个示例中，垂直导电柱可以是铜(Cu)柱、铝(Al)柱、或其他金属柱。例如，垂直导电柱的高度可以是150微米(μm)至200微米。

在框1830中，将多个谐振器芯片组装到晶片层上。在一个示例中，谐振器芯片是体声波(BAW)谐振器。在一个示例中，除了组装设计规则外，谐振器芯片与垂直导电柱之间的空间间隔不受限制。

在框1840中，使用模制材料覆盖晶片层以形成模制晶片层。在一个示例中，模制材料是环氧树脂。在一个示例中，覆盖晶片层通过使用诸如转移模制或压缩模制之类的模制工艺来实现。在一个示例中，可以对模制晶片层进行背面研磨以暴露垂直导电柱用于后续互连处理。

在框1850中，通过将第一钝化层涂覆到模制晶片层上、在第一钝化层上方镀制第二重分布层(RDL)以及在第二RDL上方涂覆第二钝化层来形成多个电感器。在一个示例中，第一钝化层和第二钝化层由聚酰亚胺制成。在一个示例中，第二重分布层(RDL)的镀制还使用光刻工艺镀制通孔连接。在一个示例中，一个或多个电感器由第一RDL、垂直导电柱和/或第二重分布层(RDL)形成。

在框1860中，在第二钝化层上方形成互连层。在一个示例中，互连层可以包括以下各项中的一项或多项：焊球、导电焊盘、和/或其他互连元件。在一个示例中，形成互连层可以使用镀制工艺或落球工艺。

在框1870中，切割集成电路(IC)以获得一个或多个单独带通滤波器。

图19图示了用于在集成电路(IC)内制造具有片上谐振器和电感器的组合的带通滤波器的第二集成电路(IC)工艺流程1900的示例。在一个示例中，第二IC工艺流程可以包括过玻璃通孔(TGV)。在一个示例中，硅通孔为垂直互连，其中可以连接硅晶片两侧中的图案。TSV可以通过蚀刻工艺或激光钻孔工艺制成。在蚀刻工艺中，一些硅材料被蚀刻掉，然后填充镀铜、铝或其他金属。在激光钻孔工艺中，可以通过激光钻孔工艺来创建孔，然后可能会填充镀铜、铝或其他金属。

在框1910中，在集成电路(IC)上的晶片层内形成过玻璃通孔(TGV)。在一个示例中，晶片层可以由玻璃层或其他材料制成，诸如但不限于高阻率硅(HRS)或砷化镓(GaAs)等。在一个示例中，过玻璃通孔(TGV)可以通过金属镀层(例如，铜镀层)填充以形成垂直导电柱。在一个示例中，可以通过激光钻孔工艺或蚀刻工艺形成垂直导电柱。并且，另外，还可以通过镀铜工艺或导电膏填充工艺形成垂直导电柱。在一个示例中，垂直导电柱为垂直铜柱。

在框1920中，在晶片层的顶部上涂覆第一钝化层并且在第一钝化层上方放置第一重分布层(RDL)，其中第一RDL被放置于一个或多个垂直导电柱上方。在一个示例中，第一钝化层为第一介电层。在一个示例中，第一钝化层由聚酰亚胺制成。在一个示例中，第一RDL可以使用光刻工艺和镀制工艺来放置。

在框1930中，在第一RDL上方涂覆第二钝化层并且暴露第二钝化层的一部分以用于组装一个或多个谐振器芯片。在一个示例中，第二钝化层是第二介电层。在一个示例中，第二钝化层由聚酰亚胺制成。

在框1940中，使用镀制工艺将一个或多个互连焊盘放置在第二钝化层上方。在一个示例中，一个或多个谐振器芯片被组装在一个或多个互连焊盘的顶部上。在一个示例中，一个或多个谐振器芯片可以是多个体声波(BAW)谐振器。

在框1950中，使用模制材料覆盖第二钝化层和一个或多个谐振器芯片。在一个示例中，模制材料是环氧树脂。在一个示例中，模制工艺被用于使用模制材料覆盖第二钝化层和一个或多个谐振器芯片。在一个示例中，模制工艺包括转移模制或压缩模制。

在框1960中，翻转集成电路(IC)，使用第三钝化层涂覆晶片层并且在第三钝化层上方放置第二RDL以形成多个电感器。在一个示例中，光刻工艺和/或镀制工艺用于在第三钝化层上方放置第二RDL。在一个示例中，作为晶片封装工艺的一部分，多个电感器由第一RDL、垂直导电柱和第二RDL的组合形成。

在框1970中，在第二RDL上方涂覆第四钝化层并且在第四钝化层上方产生互连层。在一个示例中，互连层包括使用光刻工艺和镀制工艺的封装焊盘或落球。在一个示例中，互连层通过添加一个或多个导电焊盘和/或焊球来产生。

在框1980中，切割集成电路(IC)以获得一个或多个单独带通滤波器。

在一个方面中，本公开涉及体声波(BAW)谐振器和3维(3D)电感器的组合以提供具有宽带通带和急剧滚降两者的带通滤波器。使用低损耗基板(例如，玻璃晶片)来实现3D电感器，以通过金属镀制工艺制造高Q电感器。3D电感器与多个BAW谐振器集成以形成带通滤波器。在一个示例中，3D电感器可以通过过模具通孔(TMV)工艺或过玻璃通孔(TGV)工艺在玻璃晶片上制作。

在一个方面中，本公开提供一种相对于低温共烧陶瓷(LTCC)技术和电感器的层压解决方案容限得以改进的高集成和高性能滤波器模块。并且，在一个方面中，本公开公开了用于提供小形状因数的和/或以低成本提供的方法。

在一个方面中，用于在图18和图19中的集成电路内提供带通滤波器的步骤中的一个或多个步骤可以由一个或多个处理器执行，该一个或多个处理器可以包括硬件、软件、固件等。在一个方面中，图18和图19中的步骤中的一个或多个步骤可以由一个或多个处理器执行，该一个或多个处理器可以包括硬件、软件、固件等。例如，一个或多个处理器可以用于执行软件或固件，该软件或固件需要执行图18和图19的流程图中的步骤。软件应当广义地解释为意指指令、指令集合、代码、代码分段、程序代码、程序、子程序、软件模块、应用、软件应用、软件封装、例程、子例程、对象、可执行文件、执行线程、过程、函数等，无论是指软件、固件、中间件、微代码、硬件描述语言还是其他。

软件可以驻留在计算机可读介质上。计算机可读介质可以是非暂态计算机可读介质。作为示例，非暂态计算机可读介质包括磁性存储设备(例如，硬盘、软盘、磁条)、光盘(例如，压缩盘(CD)或数字多功能盘(DVD))、智能卡、闪存设备(例如，卡、棒或密钥驱动器)、随机存取存储器(RAM)、只读存储器(ROM)、可编程ROM(PROM)、可擦除PROM(EPROM)、电可擦除PROM(EEPROM)、寄存器、可移除磁盘、以及用于存储可以由计算机访问和读取的软件和/或指令的任何其他合适介质。通过示例，计算机可读介质还可以包括载波、传输线、以及用于传输可以由计算机访问和读取的软件和/或指令的任何其他合适介质。计算机可读介质可以驻留在处理系统中、处理系统外部或分布在包括处理系统的多个实体上。计算机可读介质可以体现在计算机程序产品中。通过示例，计算机程序产品可以包括封装材料中的计算机可读介质。计算机可读介质可以包括用于在集成电路内提供带通滤波器的软件或固件。本领域技术人员应当认识到如何依据特定应用和强加在整个系统上的整体设计约束来最好实现本公开中所呈现的所描述的功能。

一个或多个处理器中包括的任何电路系统仅作为示例提供，并且用于执行所描述的功能的其他手段可以包括在本公开的各个方面内，这些手段包括但不限于计算机中存储的指令可读介质，或本文中所描述的任何其他合适装置或手段，并且利用例如本文中关于示例流程图所描述的过程和/或算法。

在本公开内，单词“示例性”用于意指“用作示例、实例或说明”。本文中被描述为“示例性”的任何实现方式或方面不一定被解释为优于或有利于本公开的其他方面。同样，术语“方面”并不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。术语“耦合”在本文中用于是指两个对象之间的直接耦合或间接耦合。例如，如果对象A物理接触对象B，而对象B接触对象C，则对象A和C仍可以被视为彼此耦合，即使它们没有直接相互物理接触。比如，第一管芯可以耦合到封装中的第二管芯，即使第一管芯从未与第二管芯直接物理接触。术语“电路”和“电路系统”被广泛使用，并且旨在包括电气设备和导体的硬件实现方式，当这些电气设备和导体被连接和配置时，使得能够执行本公开中描述的功能，而对电子电路的类型以及信息和指令的软件实现方式没有限制，当这些指令由处理器执行时，使得能够执行本公开中描述的功能。

图中所图示的部件、步骤、特征和/或功能中的一个或多个部件、步骤、特征和/或功能可以重新布置和/或组合成单个部件、步骤、特征或功能，或在几个部件、步骤或功能中体现。在没有背离本文中所公开的新颖特征的情况下，还可以添加附加元件、部件、步骤和/或功能。图中所图示的装置、设备和/或部件可以被配置为执行本文中所描述的方法、特征或步骤中的一个或多个方法、特征或步骤。本文中所描述的新颖算法还可以在软件中有效实现和/或嵌入在硬件中。

应当理解，所公开的方法中的步骤的具体次序或层次结构是示例性过程的说明。基于设计偏好，应当理解，方法中步骤的特定次序或层次结构可以重新布置。所附方法权利要求按示例次序呈现各个步骤的元件，除非本文中具体叙述，否则并不意指局限于所呈现的特定次序或层次结构。

提供先前描述以使得本领域技术人员能够实践本文中所描述的各个方面。对这些方面的各种修改对于本领域技术人员而言是显而易见的，并且本文中所定义的一般原理可以应用于其他方面。因此，权利要求不旨在局限于本文中所示出的方面，而是符合与权利要求的语言一致的全部范围，其中除非具体指出，否则对单数形式的元件的引用不旨在意指“一个且仅一个”，而是“一个或多个”。除非另有具体指出，否则术语“一些”是指一个或多个。提及项列表中的“至少一个”的短语是指包括单个构件在内的这些项的任何组合。作为示例，“a、b或c中的至少一个”旨在涵盖：a，b，c，a和b，a和c，b和c，以及a、b和c。本领域的普通技术人员已知的或稍后已知的整个本公开中描述的各个方面的元素的所有结构和功能等同物通过引用明确并入本文并且旨在被权利要求所涵盖。而且，无论权利要求中是否明确引用了这种公开，本文中所公开的任何内容均不旨在专供公众使用。除非该元素使用短语“用于……的手段”明确叙述或在方法权利要求的情况下使用短语“用于……的步骤”叙述该元素，否则根据35U.S.C.§112的第6段的条款不对权利要求元素进行解释。