具体实施方式

为解决上述现有技术中的问题，本发明提供一种背照式图像传感器芯片及其制造方法，在半导体衬底背面形成台阶状通孔或台阶状沟槽，在所述台阶状通孔或台阶状沟槽中填充导电层以形成背面的走线，降低了半导体衬底背面高度差，减小了后续工艺中对像素阵列边缘的彩色滤光片及微透镜形貌的影响，提高了工艺可靠性，降低了偏色风险，台阶状通孔或台阶状沟槽侧壁的介质层厚度可控，能够降低漏电风险，由于不用考虑走线本身厚度对高度差的影响，可以通过增加走线的厚度降低电阻，带来更好的器件电学性能。

在以下优选的实施例的具体描述中，将参考构成本发明一部分的所附的附图。所附的附图通过示例的方式示出了能够实现本发明的特定的实施例。示例的实施例并不旨在穷尽根据本发明的所有实施例。可以理解，在不偏离本发明的范围的前提下，可以利用其他实施例，也可以进行结构性或者逻辑性的修改。因此，以下的具体描述并非限制性的，且本发明的范围由所附的权利要求所限定。

下面结合具体实施例对本发明进行详细阐述。

参见图1，提供半导体衬底100，该半导体衬底100具有正面101和背面102，图中以点划线区分该半导体衬底100中的走线区100B、焊盘区100A以及其他区域100C，其中，其他区域100C可以包括有源像素区、金属遮蔽区。本领域技术人员可以理解，各区域的位置尺寸等具体设置可以根据需要进行选择，图中所示仅为示例而非限制。

在半导体衬底100上，完成图像传感器正面工艺形成金属互联结构103，金属互联结构103位于第一介质层104之中，在此仅示出走线区100B、焊盘区100A中的金属互联结构103，其他区域100C的详情未示出。

随后，从半导体衬底100的正面101一侧通过键合的方式附接至另一片用于支撑的晶圆或基板（未示出），对半导体衬底100的背面102进行减薄，以降低有源像素区的光程。优选的，可以在半导体衬底100的背面102的有源像素区和金属遮蔽区形成深沟槽隔离结构（未示出），以减少有源像素区和金属遮蔽区的像素单元之间的电学串扰。

优选的，在减薄后的半导体衬底100的背面102沉积一层或多层高介电常数薄膜（未示出），诸如氧化铪、氧化铝或氧化钽等，总厚度约40-1000Å，用于对半导体衬底100的背面102进行钝化，再在该高介电常数薄膜上沉积一层第二介质层（未示出），避免后续刻蚀对钝化层造成损伤。

随后，通过图2-图7示出了在半导体衬底100的背面102形成台阶状通孔或台阶状沟槽120、121以暴露出所述正面工艺形成的部分金属互联结构103的一个优选实施例。

具体的，如图2所示，通过刻蚀分别在半导体衬底100的背面102的走线区100B、焊盘区100A形成深度约为7000-15000Å的第一开口120，优选的，该第一开口120的深度未贯穿半导体衬底100，工艺实现更为简单，同时可以利用第一开口120下方的半导体衬底材料形成器件结构，提高硅半导体衬底材料的利用率。随后在半导体衬底100的背面102依次沉积第三介质层（未示出）和刻蚀停止层（未示出），其中第三介质层的作用主要在于缓解后续步骤沉积刻蚀停止层对半导体衬底100的应力，刻蚀停止层可采用氮化硅。

如图3所示，在刻蚀停止层之上，沉积形成第四介质层117，厚度约2000-5000Å。

如图4所示，在第一开口120中继续刻蚀，形成第二开口121，第二开口121的底部低于第一开口120的底部。通过刻蚀形成第一开口120，该区域的半导体衬底100的厚度被减薄，从而能够更好地控制再次刻蚀形成的第二开口121的形貌和宽度，不会造成过多的面积浪费。

优选的，此时金属互联结构103上方仍然保留有一定厚度的第一介质层104，以避免后续刻蚀时暴露的金属互联结构103对半导体衬底100产生污染。

如图5所示，选择性刻蚀第二开口121侧壁的半导体衬底100，使得第二开口121的侧壁相对周围的其他介质层（例如第一介质层104、第四介质层117）向半导体衬底100内部延伸，以便在后续步骤中有利于控制第二开口121侧壁的介质层的厚度以及避免第二开口121上方拐角的介质层过薄，降低漏电风险。

如图6所示，在半导体衬底100的背面102沉积形成第五介质层，由于第五介质层与其下方的第四介质层117、第一介质层104材质相似、作用相同，因此在图6中，将第五介质层与之前的第四介质层117、第一介质层104合并标记为介质层118。

如图7所示，继续刻蚀第二开口121底部的介质层118，该刻蚀过程可不借助掩膜版，直至暴露出正面的金属互联结构103。

至此，走线区100B、焊盘区100A的台阶状通孔或台阶状沟槽120、121全部形成，该台阶状通孔或台阶状沟槽包括第一开口120和位于第一开口120中的第二开口121，第二开口121的底部低于第一开口120的底部，并且在第二开口121的底部暴露出正面的金属互联结构103，在第一开口120的底部和侧壁、第二开口121的侧壁均覆盖有足够厚度的介质层118，以起到绝缘保护的作用，降低漏电风险。

除了上述实施例中示出的方法，在未示出的其他实施例中，还可以通过先形成第二开口121，再在第二开口121周围形成第一开口120，其中第二开口121的底部低于第一开口120的底部的方法，形成具有类似结构的台阶状通孔或台阶状沟槽。

如图8所示，在台阶状通孔或台阶状沟槽中120、121填充导电层133、134以形成与正面的金属互联结构103电性连通的背面走线及焊盘。在本实施例中，在台阶状通孔或台阶状沟槽120、121中填充两层导电层133、134，在未示出的其他实施例中，也可以仅在台阶状通孔或台阶状沟槽120、121中填充一层导电层，而在台阶状通孔或台阶状沟槽120、121之外的导电层可以通过另外的步骤单独进行设置。

具体的，可以先在半导体衬底100的背面102依次形成第一导电层133和第二导电层134。其中，第一导电层133可以依次包括第一阻挡/粘附层、金属层以及第二阻挡/粘附层（未示出），第一阻挡/粘附层、第二阻挡/粘附层可包括钛、氮化钛、钽、氮化钽中的至少一种，厚度约400-700Å，金属层可以是钨、铜、镍或者其余对第二导电层134具有足够刻蚀选择性的金属材料，厚度约1000-3500Å。第二导电层134可由铝或其他金属材料组成，也可以是钛、氮化钛、钽、氮化钽中的至少一种与铝的组合材料，第二导电层134需保证一定的厚度，以增加导电的稳定性，优选厚度范围约6000-12000 Å。

然后，执行图案化步骤，以第一导电层133为刻蚀停止层，去除位于台阶状通孔或台阶状沟槽120、121之外的第二导电层134，只保留台阶状通孔或台阶状沟槽120、121之中的第二导电层134（如图8所示）。以介质层118为刻蚀停止层，对第一导电层133执行图案化步骤，去除走线区100B与焊盘区100A之间，以及走线区100B与其他区域100C之间的第一导电层133（图8中未示出）。于是，台阶状通孔或台阶状沟槽120、121之中的第一导电层133、第二导电层134形成了与正面的金属互联结构103电性连通的背面走线或焊盘。

通过本发明形成的背面走线可以用于将正面的金属互连结构彼此连通，能够有效提高信号的驱动能力，降低传输中的电压降。图9-图12示出了走线区100B中的背面走线将正面的金属互联结构103彼此连通的具体实现方式。在图9、图10所示的一个优选实施例中，可以仅通过第一开口120中的导电层133、134将正面的金属互联结构103彼此连通；在图11、图12所示的另一优选实施例中，也可以既通过第一开口120中的导电层133、134又通过第二开口中的导电层133、134将正面的金属互联结构103彼此连通，进一步降低电流通路的电阻，提高电学性能。

此外，也可以利用背面走线形成特定区域的物理隔离，并且由于采用本发明方法形成的台阶状通孔或台阶状沟槽的形貌和宽度易于控制，不会造成过多的芯片面积浪费。另外，可以通过常规工艺步骤形成背面的其他结构，例如在其他区域100C的有源像素区形成复合栅格、彩色滤光片和微透镜，在金属遮蔽区形成遮蔽金属。

因此，可以通过调整介质层118的厚度、导电层133、134的厚度、第一开口120的深度，控制走线区100B、焊盘区100A的高度，使得走线区100B、焊盘区100A与半导体衬底背面的其他区域100C表面高度差维持在较低的水平，例如小于0.5μm，有利于后续彩色滤光片和微透镜的形成，提高了工艺可靠性，降低了偏色风险。由于不用考虑走线、焊盘本身厚度对高度差的影响，可以通过增加走线、焊盘的厚度降低电阻，带来更好的器件电学性能。

本领域技术人员可以理解，为实现降低半导体衬底背面高度差，提高工艺可靠性，降低偏色风险的目的，至少要在背面走线区100B采用本发明的方法形成背面走线，上述实施例中在所述台阶状通孔或台阶状沟槽中填充导电层以形成背面走线的同时，形成图像传感器芯片的焊盘结构的技术方案仅为本发明的一个优选实施例而非限制。

优选的，本发明的背照式图像传感器芯片的制造方法还可以通过离子注入的方式，在半导体衬底100中形成包围台阶状通孔或台阶状沟槽120、121的深层P型掺杂阱，以及包围所述深层P型掺杂阱的深层N型掺杂阱，并将深层P型掺杂阱接地信号，深层N型掺杂阱接高压，以降低因为刻蚀半导体衬底100产生的缺陷而导致的漏电风险。

如图13所示，根据本发明又一优选实施例，还可以在所述半导体衬底100背面的金属遮蔽区200周围形成台阶状通孔或台阶状沟槽120、121，在所述台阶状通孔或台阶状沟槽120、121中填充导电层135（导电层135与正面的金属互联结构103可以连通或者不连通），以便降低导电层135中应力的影响，并且对金属遮蔽区200实现更好的遮光效果和电性隔离。

如图14所示，根据本发明又一优选实施例，还可以在所述半导体衬底100背面的模拟电路区300周围形成台阶状通孔或台阶状沟槽120、121，在所述台阶状通孔或台阶状沟槽120、121中填充导电层135（导电层135与正面的金属互联结构103可以连通或者不连通），以便对模拟电路区300形成更好的遮光效果，降低光线带来的噪声对信号的干扰。

本发明的另一方面还提供一种背照式图像传感器芯片，该背照式图像传感器芯片的一个优选实施例如图8所示，其包括：具有正面101和背面102的半导体衬底100；位于所述半导体衬底100正面101的金属互联结构103；位于所述半导体衬底100背面102的台阶状通孔或台阶状沟槽120、121，所述台阶状通孔或台阶状沟槽120、121中填充有导电层133、134以形成背面的走线；所述背面102的走线与正面101的金属互联结构103电性连通。

优选的，所述的背照式图像传感器芯片还包括：通过所述台阶状通孔或台阶状沟槽120、121中的导电层133、134形成的图像传感器芯片的焊盘结构。

其中，所述台阶状通孔或台阶状沟槽包括第一开口120和位于所述第一开口120中的第二开口121，所述第二开口121的底部低于第一开口120的底部。优选的，所述第一开口120的深度未贯穿所述半导体衬底100。所述导电层133、134与第一开口120底部、第一开口120侧壁、第二开口121侧壁之间覆盖有介质层118。

优选的，所述半导体衬底100背面102的走线区100B与其他区域100C表面高度差小于0.5μm。其中，所述其他区域100C包括有源像素区、金属遮蔽区。进一步优选的，所述有源像素区和金属遮蔽区中设置有深沟槽隔离结构。

优选的，所述半导体衬底中还包括包围所述台阶状通孔或台阶状沟槽120、121的深层P型掺杂阱，以及包围所述深层P型掺杂阱的深层N型掺杂阱，通过将深层P型掺杂阱接地信号，深层N型掺杂阱接高压，可以降低因为刻蚀半导体衬底100产生的缺陷而导致的漏电风险。

在一个优选实施例中，可以仅通过第一开口120中的导电层133、134将正面的金属互联结构103彼此连通；在另一优选实施例中，也可以既通过第一开口120中的导电层133、134又通过第二开口121中的导电层133、134将正面的金属互联结构103彼此连通，进一步降低电流通路的电阻，提高电学性能。

在如图13所示的又一优选实施例中，所述的背照式图像传感器芯片还包括：位于所述半导体衬底100背面的金属遮蔽区200周围的台阶状通孔或台阶状沟槽120、121，所述台阶状通孔或台阶状沟槽120、121中填充有导电层135（导电层135与正面的金属互联结构103可以连通或者不连通），以便降低导电层135中应力的影响，并且对金属遮蔽区200实现更好的遮光效果和电性隔离。

在如图14所示的又一优选实施例中，所述的背照式图像传感器芯片还包括：位于所述半导体衬底100背面的模拟电路区300周围的台阶状通孔或台阶状沟槽120、121，所述台阶状通孔或台阶状沟槽120、121中填充有导电层135（导电层135与正面的金属互联结构103可以连通或者不连通），以便对模拟电路区300形成更好的遮光效果，降低光线带来的噪声对信号的干扰。

综上所述，本发明的背照式图像传感器芯片及其制造方法，在半导体衬底背面形成台阶状通孔或台阶状沟槽，在所述台阶状通孔或台阶状沟槽中填充导电层以形成背面的走线或者同时形成焊盘，降低了半导体衬底背面高度差，减小了后续工艺中对像素阵列边缘的彩色滤光片及微透镜形貌的影响，提高了工艺可靠性，降低了偏色风险，台阶状通孔或台阶状沟槽侧壁的介质层厚度可控，能够降低漏电风险，由于不用考虑走线、焊盘本身厚度对高度差的影响，可以通过增加走线、焊盘的厚度降低电阻，带来更好的器件电学性能。此外，通过本发明形成的背面走线可以用于将正面的金属互连结构彼此连通，能够有效提高信号的驱动能力，降低传输中的电压降；也可以利用该背面走线形成特定区域的物理隔离，并且由于采用本发明方法形成的台阶状通孔或台阶状沟槽的形貌和宽度易于控制，不会造成过多的芯片面积浪费。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论如何来看，均应将实施例看作是示范性的，而且是非限制性的。此外，明显的，“包括”一词不排除其他元素和步骤，并且措辞“一个”不排除复数。装置权利要求中陈述的多个元件也可以由一个元件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。