具体实施方式

以下，使用附图说明本发明的实施例。另外，在各附图中，对于相同的构成赋予相同的符号，对于重复的部分省略其详细的说明。

实施例1

参照图1至图7，对本发明的实施例1的半导体装置进行说明。另外，图6以及图7是为了容易理解本发明而作为比较例表示的现有的半导体装置的平面图和电路图。

图1是表示本实施例的半导体装置内的构成电流镜电路的MOS晶体管M01～M74和宽幅布线20的平面的位置关系的例子。如图1所示，多个MOS晶体管M01～M74的阵列配置于X方向，多条宽幅布线20分别在与MOS晶体管M01～M74垂直的Y方向上延伸配置。另外，1个宽幅布线20的宽度W2是1个MOS晶体管的宽度W1的约4倍。

图2表示图1所示的半导体装置的电路图。图2的镜像电路的镜像源是在镜像端子100上并联连接4个MOS晶体管M01～M04而构成。此外，镜像目标是在镜像端子101～107的每一个上各自并联连接4个MOS晶体管M11～M14、M21～M24等而构成。但是，图1的MOS晶体管的配置顺序也可以与图2不同。

在图1中，MOS晶体管从左开始如M01～M71、M02～M72、M03～M73、M04～M74那样，并联地分散配置MOS晶体管。

另外，M01～M31从左开始以M01、M11、M21、M31的顺序配置，M02～M32从左开始如M12、M22、M32、M02那样，逐一改变顺序。M03～M43、M04～M44也同样改变顺序配置。对于M41～M71、M42～M72、M43～M73、M44～M74也同样逐个改变顺序配置。

在此，使用图3A以及图3B说明布线图案的应力对MOS晶体管的影响。图3A是在由硅基板(半导体基板)300、硅氧化膜400、硅(Si)层301构成的SOI基板上配置了作为层间氧化膜的硅氧化膜401、聚酰亚胺膜500、铜布线200的热应力模拟模型的剖面图。另外，图3B是图3A的硅层301和硅氧化膜401的界面302的应变量的模拟结果。

如图3B所示，硅界面302的热应变受到上层布线(铜布线200)的影响，并依存于与布线端的平面距离而变化。另外，硅内的电子、空穴的迁移率依存于硅的应变量。这样，半导体元件的电特性根据与布线图案的位置关系而变化，因此在要求配对性的半导体元件中，需要考虑各元件的上层布线图案的配置、形状等。

接着，说明作为本实施例中的构成要素的MOS晶体管和宽幅布线20的详细的位置关系。图4是放大表示图1的从左开始的8个MOS晶体管M01～M71的区域的平面图。另外，图5是图4的A-A’剖面图。在图4以及图5中，对于MOS晶体管M01～M71，距离MOS晶体管近的上层的布线层10的图案以从各MOS晶体管来看相同的方式进行布局，这些布线层10对MOS晶体管施加的应变在各MOS晶体管中是同等的。

将从MOS晶体管M01、M11、M21、M31到宽幅布线20的布线端的平面方向的距离分别设为D2、D1、E1、E2。M41～M71到宽幅布线20的布线端的平面方向的距离也相同。进一步地，M01～M71由于上层的宽幅布线20的有无和与布线端的平面方向的距离不同，所以由宽幅布线20引起的热应变的影响不同，MOS晶体管的配对性降低。

但是，在图2的电路中，在如图1那样配置了MOS晶体管和宽幅布线20的情况下，在针对图2的各镜像端子101～107的MOS晶体管的组中，从MOS晶体管到最近的宽幅布线20的平面方向的距离的组合例如如下。

《镜像端子100》(镜像源)

晶体管M01～M04：到宽幅布线20的距离D2、E2、E1、D1

《镜像端子101》(镜像目标)

晶体管M11～M14：到宽幅布线20的距离D1、D2、E2、E1

《镜像端子102》(镜像目标)

晶体管M21～M24：到宽幅布线20的距离E1、D1、D2、E2

《镜像端子103》(镜像目标)

晶体管M31～M34：到宽幅布线20的距离E2、E1、D1、D2

关于镜像端子104至镜像端子107也相同，由于都是(D1、D2、E1、E2)的组合，因此图2的每个镜像端子的MOS的电特性相同。因此，作为电流镜电路，能够确保镜像源和各镜像目标的配对性。

本实施例构成为，具备：要求配对性的电路，其至少具有：由多个半导体元件(MOS晶体管M01～M04)并联连接而成的第1半导体元件组(镜像端子100的组)、和由多个半导体元件(MOS晶体管M11～M14)并联连接而成的第2半导体元件组(镜像端子101的组)；以及多条布线，它们形成在各半导体元件组(100、101)的上层，且宽度比半导体元件M01的1个宽度宽，以从构成第1半导体元件组(100)的各半导体元件(M01～M04)到在平面方向上最近的位置的宽幅布线20为止的平面方向的各距离(D2、E2、E1、D1)的组合与从构成第2半导体元件组(101)的各半导体元件(M11～M14)到在平面方向上最近的位置的宽幅布线20为止的平面方向的各距离(D1、E2、E1、D1)的组合成为相同的方式来配置多条宽幅布线20，由此能够使第1半导体元件组(镜像端子100的组)从宽幅布线20受到的应力的影响和第2半导体元件组(镜像端子101的组)从宽幅布线20受到的应力的影响大致相等。

由于能够使由应力引起的劣化程度相等，所以能够维持第1半导体元件组(镜像端子100的组)和第2半导体元件组(镜像端子101的组)的配对性，能够抑制经年劣化(经时变化)。

另外，在本实施例中，作为要求配对性的电路列举了电流镜电路，但不限定于此，也可以广泛适用于要求配对性(配对精度)的其他电路。

另外，列举了构成各半导体元件组的MOS晶体管(半导体元件)的数量为4个的构成作为例子，但不限定于此。同样地，构成要求配对性的电路的半导体元件组的数量也不限定于7个。

另一方面，在图6以及图7所示的现有的半导体装置中，不分散地配置构成电流镜电路的MOS晶体管，在这种情况下，由于宽幅布线20的影响在MOS晶体管M0～M7中不同，因此MOS晶体管的配对性降低，电流镜电路的镜像比也因镜像目标而不同。

如上所述，本实施例的半导体装置具备：第1半导体元件组(镜像端子100的组)，其由多个半导体元件(MOS晶体管M01～M04)并联连接而成；第2半导体元件组(镜像端子101的组)，其与第1半导体元件组(镜像端子100的组)同层配置，且由多个半导体元件(MOS晶体管M11～M14)并联连接而成；以及多条宽幅布线20，它们配置于第1半导体元件组(镜像端子100的组)以及第2半导体元件组(镜像端子101的组)的上层，且宽度W2比第1半导体元件组(镜像端子101的组)以及第2半导体元件组(镜像端子101的组)的各半导体元件的宽度W1宽。第1半导体元件组(镜像端子100的组)和第2半导体元件组(镜像端子101的组)组成对，构成具有规定的配对精度的电路，以从第1半导体元件组(镜像端子100的组)的各半导体元件(MOS晶体管M01～M04)到在平面方向上最近的位置的宽幅布线20为止的平面方向的各距离的组合与从第2半导体元件组(镜像端子101的组)的各半导体元件(MOS晶体管M11～M14)到在平面方向上最近的位置的宽幅布线20为止的平面方向的各距离的组合相等的方式配置多条宽幅布线20。

另外，上述电路是电流镜电路，第1半导体元件组(镜像端子100的组)是电流镜电路的镜像源，第2半导体元件组(镜像端子101的组)是电流镜电路的镜像目标。

由此，在具备电流镜电路的半导体装置中，能够实现能够降低电流镜电路的镜像比的偏差以及抑制元件的配对性的经时变化的可靠性高的半导体装置。

另外，通过将本实施例的半导体装置搭载在车载用电子控制装置上，能够实现车载用电子控制装置的可靠性提高。

实施例2

参照图8至图11，对本发明的实施例2的半导体装置进行说明。图8是表示本实施例的半导体装置内的构成电流镜电路的MOS晶体管M01～M74、宽幅布线20、与宽幅布线20不同的布线层的宽幅布线30的平面的位置关系的例子。在图8中，MOS晶体管M01～M74和宽幅布线20与图1相同。另外，本实施例的电流镜电路与图2相同。图9表示图8的B-B’剖面。

以下，说明本实施例的MOS晶体管和宽幅布线20、宽幅布线30的详细配置。图10是放大表示图8的从左开始的8个MOS晶体管M01～M71的区域的平面图，图11是图10的C-C’剖面图。在图10以及图11中，MOS晶体管M01～M71与宽幅布线20的平面方向的距离D1、D2、E1、E2与实施例1的图4、图5相同。

如图10以及图11所示，将宽幅布线30与MOS晶体管M01、M11、M21、M31的平面方向的距离分别设为G1、F1、F2、F3。对于M41、M51、M61、M71也同样。

通过如图8那样配置构成图9的电流镜电路的MOS晶体管、上层的宽幅布线20、与宽幅布线20不同的布线层的宽幅布线30，在图2的电路图中的与各端子镜101～107连接的MOS晶体管的各组中，从MOS晶体管到宽幅布线30为止的平面方向的距离例如如下，都成为F1、F2、F3、G1的组合。

《镜像端子100》(镜像源)

晶体管M01～M04：到宽幅布线30的距离G1、F3、F2、F1

《镜像端子101》(镜像目标)。

晶体管M11～M14：到宽幅布线30的距离F1、G1、F3、F2

《镜像端子102》(镜像目标)。

晶体管M21～M24：到宽幅布线30的距离F2、F1、G1、F3

《镜像端子103》(镜像目标)

晶体管M31～M34：到宽幅布线30的距离F3、F2、F1、G1

如上所述，从MOS晶体管到宽幅布线20以及宽幅布线30为止的平面方向的距离的组合在电流镜电路的镜像源(100)、镜像目标(101～107)的各端子间相同，能够使宽幅布线的应力的影响在镜像源和镜像目标的端子上同等，因此能够降低电流镜电路的镜像比的初期偏差以及抑制经年劣化(经时变化)。

如以上说明的那样，在本实施例的半导体装置中，多条布线具有：多条宽幅布线20，其配置于第1布线层；以及多条宽幅布线30，其配置于与第1布线层不同的第2布线层，以从第1半导体元件组(镜像端子100的组)的各半导体元件(MOS晶体管M01、M11、M21、M31)到在平面方向上最近的位置的配置于第1布线层的宽幅布线20为止的平面方向的各距离的组合与从第2半导体元件组(镜像端子101的组)的各半导体元件(MOS晶体管M41、M51、M61、M71)到在平面方向上最近的位置的配置于第1布线层的宽幅布线20为止的平面方向的各距离的组合相等的方式配置第1布线层的多条宽幅布线20，以从第1半导体元件组(镜像端子100的组)的各半导体元件(MOS晶体管M01、M11、M21、M31)到在平面方向上最近的位置的配置于第2布线层的宽幅布线30为止的平面方向的各距离的组合与从第2半导体元件组(镜像端子101的组)的各半导体元件(MOS晶体管M41、M51、M61、M71)到在平面方向上最近的位置的配置于第2布线层的宽幅布线30为止的平面方向的各距离的组合相等的方式配置第2布线层的多条宽幅布线30。

实施例3

参照图12至图15，对本发明的实施例3的半导体装置进行说明。图12是表示本实施例的半导体装置内的构成电流镜电路的MOS晶体管M01～M74、宽幅布线20、与宽幅布线20不同的布线层的宽幅布线31的平面位置关系的例子。在图12中，MOS晶体管M01～M74和宽幅布线20与图1相同。另外，本实施例的电流镜电路与图2相同。图13表示图12的D-D’剖面图。

在本实施例中，如图13所示，宽幅布线31配置于宽幅布线20的MOS晶体管侧(下层侧)。

以下，说明本实施例的MOS晶体管和宽幅布线20、宽幅布线31的详细配置。图14是放大表示图12的从左开始的8个MOS晶体管M01～M71的区域的平面图，图15是图14的E-E’剖面图。在图14以及图15中，MOS晶体管M01～M71与宽幅布线20的平面方向的距离D1、D2、E1、E2与实施例1的图4、图5相同。

另外，将宽幅布线20和宽幅布线31在平面上重叠的区域与MOS晶体管M01、M11、M21、M31的平面方向的距离分别设为H3、H2、H1、J1。在将构成电流镜电路的MOS晶体管、上层的宽幅布线20、宽幅布线31如图12、图13那样配置的情况下，在与图2的电路图的各镜像端子101～107连接的MOS晶体管的组中，从MOS晶体管到宽幅布线20与宽幅布线31的重叠区域为止的平面方向的距离例如如下所述，都成为H1、H2、H3、J1的组合。

《镜像端子100》(镜像源)

晶体管M01～M04：到宽幅布线31的距离H3、J1、H1、H2

《镜像端子101》(镜像目标)

晶体管M11～M14：到宽幅布线31的距离H2、H3、J1、H1

《镜像端子102》(镜像目标)

晶体管M21～M24：到宽幅布线31的距离H1、H2、H3、J1

《镜像端子103》(镜像目标)

晶体管M31～M34：到宽幅布线31的距离J1、H1、H2、H3

如上所述，使从MOS晶体管到宽幅布线20以及宽幅布线31为止的平面方向的距离的组合与从MOS晶体管到宽幅布线20和宽幅布线31的重叠为止的平面方向的距离的组合对于电流镜电路的镜像源和各镜像目标的端子的MOS晶体管的每个组合相同，由此能够使宽幅布线的应力的影响在镜像源和镜像目标中相等，能够降低电流镜电路的镜像比的初始偏差和抑制经年劣化(经时变化)。

如以上说明的那样，在本实施例的半导体装置中，多条布线具有：多条宽幅布线20，它们配置于第1布线层；以及多条宽幅布线31，它们配置于与第1布线层不同的第2布线层，所述多条布线以配置于第1布线层的宽幅布线20和配置于第2布线层的宽幅布线31重叠的方式配置，以从第1半导体元件组(镜像端子100的组)的各半导体元件(MOS晶体管M01、M11、M21、M31)到在平面方向上最近的使配置于第1布线层的宽幅布线20和配置于第2布线层的宽幅布线31重合的位置为止的平面方向的各距离的组合与从第2半导体元件组(镜像端子101的组)的各半导体元件(MOS晶体管M41、M51、M61、M71)到在平面方向上最近的使配置于第1布线层的宽幅布线20和配置于第2布线层的宽幅布线31重合的位置为止的平面方向的各距离的组合相等的方式，将配置于第1布线层的宽幅布线20和配置于第2布线层配置的宽幅布线31进行配置。

实施例4

参照图16至图18，对本发明的实施例4的半导体装置进行说明。图16是表示本实施例的半导体装置内的构成电流镜电路的MOS晶体管M01～M84和宽幅布线21的平面的位置关系的例子。另外，图17表示图16的电流镜电路的电路图。图16与图1相同，多个MOS晶体管M01～M84的阵列配置于X方向，多条宽幅布线21分别在与MOS晶体管M01～M84垂直的Y方向延伸配置。但是，在本实施例中，1个宽幅布线21的宽度W3是1个MOS晶体管的宽度W1的约5倍。

与图17的镜像源的镜像端子120连接的MOS晶体管M01～M04在图16中都配置于布线21的中央。另一方面，镜像目标的MOS晶体管M11～M84与实施例1(图1)相同，逐一改变顺序配置。在图17的配置中，从各镜像目标到最近的镜像源为止的平面方向的距离的组合在镜像目标的镜像端子间相同。因此，能够降低依存于与镜像源的距离的偏差。

图18是放大表示图16的从左开始的9个晶体管M11～M81的区域的平面图。将从MOS晶体管M11、M21、M31、M41到宽幅布线21的布线端为止的平面方向的距离分别设为D4、D3、E3、E4。M51至M81也是如此。

在图17的镜像目标的各镜像端子121～128中，通过如图16那样配置MOS晶体管和宽幅布线21，从MOS晶体管到宽幅布线21为止的平面方向的距离的组合都成为D3、D4、E3、E4。由此，由于各镜像目标的宽幅布线的影响变得相同，镜像目标间的镜像比偏差降低。

但是，镜像源的布线应力的影响与镜像目标不同。因此，在本实施例的情况下，以成为必要的镜像比的方式进行镜像源和镜像目标的MOS晶体管尺寸的调整，或者在制造半导体集成电路装置后，通过校准进行镜像比的校正。

另外，对于镜像比的长期变动，在有变动的情况下也需要校正。但是，由镜像目标间的宽幅布线引起的应变的影响相同，因此不需要对每个镜像目标进行镜像比的校正，能够简化校正。

如上所述，在本实施例的半导体装置中，上述电路是电流镜电路，还具备由多个半导体元件(MOS晶体管M01～M04)并联连接而成的第3半导体元件组(镜像端子120的组)，第1半导体元件组(镜像端子121的组)以及第2半导体元件组(镜像端子122的组)是电流镜电路的镜像目标，第3半导体元件组(镜像端子120的组)是电流镜电路的镜像源。

另外，具有多个成为镜像目标的半导体元件组(镜像端子121～128的组)，从多个半导体元件组(镜像端子121～128的组)的各半导体元件到平面方向的距离为最近的位置的宽幅布线21为止的平面方向的各距离的各组合与第1半导体元件组(镜像端子121的组)的平面方向的距离的组合相等。

实施例5

参照图19，对本发明的实施例5的半导体装置进行说明。图19是表示本实施例的半导体装置内的构成电流镜电路的MOS晶体管M01～M74和宽幅布线20以及与宽幅布线20为同一布线层的虚设布线22的平面的位置关系的例子。另外，本实施例的电流镜电路与图2相同。

在本实施例中，相对于构成电流镜电路的MOS晶体管M01～M74的阵列，仅配置2条宽幅布线20。在图1中配置有宽幅布线20的位置的一部分上，在同一布线层配置与宽幅布线20相同宽度的虚设布线22。由于与实施例1相同的理由，该虚设布线22具有使MOS晶体管从宽幅布线20受到的应力的影响在镜像目标和镜像源的端子间同等的效果。

如图3B的应力模拟结果所示，在布线端和布线中央，施加在硅上的应力不同，所以图19的虚设布线22需要从MOS晶体管阵列沿Y方向延伸。

实施例6

参照图20以及图21，对本发明的实施例6的半导体装置进行说明。图20是表示本实施例的半导体装置内的构成电流镜电路的MOS晶体管M01～M64和宽幅布线20的平面的位置关系的例子。与实施例1(图1)相同，MOS晶体管M01～M64的阵列配置于X方向，宽幅布线20在与MOS晶体管M01～M64垂直的Y方向上延伸配置。另外，1个宽幅布线20的宽度W2是1个MOS晶体管的宽度W1的约4倍。另外，图21表示图20的电流镜电路的电路图。

在图20中，为了调整MOS晶体管M01～M64和宽幅布线20的位置，在MOS晶体管阵列中配置作为虚设半导体元件的虚设晶体管DM1～DM4。由此，与实施例1(图1)相同，在相对于图21的镜像端子130～136的MOS晶体管的组中，由于从MOS晶体管到最近的宽幅布线20为止的平面方向的距离的组合相同，因此能够使宽幅布线20的应力的影响在镜像源和镜像目标变得同等，能够降低电流镜电路的镜像比的初期偏差和抑制时效劣化(时效变化)。

另外，上述说明的实施例1～6是与电流镜电路的镜像端子并联连接的MOS晶体管组和上层布线的配置例，但除了MOS晶体管以外，例如也可以是双极晶体管、半导体电阻元件等半导体元件及其上层布线的配置。

另外，本发明不限于上述实施例，还包括各种应变例。

例如，上述实施例是为了容易理解地说明本发明而详细说明的例子，并不一定限定于具备所说明的全部构成。另外，可以将一个实施例的构成的一部分置换为另一个实施例的构成，另外，也可以在一个实施例的构成中添加另一个实施例的构成。另外，对于各实施例的构成的一部分，可以进行其他构成的追加、删除、置换。

符号说明

M0～M7：MOS晶体管

M01～M84：MOS晶体管

DM1～DM4：虚设晶体管

10：(金属)布线层

20、21：宽幅(金属)布线

22：(与金属布线20同一布线层的)虚设布线

30、31：(与金属布线20不同的布线层的)宽幅(金属)布线

W1～W3：晶体管尺寸或金属布线的宽度

100～107：(电流镜电路的)镜像端子

110～117：(电流镜电路的)镜像端子

120～128：(电流镜电路的)镜像端子

130～136：(电流镜电路的)镜像端子

D1～D4：(从MOS晶体管到宽幅金属布线为止的平面方向的)距离

E1～E5：(从MOS晶体管到宽幅金属布线为止的平面方向的)距离

F1～F3：(从MOS晶体管到宽幅金属布线为止的平面方向的)距离

G1：(从MOS晶体管到宽幅金属布线为止的平面方向的)距离

H1～H3：(从MOS晶体管到宽幅金属布线的重叠为止的平面方向的)距离

J1：(从MOS晶体管到宽幅金属布线的重叠为止的平面方向的)距离

200：铜布线

300：硅基板(半导体基板)

301：硅(Si)层

302：(硅层301和硅氧化膜401的)界面

400：硅氧化膜

401：硅氧化膜(层间氧化膜)

500：聚酰亚胺膜。