具体实施方式

以下揭露提供了许多的实施例或范例，用于实施所提供的目标物的不同组件。各组件和其配置的具体范例描述如下，以简化本发明实施例的说明。当然，这些仅仅是范例，并非用以限定本发明实施例。举例而言，叙述中若提及第一组件形成在第二组件之上，可能包含第一和第二组件直接接触的实施例，也可能包含额外的组件形成在第一和第二组件之间，使得它们不直接接触的实施例。此外，本发明实施例可能在各种范例中重复参考数值以及/或字母。如此重复是为了简明和清楚的目的，而非用以表示所讨论的不同实施例及/或配置之间的关系。

再者，其中可能用到与空间相对用词，例如“在……之下”、“下方”、“较低的”、“上方”、“较高的”等类似用词，是为了便于描述图式中一个(些)部件或特征与另一个(些)部件或特征之间的关系。空间相对用词用以包括使用中或操作中的装置的不同方位，以及图式中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，其中所使用的空间相对形容词也将依转向后的方位来解释。

以下叙述一些本发明实施例，在这些实施例中所述的多个阶段之前、期间以及/或之后，可提供额外的步骤。一些所述阶段在不同实施例中可被替换或删去。半导体装置结构可增加额外部件。一些所述部件在不同实施例中可被替换或删去。尽管所讨论的一些实施例以特定顺序的步骤执行，这些步骤仍可以另一合乎逻辑的顺序执行。此外，此处所使用的用语“约”，表示一给定量的数值可基于目标半导体装置相关的特定技术节点而改变。在一些实施例中，基于特定的技术节点，用语“约”可表示一给定量的数值在例如该数值的10％至30％的范围(例如：数值的±10％、±20％、或±30％)。

本发明实施例提供的半导体结构藉由降低掺杂化合物半导体层在半导体结构中的比例，以提升电性均匀性，进而改善装置效能。一些实施例中，通过设置于掺杂化合物半导体层侧壁上和阻障层上的衬层或保护层、以及设置于源极电极和漏极电极下的衬层，可进一步提升装置效能。

图1是根据本发明的一些实施例，绘示出半导体结构的部分投影上视图。图2是根据本发明的一些实施例，绘示出图1A-A’的剖面示意图。半导体结构200包括：基底110、通道层112、阻障层113、源极电极114和源极金属层122构成的源极结构、漏极电极115和漏极金属层123构成的漏极结构、掺杂化合物半导体层116、介电层117、以及由栅极电极118和栅极金属层119构成的栅极结构。基底110可为掺杂的(例如以p型或n型掺质掺杂)或未掺杂的半导体基底。举例而言，基底110可包括：元素半导体，包括硅或锗；化合物半导体，包括砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、砷化铟(InAs)及/或锑化铟(InSb)；合金半导体，包括硅锗合金、磷砷镓合金、砷铝铟合金、砷铝镓合金、砷铟镓合金、磷铟镓合金及/或磷砷铟镓合金、或前述材料的组合。一些实施例中，基底110也可以是绝缘体上覆半导体(semiconductor oninsulator)基底，例如：绝缘体上覆硅或绝缘体上覆硅锗(silicongermanium on insulator，SGOI)。其他实施例中，基底110可为陶瓷基底，例如氮化铝(AlN)基底、碳化硅(SiC)基底、氧化铝(Al₂O₃)基底(或称为蓝宝石(Sapphire)基底)、或其他类似的基底。一些实施例中，基底110可包含陶瓷基材以及分别设于陶瓷基材的上下表面的一对阻隔层，其中陶瓷基材可包含陶瓷材料，而陶瓷材料包含金属无机材料。举例而言，陶瓷基材可包含：碳化硅、氮化铝、蓝宝石基材、或其他适合的材料。前述蓝宝石基材可以是氧化铝。

通道层112位于基底110上。一些实施例中，通道层的材料包含二元(binary)III-V族化合物半导体材料，例如III族氮化物。举例而言，通道层的材料可为氮化镓。在一些实施例中，可用n型掺质或p型掺质掺杂通道层。通道层可由外延成长工艺形成，例如：金属有机化学气相沉积(MOCVD)、氢化物气相外延法(HVPE)、分子束外延法(MBE)、前述的组合、或类似方法。一些实施例中，高电子迁移率晶体管的击穿电压(breakdown voltage)主要取决于氮化镓通道层的厚度。举例而言，氮化镓通道层的厚度增加1μm可提升高电子迁移率晶体管的击穿电压(breakdown voltage)约100V。在形成氮化镓层的外延成长工艺期间，需要使用具有高热传导性和高机械强度的基底来沉积氮化镓材料于其上，否则可能造成基底弯曲，甚至破裂。相较于硅基底，氮化铝基底具有较高热传导性和较高机械强度，因此可形成较厚的氮化镓层于氮化铝基底上。例如，在硅基底表面上形成的氮化镓层的厚度可为约2μm至约4μm，而在氮化铝基底表面上形成的氮化镓通道层的厚度可达到约5μm至约15μm。

由于通道层112与基底110之间可能具有晶格差异或热膨胀系数不同的情形，导致通道层112在与基底110的界面处或界面处附近可能产生应变(strain)，容易在通道层112形成裂缝或翘曲等缺陷。一些实施例中，半导体结构200可包括位于基底110与通道层112之间的缓冲层111，如图2所示。缓冲层111可减缓形成于其上方的通道层112的应变，以防止缺陷形成于通道层112中。缓冲层111的材料可包括：AlN、GaN、Al_xGa_1-xN(其中0<x<1)、前述的组合、或其他类似的材料，且可由外延成长工艺形成，例如：金属有机化学气相沉积、氢化物气相外延法、分子束外延法、前述的组合、或类似方法。

虽然在图2所示的缓冲层111为单层结构，但缓冲层111也可为多层结构(未绘示)。举例而言，缓冲层111可包括超晶格缓冲层及/或渐变式缓冲层，其中超晶格缓冲层设置于基底110上，渐变式缓冲层设置于超晶格缓冲层上，可以有效避免基底110内的差排(dislocation)进入通道区，进一步提升上方的其他膜及/或层的结晶质量。此外，超晶格缓冲层和渐变式缓冲层也可为多层结构，例如，超晶格缓冲层可包含多组交替层，每一组交替层各自包含交错排列的至少一氮化铝(AlN)层和至少一氮化铝镓(Al_xGa_(1-x)N)层，并可根据不同的铝含量以Al_xGa_(1-x)N表示，其中0≦x<1；渐变式缓冲层可包含多个氮化铝镓(Al_yGa_(1-y)N)层，并且可以根据不同的铝含量，以Al_yGa_(1-y)N表示，其中0≦y<1。

一些实施例中，可形成晶种层(未绘示)于基底110与缓冲层111之间。晶种层的材料可包含：AlN、Al₂O₃、AlGaN、SiC、Al、前述的组合、或类似材料。晶种层可为单层或多层结构，且可通过前述的外延成长工艺或类似工艺来形成。在一些实施例中，缓冲层111的材料是取决于晶种层的材料和外延工艺时所通入的气体。

阻障层113设置于通道层112上。阻障层113的材料可包含三元(ternary)III-V族化合物半导体，例如III族氮化物。举例而言，阻障层的材料可为AlGaN、AlInN、或前述的组合。其他实施例中，阻障层113也可包括：GaN、AlN、GaAs、GaInP、AlGaAs、InP、InAlAs、InGaAs、其他适当的III-V族材料、或前述的组合。一些实施例中，阻障层113可具有掺质，例如n型掺质或p型掺质。阻障层可由外延成长工艺形成，例如：金属有机化学气相沉积、氢化物气相外延法、分子束外延法、前述的组合、或类似方法。根据本发明的一些实施例，通道层112与阻障层113的材料不同，其界面处为异质接面(heterojunction)结构，其中因为信道层112与阻障层113的晶格不匹配而产生应力，导致压电极化效应，且III族金属(例如Al、Ga、或In)与氮的键结的离子性较强，导致自发极化。由于通道层112与阻障层113的能隙(energy gap)不同以及前述的压电极化与自发极化效应，形成了二维电子气(two-dimensionalelectron gas，2DEG)(未绘示)于通道层112与阻障层113之间的异质界面上。本发明实施例中的一些半导体装置是利用二维电子气(2DEG)作为导电载子的高电子迁移率晶体管(HEMT)。

参照图2，掺杂化合物半导体层116设置于阻障层113上。掺杂化合物半导体层116具有邻近源极结构的侧边E₁、邻近漏极结构的侧边E₂、以及开口OP₁。侧边E₁与侧边E₂的间距为D₁，开口OP₁的宽度为W₁且露出部分阻障层113。掺杂化合物半导体层116可抑制之后将形成于其上的栅极电极118的下方的二维电子气(2DEG)产生，以达成半导体装置的常关(normally-off)状态。在工艺期间，掺杂化合物半导体层116可能受到环境的影响(例如温度或环境中的元素)而造成去活化(deactivation)，本发明实施例藉由具有开口OP₁的掺杂化合物半导体层116来减少半导体结构200中的掺杂化合物半导体层116的面积，以降低掺杂化合物半导体层116在组件设计中所占的比例，进而改善因为掺杂化合物半导体层116在工艺中受到环境因素的影响所导致的组件性能降低。一些实施例中，开口OP₁的宽度W₁为侧边E₁与侧边E₂之间距D₁的1/3至2/3，如此，可在不实质影响掺杂化合物半导体层116原先具有的功能及特性的情况下，改善掺杂化合物半导体层116在工艺中受到环境因素的影响所导致的组件性能降低。此外，由于减少了掺杂化合物半导体层116的面积，可避免掺杂化合物半导体层在工艺中受到环境因素的影响而导致栅极电极118的控制能力变差，进而提升电流驱动能力。

根据本发明的一些实施例，掺杂化合物半导体层116的材料可为p型掺杂或n型掺杂的GaN。掺杂化合物半导体层116的厚度可为约50nm至约150nm。形成掺杂化合物半导体层116的步骤可包含：通过外延成长工艺，在阻障层113上沉积掺杂化合物半导体并在掺杂化合物半导体上形成图案化屏蔽层，接着对掺杂化合物半导体执行刻蚀工艺，以移除掺杂化合物半导体未被图案化屏蔽层覆盖的部分，由此形成掺杂化合物半导体层116，其对应于预定形成栅极电极118的位置。之后，再将图案化屏蔽移除。前述图案化屏蔽层可为硬屏蔽或光阻。在一些实施例中，掺杂的化合物半导体层可与晶种层、缓冲层111、通道层112、及阻障层113于相同的沉积腔室中原位(in-situ)沉积。此外，掺杂化合物半导体层116可以是如图2所示的长方形剖面，也可以是其他形状，例如梯形剖面。再者，掺杂化合物半导体层116的上表面也可以不是平坦的。

其他实施例中，掺杂化合物半导体层116可包括其他的p型掺杂III-V族半导体，例如：AlGaN、AlN、GaAs、AlGaAs、InP、InAlAs、或InGaAs。此外，掺杂化合物半导体层108还可包括p型掺杂的II-VI族半导体，例如：CdS、CdTe、或ZnS。一些实施例中，可使用Li、Be、C、Na、Mg、Zn、Ca、Sr、Ba、Ra、Ag、Au等元素对掺杂化合物半导体层116进行掺杂，而使掺杂化合物半导体层116为p型掺杂。

继续参照图2，介电层117位于阻障层113及掺杂化合物半导体层116上，栅极电极118设置于掺杂化合物半导体层116上并埋置于介电层117中，而栅极金属层119设置于介电层117上并可作为栅极场板。如前所述，栅极电极118设置于掺杂化合物半导体层116上，掺杂化合物半导体层116可抑制栅极电极118下方的二维电子气(2DEG)产生，以达成半导体装置的常关状态。介电层117可包含一或多种单层或多层介电材料，例如：氧化硅、氮化硅、氮氧化硅、四乙氧基硅烷(tetraethoxysilane，TEOS)、磷硅玻璃(phosphosilicate glass，PSG)、硼磷硅酸盐玻璃(borophosphosilicate glass，BPSG)、低介电常数介电材料、及/或其他适合的介电材料。低介电常数介电材料可包含(但不限于)：氟化硅玻璃(fluorinatedsilica glass，FSG)、氢倍半硅氧烷(hydrogen silsesquioxane，HSQ)、掺杂碳的氧化硅、非晶质氟化碳(fluorinated carbon)、聚对二甲苯(parylene)、苯并环丁烯(bis-benzocyclobutenes，BCB)、或聚酰亚胺(polyimide)。举例而言，可使用旋转涂布(spincoating)、化学气相沉积、物理气相沉积、原子层沉积、高密度等离子体化学气相沉积、其他合适的方法或前述的组合来形成介电层117。

栅极电极118的材料可为导电材料，例如：金属、金属氮化物或半导体材料，举例而言，金属可为：Au、Ni、Pt、Pd、Ir、Ti、Cr、W、Al、Cu、类似材料、前述的组合、或前述的多层结构；金属氮化物可为：MoN、WN、TiN、TaN、或类似材料；半导体材料可为：多晶硅或多晶锗。可通过沉积工艺来形成前述导电材料，例如：化学气相沉积(CVD)、原子层沉积(ALD)、或物理气相沉积(PVD)(如溅射或蒸发)，然后将导电材料图案化，以形成栅极电极118。一些实施例中，可通过类似方法形成栅极金属层119。栅极金属层119可包括与栅极电极118相同或类似的材料，且可由同一道工艺来形成或是由不同的工艺来形成。栅极金属层119的材料可包括：NiSi、CoSi、TaC、TaSiN、TaCN、TiAl、TiAlN、金属氧化物、金属合金、其他适合的导电材料、或前述的组合。

如图2所示，源极结构与漏极结构设置于阻障层113的两侧。源极结构可包括源极电极114以及设置源极电极114上的源极金属层122，漏极结构可包括漏极电极115以及设置漏极电极115上的漏极金属层123。一些实施例中，源极电极114和漏极电极115的形成方法包括：对阻障层执行图案化工艺，以形成一对(或多个)开口于阻障层中，然后将导电材料填入开口中并执行平坦化工艺(如化学机械研磨)或回刻蚀(etchback)工艺，以移除开口外的多余材料，由此形成源极电极114和漏极电极115。其他实施例中，可在形成介电层117后再执行类似的工艺来形成源极电极114和漏极电极115。前述导电材料及其形成方法与上述栅极电极118的导电材料类似。一些实施例中，可在后续工艺中形成通过类似方法形成源极金属层122或漏极金属层123。根据本发明的一些实施例，前述栅极电极118的形成方法可与源极电极114和漏极电极115的形成方法类似。

一些实施例中，源极金属层122可直接位于源极电极114上并与其直接接触，或通过接触件与源极电极114电连接。类似地，漏极金属层123可直接位于漏极电极115上并与其直接接触，或通过接触件与漏极电极115电连接。举例而言，源极结构的源极电极114埋置于介电层117中，而源极结构的源极金属层122可设置于介电层117上，其中源极电极114与源极金属层122藉由埋置于介电层117中的源极接触件电连接。与源极电极114电连接的源极金属层122的电位不同于与栅极电极118电连接的栅极金属层119的电位，在此些实施例中，源极金属层122沿着从源极结构至漏极结构的方向延伸并作为源极场板(source fieldplate)，由此降低电场强度。其他实施例中，源极电极114和漏极电极115可穿过阻障层113而与通道层112接触。源极金属层122和漏极金属层123可包括与源极电极114和漏极电极115相同或类似的材料，且可由同一道工艺形成或是由不同的工艺来形成。一些实施例中，源极金属层122和漏极金属层123的材料可包括：NiSi、CoSi、TaC、TaSiN、TaCN、TiAl、TiAlN、金属氧化物、金属合金、其他适合的导电材料、或前述的组合。

此外，如前所述，在工艺期间受到环境(例如温度或环境中的元素)影响的掺杂化合物半导体层116可能产生去活化(deactivation)现象。去活化可能造成栅极电极118的控制能力变差，进而影响电流驱动能力。因此，为降低掺杂化合物半导体层116在组件设计中所占的比例，本发明实施例藉由具有开口OP₁的掺杂化合物半导体层116来减少半导体结构200中的掺杂化合物半导体层116的面积，可改善因为掺杂化合物半导体层116在工艺中受到环境因素的影响而导致栅极电极118的控制能力变差，进而提升电流驱动能力以及电性均匀性。举例而言，在相同的条件下(例如相同电压)，具有开口OP₁的掺杂化合物半导体层116，可提升组件的驱动电流约25％以上。根据一些实施例，开口OP₁的宽度W₁为侧边E₁与侧边E₂的间距D₁的1/3至2/3，可在不实质影响化合物半导体层116原先具有的功能及特性的情况下，改善由于掺杂化合物半导体层116在工艺中受到环境因素的影响而导致栅极电极118的控制能力变差，进而提升电流驱动能力。

一些实施例中，半导体结构200可还包括保护层以及衬层(未绘示)。保护层可设置于掺杂化合物半导体层116的侧壁和部分上表面上、以及阻障层113的部分上表面上。一些实施例中，保护层可修复前述刻蚀工艺在掺杂化合物半导体层116的侧壁上所导致的晶格缺陷，由此降低所形成组件的栅极漏电流。此外，形成于阻障层113的部分上表面上的保护层可用以防止阻障层113的表面氧化，提升所形成组件的效能。依工艺的需求或组件的设计而定，保护层的厚度可为约0.5nm至约500nm。保护层的材料可包含绝缘材料或介电材料，例如：SiO₂、SiN、SiON、Al₂O₃、AlN、MgO、Mg₃N₂、ZnO、TiO₂、前述的组合、或类似材料。

在一些实施例中，保护层的材料为氮化物，例如氮化硅或氮化铝，其可较佳地修复掺杂化合物半导体层116的侧壁的晶格缺陷。在一些实施例中，可通过化学气相沉积，例如等离子体辅助化学气相沉积、原子层沉积、物理气相沉积(例如溅射)、或类似方法，在基底110之上形成前述材料层，并将其图案化以形成保护层。其他实施例中，图案化工艺可完全移除在掺杂化合物半导体层116的上表面上的保护层，使保护层位于掺杂化合物半导体层116的侧壁及阻障层113的上表面上。

一些实施例中，衬层可设置于源极电极114和漏极电极115的底部和部分侧壁上、以及阻障层113的部分上表面上。一些实施例中，衬层有助于产生更多的二维电子气(2DEG)于源极电极114和漏极电极115的异质界面上，以降低源极电极114和漏极电极115与通道层112之间的接触电阻(R_contact)，进而降低半导体结构的导通电阻。此外，形成于阻障层113的部分上表面上的衬层可用以防止阻障层113的表面氧化，提升所形成组件的效能。

一些实施例中，衬层的材料可包含六方晶系(hexagonal crystal)的二元(binary)化合物半导体，例如：AlN、ZnO、InN、前述的组合、或类似材料，并且可通过原子层沉积或外延成长工艺(如金属有机化学气相沉积)来沉积。在一实施例中，衬层是由金属有机化学气相沉积形成，由于金属有机化学气相沉积为选区成长(selective area growth，SAG)工艺，因此衬层形成于阻障层113的上表面未被保护层覆盖的区域上，以与保护层相接，而不会形成于保护层上。在另一实施例中，由原子层沉积所形成的衬层不仅形成于阻障层113的上表面未被保护层覆盖的区域上，还延伸至保护层上。此外，在另一些实施例中，衬层的材料还可包含具有六方晶系的石墨烯(graphene)，并且可通过化学气相沉积、原子层沉积来形成衬层。在一些实施例中，衬层的材料可与保护层的材料相同，例如，两者皆为AlN。另一些实施例中，衬层的材料不同于保护层的材料，例如，衬层为AlN，保护层为硅化铝SiN。

图3是根据本发明的一些实施例，绘示出半导体结构的部分投影上视图。图4是根据本发明的一些实施例，绘示出图3A-A’的剖面示意图。半导体结构400与半导体结构200类似，不同处为半导体结构400的掺杂化合物半导体层316具有两个开口，为简化起见，在图4中与图2相同的部件是使用相同的标号并省略其说明。如图4所示，掺杂化合物半导体层316具有邻近源极结构的侧边E₃、邻近漏极结构的侧边E₄、以及开口OP_3a和OP_3b。侧边E₃与侧边E₄的间距为D₃，开口OP_3a的宽度为W_3a且开口OP_3b的宽度为W_3b，前述二个开口露出部分的阻障层113。半导体结构400包含具有开口OP_3a和OP_3b的掺杂化合物半导体层316，如前所述，由于减少了半导体结构400中的掺杂化合物半导体层316的面积，可改善因为掺杂化合物半导体层316在工艺中受到环境因素的影响而导致栅极电极118的控制能力变差，进而提升电流驱动能力。

根据一些实施例，开口OP_3a的宽度W_3a与开口OP_3b的宽度W_3b之和为侧边E₃与侧边E₄的间距D₃的1/3至2/3，可在不实质影响化合物半导体层316原先具有的功能及特性的情况下，改善由于掺杂化合物半导体层316在工艺中受到环境因素的影响而导致栅极电极118的控制能力变差，进而提升电流驱动能力。应注意的是，图4所绘示的开口数量仅是作为范例，本发明实施例的化合物半导体层的开口数量也可为二个以上。在一些化合物半导体层具有二个开口以上的实施例中，开口的宽度和为掺杂化合物半导体层邻近源极结构的侧边与邻近漏极结构的侧边的间距的1/3至2/3，如上所述的，可在不实质影响化合物半导体层原先具有的功能及特性的情况下，改善栅极电极的控制能力，进而提升电流驱动能力。一些实施例中，半导体结构400也可包括如保护层及/或衬层，以实现降低所形成组件的栅极漏电流及/或降低半导体结构400的导通电阻、以及防止阻障层113的表面氧化，提升所形成组件的效能。此外，如上视图图3所示，掺杂化合物半导体层316具有矩形开口OP_3a及椭圆形开口OP_3b，详细而言，在从源极电极114至漏极电极115(或从源极结构至漏极结构)的A-A’方向上，掺杂化合物半导体层316具有两开口OP_3a及OP_3b，且开口OP_3a与OP_3b在A-A’方向具有最大宽度和(W_3a+W_3b)。一些实施例中，为了维持掺杂化合物半导体层316原先具有的功能及特性，开口OP_3a与OP_3b在A-A’方向的最大宽度和(W_3a+W_3b)为掺杂化合物半导体层316在A-A’方向的最大宽度D₃的1/3至2/3，且开口OP_3a与OP_3b在A-A’方向上的相邻最小间距为开口OP_3a与OP_3b在A-A’方向上的宽度的平均值，亦即(W_3a+W_3b)/2。而具有开口的掺杂化合物半导体层316，如上所述，可改善栅极电极的控制能力，提升电流驱动能力。

图5至图11是根据本发明的一些变化实施例，绘示出半导体结构的部分投影上视图。参照图5，其中包含源极电极114、漏极电极115、以及掺杂化合物半导体层516，如上视图所示，掺杂化合物半导体层516具有矩形开口OP_5a、椭圆形开口OP_5b、及三角形开口OP_5c，在从源极电极114至漏极电极115(或从源极结构至漏极结构)的A-A’方向上，掺杂化合物半导体层516具有三个开口，且开口OP_5a、OP_5b、及OP_5c在A-A’方向具有最大宽度和(W_5a+W_5b+W_5c)。一些实施例中，为了维持掺杂化合物半导体层516原先具有的功能及特性，开口OP_5a、OP_5b、及OP_5c在A-A’方向的最大宽度和(W_5a+W_5b+W_5c)为掺杂化合物半导体层516在A-A’方向的最大宽度D₅的1/3至2/3，且开口OP_5a、OP_5b、及OP_5c在A-A’方向上的相邻最小间距为开口OP_5a、OP_5b、及OP_5c在A-A’方向上的宽度的平均值，亦即(W_5a+W_5b+W_5c)/3。而具有开口的掺杂化合物半导体层516，可改善栅极电极的控制能力，提升电流驱动能力。

参照图6，其中包含源极电极114、漏极电极115、以及掺杂化合物半导体层616，如上视图所示，掺杂化合物半导体层616具有矩形开口OP_6a及OP_6b，在从源极电极114至漏极电极115(或从源极结构至漏极结构)的A-A’方向上，掺杂化合物半导体层616的至少一部分是不连续的，且开口OP_6a在平行A-A’方向的一方向上具有宽度W_6a、开口OP_6b在A-A’方向具有宽度W_6b，其中W_6b大于W_6a。一些实施例中，为了维持掺杂化合物半导体层616原先具有的功能及特性，开口OP_6b具有的较大宽度W6b为掺杂化合物半导体层616在A-A’方向的最大宽度D₆的1/3至2/3，并且开口OP_6a与开口OP_6b在垂直于A-A’方向的B-B’方向上的间距S₁的最小值为掺杂化合物半导体层616在A-A’方向的最大宽度D₆的1/2。而具有开口的掺杂化合物半导体层616，如上所述，可改善栅极电极的控制能力，提升电流驱动能力。

参照图7，其中包含源极电极114、漏极电极115、以及掺杂化合物半导体层716，如上视图所示，掺杂化合物半导体层716具有矩形开口OP_7a、梯形开口OP_7b及圆形开口OP_7c，在从源极电极114至漏极电极115(或从源极结构至漏极结构)的A-A’方向上，掺杂化合物半导体层716的至少一部分是不连续的，且矩形开口OP_7a在平行A-A’方向的一方向上具有宽度W_7a、梯形开口OP_7b在A-A’方向上的较大底边具有宽度W_7b、圆形开口OP_7c在平行A-A’方向的另一方向具有宽度W_7c，其中W_7b大于W_7a及W_7c。一些实施例中，为了维持掺杂化合物半导体层716原先具有的功能及特性，开口OP_7b的较大底边的宽度W_7b为掺杂化合物半导体层716在A-A’方向的最大宽度D₇的1/3至2/3，并且开口OP_7a与开口OP_7b在垂直于A-A’方向的B-B’方向上的间距S₂的最小值、以及开口OP_7b与开口OP_7c在垂直于A-A’方向的B-B’方向上的间距S₃的最小值为掺杂化合物半导体层716在A-A’方向的最大宽度D₇的1/2。而具有开口的掺杂化合物半导体层716，如上所述，可改善栅极电极的控制能力，提升电流驱动能力。

前述掺杂化合物半导体层的开口形状仅是作为范例，而非用以限定本发明实施例，开口的形状可包括：矩形、菱形、梯形、圆形、椭圆形、三角形、或前述的组合。此外，本发明实施例也适用于不规则形状的开口。

除了开口之外，掺杂化合物半导体层也可在其平行A-A’方向的两侧边E₅、E₆的至少其中之一上具有缺口，如图8所示，其中包含源极电极114、漏极电极115、以及掺杂化合物半导体层816，掺杂化合物半导体层816具有矩形缺口N₈，在从源极电极114至漏极电极115(或从源极结构至漏极结构)的A-A’方向上，掺杂化合物半导体层816的至少一部分是不连续的，缺口N₈的朝向垂直于A-A’方向且缺口N₈在A-A’方向的最大宽度为W₈。一些实施例中，为了维持掺杂化合物半导体层816原先具有的功能及特性，缺口N₈在A-A’方向的最大宽度W₈为掺杂化合物半导体层816在A-A’方向的最大宽度D₈的1/3至2/3。而具有开口的掺杂化合物半导体层816，由于减少了半导体结构中的掺杂化合物半导体层的面积，可改善因为掺杂化合物半导体层在工艺中受到环境因素的影响而导致栅极电极的控制能力变差，进而提升电流驱动能力。

掺杂化合物半导体层也可在其平行A-A’方向的两侧边E₇、E₈的至少其中之一上具有一个以上的缺口，而形成M型或梳子形(comb shape)，如图9所示，其中包含源极电极114、漏极电极115、以及掺杂化合物半导体层916，掺杂化合物半导体层916具有局部的椭圆形缺口N_9a及三角形缺口N_9b，在从源极电极114至漏极电极115(或从源极结构至漏极结构)的A-A’方向上，掺杂化合物半导体层916的至少一部分是不连续的，所述二个缺口的朝向垂直于A-A’方向且局部的椭圆形缺口N_9a与三角形缺口N_9b在A-A’方向具有最大宽度和(W_9a+W_9b)。一些实施例中，为了维持掺杂化合物半导体层916原先具有的功能及特性，局部的椭圆形缺口N_9a与三角形缺口N_9b在A-A’方向的最大宽度和(W_9a+W_9b)为掺杂化合物半导体层916在A-A’方向的最大宽度D₉的1/3至2/3，且椭圆形缺口N_9a与三角形缺口N_9b在A-A’方向上的相邻最小间距为椭圆形缺口N_9a与三角形缺口N_9b在A-A’方向上的宽度的平均值，亦即(W_9a+W_9b)/2。而具有缺口的掺杂化合物半导体层916，如上所述，可改善栅极电极的控制能力，提升电流驱动能力。

参照图10，其中包含源极电极114、漏极电极115、以及掺杂化合物半导体层1016，如此上视图所示，掺杂化合物半导体层1016为U形，在从源极电极114至漏极电极115(或从源极结构至漏极结构)的A-A’方向上，掺杂化合物半导体层1016的至少一部分是不连续的，掺杂化合物半导体层1016的缺口的朝向垂直于该A-A’方向且此缺口在A-A’方向上具有最大宽度W₁₀。一些实施例中，为了维持掺杂化合物半导体层1016原先具有的功能及特性，其缺口在A-A’方向的最大宽度W₁₀为掺杂化合物半导体层1016在A-A’方向的最大宽度D₁₀的1/3至2/3。而具有缺口的掺杂化合物半导体层1016，如上所述，可改善栅极电极的控制能力，提升电流驱动能力。

前述掺杂化合物半导体层的缺口形状仅是作为范例，而非用以限定本发明实施例，缺口的形状可包括：矩形、梯形、局部的圆形、局部的椭圆形、三角形、或前述的组合。本发明实施例也未限定具有缺口的掺杂化合物半导体层的形状，可包括：M形、U形、梳子形、或前述的组合。

参照图11，其中包含源极电极114、漏极电极115、以及由多个分离的掺杂化合物半导体岛构成的掺杂化合物半导体层1116，如此上视图所示，此些掺杂化合物半导体岛包括矩形掺杂化合物半导体岛1116a、椭圆形掺杂化合物半导体岛1116b、椭圆形掺杂化合物半导体岛1116c，在从源极电极114至漏极电极115(或从源极结构至漏极结构)的A-A’方向上，掺杂化合物半导体层1116是不连续的，且掺杂化合物半导体岛1116a、1116b、与1116c在A-A’方向具有最大宽度和(W_11a+W_11b+W_11c)。一些实施例中，为了维持掺杂化合物半导体层1116原先具有的功能及特性，掺杂化合物半导体岛1116a、1116b、及1116c在A-A’方向的最大宽度和(W_11a+W_11b+W_11c)为相邻的掺杂化合物半导体岛在A-A’方向的间隔距离和(S₄+S₅)的1/2至2倍。而由多个分离的掺杂化合物半导体岛构成的掺杂化合物半导体层1116，同样可减少半导体结构中的掺杂化合物半导体层的面积，进而提升电流驱动能力。前述的掺杂化合物半导体岛的形状仅是作为范例，而非用以限定本发明实施例，掺杂化合物半导体岛的形状可包括：矩形、梯形、圆形、椭圆形、三角形、或前述的组合。

图12为比较例与图6的实施例的实验数据比较，Y轴为靠近半导体结构表面处的信道层与阻障层间的电场强度，X轴为前述电场强度在半导体结构的水平方向上所对应的位置，X轴原点为半导体结构中靠近源极处的位置，随X轴坐标增加而远离源极往漏极靠近。其中比较例为掺杂化合物半导体层未具有任何开口或缺口，图6实施例通过减少掺杂化合物半导体层的面积，有效地降低接近表面的电场。

本发明实施例所提供的具有开口或缺口的掺杂化合物半导体层、或是具有不连续结构的掺杂化合物半导体层，由于减少了半导体结构中的掺杂化合物半导体层的面积，可改善因为掺杂化合物半导体层在工艺中受到环境因素的影响而导致栅极电极的控制能力变差，而提升电流驱动能力及电性均匀度，进一步改善组件性能。此外，减少了半导体结构中的掺杂化合物半导体层的面积还可进一步降低表面附近的电场，达到降低表面电场(REduced SURface Field，RESURF)的功效。

以上概述数个实施例的特点，以便在本发明所属技术领域中的相关技术人员可更好地了解本发明的各个方面。在本发明所属技术领域中的相关技术人员，应理解其可轻易地利用本发明实为基础，设计或修改其他工艺及结构，以达到和此中介绍的实施例的相同的目的及/或优点。在本发明所属技术领域中的相关技术人员，也应理解此类等效的结构并无背离本发明的精神与范围，且其可于此作各种的改变、取代、和替换而不背离本发明的精神与范围。