阅读说明：本技术 用于交叉相关的方法及设备 (Method and apparatus for cross-correlation ) 是由 大卫·卡尔·巴顿 于 2020-03-15 设计创作，主要内容包括：本发明涉及一种用于尖峰神经网络的多流交叉相关器,其中每一流含有显著随机内容。在跨越至少两个流具有固定时间关系的情况下发生至少一个事件。每一流被视为参考系(FOR),且基于与其它流的比较而经受可调整延迟。对于所述FOR的每一尖峰,通过将Post累加器与Pre累加器进行比较来完成相对于最后一个及当前FOR尖峰的定时分析。而且,通过重新启动Post及Pre加权函数的产生而以所述当前FOR尖峰开始新定时分析,在出现每一其它尖峰之后即刻累加所述Post及Pre加权函数的值,直到下一FOR尖峰为止。如果使用时间中立冲突解决方案,那么可使用单尖峰延迟单元。可确定所述FOR的平均尖峰速率且将其用于所述Post及Pre加权函数。(The invention relates to a multi-stream cross-correlator for a spiking neural network, wherein each stream contains significant random content. At least one event occurs with a fixed time relationship across at least two streams. Each stream is considered a frame of reference (FOR) and is subject to an adjustable delay based on a comparison with other streams. FOR each spike of the FOR, a timing analysis relative to the last and current FOR spikes is done by comparing the Post accumulator to the Pre accumulator. Also, a new timing analysis is started with the current FOR spike by restarting the generation of Post and Pre weighting functions, the values of the Post and Pre weighting functions are accumulated upon the occurrence of each other spike until the next FOR spike. If a time-neutral conflict resolution scheme is used, a single-spike delay unit may be used. An average spike rate FOR the FOR may be determined and used FOR the Post and Pre weighting functions.)

具体实施方式

现在将详细参考本发明的各种实施例，在附图中图解说明本发明的实例。尽可能地，将贯穿图式使用相同参考编号来指相同或相似部件。

请参考定义下文所使用的选定术语的章节3(“选定术语表”)。

实施方式的目录

1 导论

2 交叉相关单元

2.1 概论

2.2 学习延迟

2.2.1 功能描述

2.2.2 顺序操作及伪编码实施方案

2.2.3 电气实施方案

2.3 产生延迟-有损版本

2.3.1 冲突解决方案

2.3.2 电气实施方案

2.4 学习速率全部

3 选定术语表

4 计算设备

1 导论

已知交叉相关具有许多重要应用。在这些应用当中，期望交叉相关继续在尖峰神经网络领域中变得重要，其中相对尖峰定时对恰当操作可为关键的。

图1描绘在尖峰神经网络领域中的实例性应用情景。左边的输入是三个尖峰流：S1、S2及S3。期望每一尖峰流含有显著随意(或随机)内容。

关于所述随机内容，尖峰间间隙(或ISG)的时间大小采取随机分布(通常为泊松)，且每一ISG i在以下范围内：

0秒<i<∞秒

对于i的整个时间范围，我们将尖峰流的平均尖峰速率称为r_ALL(因为可能出现包含所有尖峰的速率)。

此内容既关于其中出现此内容的流又相对于其它流是随机的。然而，还预期发生跨越输入流中的两者或多于两者表现自身的非随意事件。(在以下阐释中，我们通常会将非随意事件仅仅称为“事件”。)

流S1、S2及S3中的每一者分别耦合到交叉相关单元(或CCU)的F.O.R.输入：0110、0112及0114。每一CCU具有被标记为“FOR_d”的输出。如可见，每一FOR_d输出连接到“索玛(Soma)”0121的输入。在其最基本功能级处，索玛可经设计以充当一种重合检测器，每当尖峰同时出现在其输入中的每一者处时，所述重合检测器就会产生输出尖峰。

在以下论述中，出于阐释方便的目的而选择三个输入流。将容易地了解，系统(例如图1的系统)可在操作原理没有任何改变的情况下应用于任意大数目个输入。需要最少两个输入流。总的来说，例如图1的系统可被视为神经元的生物学启发模型。虽然受生物学启发，但从工程设计(及非生物)视角来看，图1可被理解为表示多流交叉相关器或“MCC”。

当发生一事件时，在MCC的两个或多于两个输入流中，期望其在每一输入流中的表现相对于其在其它尖峰流中的表现具有固定时间关系。虽然期望事件的多流表现相对于彼此具有固定时间关系，但还期望将不会同时出现此类表现。

期望任一其它尖峰(即，任一非事件尖峰)在既在出现所述尖峰的输入流内又关于其它输入流考虑时相对于所有其它非事件尖峰具有随意关系。

我们还将任一此类非事件尖峰称为“随意尖峰”。

CCU 0110、0112及0114中的每一者的工作是确定延迟或时间偏移，使得跨越多个流的尽可能多的事件表现同时出现在CCU的输出处(且因此同时出现在索玛0121的输入处)。

更具体来说，可观察到图01的每一CCU具有两个输入：

· FOR，及

· 其它。

“FOR”(其可替代地书写为“F.O.R.”)意指“参考系”。(除非上下文另有指示，否则本文中对术语“FOR”或“F.O.R.”的任何使用是对“参考系(Frame Of Reference)”而非对介词“for”的提及。)呈现给CCU的FOR输入的尖峰流在某一修改之后出现在CCU的FOR_d输出处。CCU有可能通过插入延迟相对于出现在其FOR输入处的尖峰修改其FOR_d输出流。每一CCU的“其它”输入旨在成为出现在其它CCU的(即，连接到同一索玛的其它CCU的)FOR_d输出处的尖峰的联合。

如可见，如下确定每一CCU的其它输入。首先，所有CCU的输出尖峰通过“或”门0120连接在一起，以形成单个经组合尖峰流。此“或”门的输出被标记为“ANY”，因为期望尖峰出现在其输出处，只要其出现在任一CCU的FOR_d输出处即可。

CCU 0110、0112及0114中的每一者分别具备“与”门0111、0113及0115。如可见，每一“与”门过滤掉(即，移除)其CCU的其它输入所接收的尖峰流。具体来说，移除由所述“与”门的CCU促成的任何尖峰。

2 交叉相关单元

2.1 概论

与常规相关及交叉相关技术相比较，本发明的MCC依赖于大量(例如，数百或数千个)随意尖峰的存在。

MCC通过使每一CCU本质上独立于其它CCU而操作来操作。独立操作的例外是如下事实：每一CCU接收(在其其它输入处)其它CCU的FOR_d输出的联合(确切地，举例来说，呈现给其它CCU的FOR输入的尖峰流的联合)。

图2是针对图1的每一CCU的实例性内部结构的功能框图。

如可见，CCU由两个主要单元组成：

· 产生延迟(块0225)，及

· 学习延迟(块0226)。

产生延迟接受输入尖峰流(在其F.O.R.输入处)，且在其输出(称作F.O.R._d)处产生此输入流的经延迟版本。产生延迟的F.O.R.输入耦合到CCU的F.O.R.输入(标记为0211)，且产生延迟的F.O.R._d输出耦合到CCU的F.O.R._d输出(标记为0212)。

学习延迟接受CCU的其它尖峰流(来自CCU的其它输入0210)，而且接受(在学习延迟的F.O.R._d输入处)产生延迟的F.O.R._d输出。学习延迟使用存在于其F.O.R._d输入处的每一对尖峰作为参考系来分析出现在学习延迟的其它输入处的任何尖峰。

如果产生延迟并入充足存储器，那么其可重现(在其F.O.R._d输出处)除延迟可能性之外与在其F.O.R.输入处的尖峰流相同的尖峰流。我们可将此称为产生延迟的无损版本。

取决于应用，可借助模拟或数字设备实施产生延迟的存储器。对于数字实施方案，产生延迟可包括(举例来说)借助半导体随机存取存储器(RAM)实施的FIFO(先进先出)队列或缓冲器。对于模拟实施方案，产生延迟可包括任何适合信号或波导，例如电缆或自由空间波传播腔。

然而，一般来说，产生延迟的有损版本可需要无限(或不受限制)量的存储器。

本发明的另一重要方面是利用呈现给CCU的F.O.R.输入的尖峰流的随机性质来在产生延迟的输出处产生F.O.R._d的有损版本。事实上，仅一个尖峰(一次)的存储器通过产生延迟可足以在CCU的F.O.R._d输出处产生有用相关尖峰流。当使用仅一个尖峰的存储时，产生延迟可被视为一种“定时器”。当尖峰出现在其F.O.R.输入处时，可启动所述定时器。在延迟周期结束时，所述定时器为产生延迟的F.O.R._d输出产生一尖峰。下文在章节2.3(“产生延迟”)中论述单尖峰存储器的使用。

2.2 学习延迟

2.2.1 功能描述

如上文所介绍，学习延迟使用存在于其F.O.R._d输入处的每一对尖峰作为参考系来分析出现在学习延迟的其它输入处的任何尖峰。图3描绘此种实例性情景。

如可见，图3含有两个轴：

· 水平时间轴，其中：0.00秒≤t≤0.60秒。

· 用于指派权重给每个其它尖峰(在下文进一步阐释)的垂直轴，其中：0.00≤权重≤1.00。

让我们在学习延迟的F.O.R._d输入处调用一连续对尖峰，所述尖峰用作用于评估其它尖峰n及n+1的框架。在时间t＝0.00处的垂直线(除了表示权重轴)描绘尖峰n(此尖峰还标记为0310)。相反地，在t＝0.60处描画尖峰n+1(此尖峰还标记为0311)。n及n+1尖峰沿着垂直轴的量值不相关，且仅仅出于图形呈现目的而经选择。

权重轴与曲线0320及0321有关。如可见，0320是形式为e^-rt的指数衰减曲线，其中r是速率，t是时间，且r(出于实例目的)等于3。相反地，0321是形式为e^-r(m-t)的指数增加曲线，其中r及t与0320的情况相同，且m(为“最大”时间)等于0.60秒。出于将在下文阐释的原因，曲线0320及0321还分别称为“Post”及“Pre”。

出现在F.O.R._d尖峰n与n+1之间的每个其它尖峰被指派Post及Pre值两者。其中其Post值大于其Pre值的其它尖峰表征为“后”(或后面)尖峰n比“前”(或前面)尖峰n+1更强烈。相反地，其中其Pre值大于其Post值的尖峰表征为“前”(或前面)尖峰n+1比“后”(或后面)尖峰n更强烈。

图3描绘具有以下值的两个实例性其它尖峰：

· 其它尖峰1：

○t＝0.065秒。

○Post值＝0.723

○Pre值＝0.05

· 其它尖峰2：

○t＝0.44秒。

○Post值＝0.112

○Pre值＝0.446

如可见，给予每个其它尖峰两个权重，此取决于其与Post及Pre加权曲线相交的位置。

跨越可出现在一对F.O.R._d尖峰n与n+1之间的多个其它尖峰，可如下确定及校正趋于“后”或“前”的净趋势：

· 累加得出所有Post值的和(我们还称为“postAcc”)，及

· 累加得出所有Pre值的和(我们还称为“preAcc”)。

·如果postAcc>preAcc，那么：

○其它尖峰流被视为总的来说出现在F.O.R._d的尖峰后面。此还意味F.O.R._d流总的来说是提前的，

○学习延迟(例如，图2的学习延迟块0226)可力图通过在其“较多d”输出处发布命令(例如脉冲)来校正所述提前。

○响应于“较多d”命令，产生延迟(例如，参见产生延迟块0225)可使其F.O.R.输入与F.O.R._d输出之间的延迟增加特定递增量。

· 如果preAcc>postAcc，那么：

○其它尖峰流被视为总的来说出现在F.O.R._d的尖峰前面。此还意味F.O.R._d流总的来说是滞后的。

○学习延迟可力图通过在其“较少d”输出处发布命令(例如脉冲)来校正所述滞后。

○作为响应，产生延迟可使其F.O.R.输入与F.O.R._d输出之间的延迟减小特定递增量。

学习延迟的延迟所改变(响应于“较多d”或“较少d”命令)的递增量可基于特定应用以及其速度与准确度要求而选择。一般来说，较小增量(也称为较慢学习速率)增加CCU发现实现其事件与其其它流的最佳同步的延迟值的时间。然而，较小增量具有产生对必要延迟值的更准确确定的优点。

虽然已展示既递减又递增的指数曲线，但出于Post及Pre加权的目的，各种函数可为适合的。适合函数的主要准则包含：

· 与Post函数对称相反的Pre函数。

· 分别在尖峰n及n+1的时间处于最大值的Post函数及Pre函数。

· 从其最大值单调地减小的Post函数及Pre函数。

2.2.2 顺序操作及伪编码实施方案

以与在一个时间获得的以下尖峰一致的方式论述学习延迟的先前子章节所阐释的操作：

· F.O.R._d输入的尖峰n及n+1，及

· 在n与n+1F.O.R._d尖峰之间的时间间隔期间存在于学习延迟的其它输入处的任何尖峰。

在实际操作期间，期望CCU(及其所属的MCC)在逐尖峰基础上操作。举例来说，基于我们可称之为尖峰n的存在于学习延迟的F.O.R._d输入处的每一尖峰，可期望学习延迟执行两个主要操作：

· 如果存在n-1尖峰，那么力图完成以尖峰n-1开始的交叉相关分析。换句话说，在尖峰n-1及n作为参考系的情况下完成交叉相关分析。

· 在尖峰n+1到来之后即刻开始将在未来完成的新交叉相关分析。换句话说，开始新交叉相关分析，其中尖峰n及n+1将用作参考系。

取决于特定应用，可期望将学习延迟实施为计算机程序、实施为电气硬件或实施为两种方法的混合组合。

图4描绘基于Python编程语言的学习延迟的实例性伪编码实施方案。粗体文本密切地对应于Python语法及语义。根据Python语法插入注释。已在左边添加行号来辅助阐释。与Python语法及语义的主要偏差是赋值运算符的右手边，在行5到17上。而且，非正式地处置将参数或其它数据传入及传出所述过程。

图4的过程称为“Learn_Delay_PC”，其中“PC”后缀指示伪码。行1。

每当出现尖峰时在F.O.R._d或其它输入处调用Learn_Delay_PC。

在行5到17上指派若干个重要值及变量，但将作为论述利用这些变量的伪码的一部分而在行22到44上提出这些重要值及变量。

行22通过致使其内容相对于时间量(即，T到TLO)经历指数衰减而更新Pre累加器“preAcc”，因为最后一个其它尖峰引起对Learn_Delay_PC的调用(其中在图4的行8到9处定义T及TLO)。如下文将进一步阐释，preAcc的此指数衰减与每当出现其它尖峰时将单位值添加到preAcc相结合。

在每一其它尖峰时将单位值添加到preAcc且致使preAcc经历指数衰减(直到下一F.O.R._d尖峰时)在数学上等效于上文关于图3所论述的preAcc累加方法：在出现每一其它尖峰之后即刻将e^-r(m-t)的值添加到preAcc(其中m是t的最大值)，且具有不衰减的preAcc。

致使preAcc经历指数衰减可能似乎是一种累加Pre值的不必要地间接方法。然而，如将在下一子章节中论述，与e^-rt进行比较，e^-r(m-t)是借助电子硬件实施的相对复变函数。

继对preAcc的更新之后，执行电流尖峰是类型F.O.R._d还是其它的测试。行25。F.O.R._d尖峰被视为“属于”当前执行的学习延迟单元，因为其源自属于同一CCU的产生延迟单元。因此，IS_MINE变量为假指示接收到其它尖峰，从而致使执行行26到33。否则，电流尖峰是类型F.O.R._d，且执行行35到45。

假定IS_MINE为假，执行以下步骤：

· 为了说明电流尖峰是为其它类型，将单位值添加到preAcc。行26。

· 添加到postAcc的值仅仅是自最后一个F.O.R._d尖峰以来为单位值的指数衰减。行30。

· 更新最后一个其它尖峰的时间，以准备Learn_Delay_PC的下一调用。行32。

假定IS_MINE为真，执行以下步骤：

· 作为完成以先前F.O.R._d尖峰开始的当前执行的交叉相关分析的一部分，首先执行测试以确定是否已出现任何其它尖峰。行35。

· 假定已出现至少一个其它尖峰，将preAcc的值与postAcc的值进行比较。行38。

○如果preAcc>postAcc，那么总的来说，F.O.R._d尖峰被视为相对于其它尖峰是滞后的。减少由变量D表示的来自产生延迟的延迟。控制学习速率的减少量由行38的“-D_LR”表示。

○如果postAcc>preAcc，那么总的来说，F.O.R._d尖峰被视为相对于其它尖峰是提前的。增加由变量D表示的来自产生延迟的延迟。控制学习速率的增加量由行38的“D_LR”表示。

· 可执行检查，以确保D保持在容许限值内。行40。

· 作为开始新交叉相关分析的一部分，执行以下步骤：

○将preAcc及postAcc复位到零。行42。

○将最后一个F.O.R._d尖峰的时间更新到当前时间。行44。

2.2.3 电气实施方案

图5到7描绘学习延迟的实例性电气实施方案。

图5描绘学习延迟模块的顶级控制及接口。图6聚焦于与累加postAcc值有关的电路系统，而图7聚焦于与累加preAcc有关的电路系统。

图5的轮廓0510指示学习延迟的外部接口，其中每一连接对应于如先前结合图2所论述的学习延迟功能块0221的输入或输出。

轮廓0520指示学习延迟的与图6的postAcc电路系统及图7的preAcc电路系统的内部接口。

在下文论述外部接口0510。

呈现给F.O.R._d输入的每一尖峰触发“双发”0530。首先，双发的out1通过引起比较器放大器0540的读取而完成当前参考系。其次，out2将postAcc及preAcc电路系统复位，使得可开始跨越下一参考系的累加。

Out1通过启用“与”门0541及0542而引起比较器0540的读取。如果当启用“与”门时比较器0540的输出是逻辑0，那么“与”门0542将把触发信号呈现给单发0532。单发0532在经触发时在(接口0510的)“较少d”输出处产生脉冲。相反地，如果比较器0540的输出是逻辑1，那么“与”门0541将把触发信号呈现给单发0531。单发0531在经触发时在(接口0510的)“较多d”输出处产生脉冲。

比较器0540将两个信号进行比较：表示preAcc的信号(称为“preAcc”)，及表示postAcc的信号(称为“postAcc”)。由图6的电路系统产生postAcc信号，同时由图7的电路系统累加preAcc信号。preAcc及postAcc信号中的每一者是模拟的，具有表示其所累加值的电压电平。如果preAcc信号具有比postAcc高的电压，那么比较器0540输出表示逻辑0的信号。如上文所论述，逻辑0(当由双发0530的out1读取时)引起来自“较少d”输出的脉冲。相反地，如果postAcc>preAcc，那么比较器0540输出逻辑1。如上文所论述，逻辑1(在由out1双发0530读取时)引起来自“较多d”输出的脉冲。

待针对外部接口0510论述的最后一个连接是其它输入。与F.O.R._d输入一样，其它处的尖峰也触发双发。在此情形中，其是双发0533。如下文将进一步论述，双发0533的out1致使对postAcc累加器及preAcc累加器中的每一者的当前电压电平进行取样(以及其它行动)。其次，out2致使postAcc及preAcc累加器各自被充电到新电压电平。

关于图6，电容器0650维持postAcc信号(或节点)的电压。关于如上文关于图3所论述的Post n函数0320，其由电容器0640与电阻器0641的组合确定。在图6中，可在衰减变量节点处获得Post n函数。

如上文所论述，作为启动新参考系的一部分，双发0530(在其out2输出处)断言“复位(F.O.R.)”信号。关于图6，可见，复位(F.O.R.)信号引起以下电容器的复位：

· 由将postAcc节点耦合到接地的开关0660将postAcc值的累加复位到零。

· 由切换单元0643的开关S1及S2将Post n函数0320复位到新指数衰减周期。具体来说，在复位(F.O.R.)脉冲的持续时间内：

○S1将电容器0640耦合到单位值电压源0642，且

○S2在电容器0640被再充电时确保衰减变量节点维持重新启动指数衰减的正确初始值。

· 在适当时间，电容器0632用于将电压的样本保持在衰减可变节点处。其由将电容器0632耦合到接地的开关0662复位。

· 在适当时间，电容器0622用于将电压的样本保持在postAcc节点处。其由将电容器0622耦合到接地的开关0661复位。

一旦复位(F.O.R.)信号结束，电容器0640与电阻器0641的组合便开始其指数衰减，其中可在衰减变量节点处获得Post n函数。

如果在将postAcc节点复位(通过F.O.R._d尖峰)之后出现其它尖峰，那么触发双发0533。关于图6，可见，“取样(其它)”信号的断言引起以下各项：

· 通过闭合开关0631在衰减变量节点处对当前电压进行取样。

· 通过闭合开关0621在postAcc节点处对当前电压进行取样。

在“取样(其它)”信号的断言之后，发生以下各项：

· 开关0631断开，且衰减变量节点的经取样电压由电容器0632保持。

· 开关0621断开，且postAcc节点的经取样电压由电容器0622保持。

· 通过加法放大器0610对由电容器0632及0622保持的电压求和。

接下来，双发0533断言“充电Acc(其它)”信号，此闭合图6的开关0611。此致使比较器0612将postAcc节点处的电压与加法放大器0611的输出进行比较。来自加法放大器的电压将比postAcc节点的电压大在衰减变量节点处取样的量。因此，比较器0612将致使开关0613闭合，且保持闭合，直到postAcc节点已充电到基本上等于加法放大器的输出的电压为止。

如可了解，下文是“取样(其它)”及“充电Acc(其它)”信号的顺序断言的净效应。在每一其它尖峰时，postAcc节点的电压增加与衰减变量节点的当前电压相等的量。

关于图7，电容器0720维持preAcc信号(或节点)的电压。然而，如上文关于图4的Learn_Delay_PC伪码所论述，preAcc节点经设计以由于其与电阻器0721的组合而衰减。如上文所论述，衰减preAcc节点与针对每一其它尖峰添加单位电压的组合在数学上等效于确定(图3的)Pre n+1函数0321且将其值添加到非衰减Pre累加器。可在图7中了解衰减preAcc节点方法从电路实施视角来看的相对简单。

如上文所论述，作为启动新参考系的一部分，双发0530(在其out2输出处)断言“复位(F.O.R.)”信号。关于图7，可见，复位(F.O.R.)信号引起以下电容器的复位：

· 由将preAcc节点耦合到接地的开关0741将preAcc值的累加复位到零。

· 在适当时间，电容器0732用于将电压的样本保持在postAcc节点处。其由将电容器0732耦合到接地的开关0740复位。

如果在preAcc节点的复位(通过F.O.R._d尖峰)之后出现其它尖峰，那么触发双发0533。关于图7，可见，“取样(其它)”信号的断言引起通过闭合开关0731在preAcc节点处对当前电压进行取样。

在“取样(其它)”信号的断言之后，发生以下各项：

· 开关0731断开，且preAcc节点的经取样电压由电容器0732保持。

· 通过加法放大器0710对由电容器0732保持的电压与来自电压源0714的单位电压求和。

接下来，双发0533断言“充电Acc(其它)”信号，此闭合图7的开关0711。此致使比较器0712将preAcc节点处的电压与加法放大器0710的输出进行比较。来自加法放大器的电压将比preAcc节点的电压大由单位电压源0714提供的量。因此，比较器0712将致使0713闭合，且保持闭合，直到preAcc节点已充电到基本上等于加法放大器的输出的电压。

如可了解，下文是“取样(其它)”及“充电Acc(其它)”信号的顺序断言的净效应。在每一其它尖峰时，使preAcc节点的电压增加等于电压源0714的单位电压的量。在所述增加之后，preAcc节点将继续其指数衰减直到发生以下各项中的任一者为止：

· 在出现F.O.R._d尖峰的情况下当前参考系结束。

· 出现另一其它尖峰。

2.3 产生延迟–有损版本

2.3.1 冲突解决方案

如上文所论述，在章节2.1(“概论”)中，本发明的另一重要方面是利用呈现给每一CCU的F.O.R.输入的尖峰流的随机性质来在产生延迟的输出处产生F.O.R._d的有损版本的选项。

仅一个尖峰(一次)的存储器通过产生延迟(例如，通过图2的功能块0225)可足以在CCU的F.O.R._d输出处产生有用相关尖峰流。在此情形中，产生延迟可被视为一种“定时器”。当尖峰出现在产生延迟的F.O.R.输入处时，可启动所述定时器。在延迟周期结束时，所述定时器为产生延迟的F.O.R._d输出产生一尖峰。在下文论述单尖峰存储器的使用。

由于产生延迟的有损版本需要比无损版本(其存储器需要是可能无限的)少得多的存储器(仅一个尖峰)，因此我们将所述有损版本称为“无存储器的”。

当实施无存储器方法时的关键问题是我们称之为“冲突解决方案”的问题。每当产生延迟的延迟大于0秒时都可能产生冲突解决方案问题。由于输入到每一CCU的尖峰流的随机性质，每当产生延迟由于F.O.R.尖峰x而在对延迟周期d进行定时中时，下一F.O.R.尖峰x+1始终可能到达。接着存在两个选择：

· 忽略尖峰x+1，且继续尖峰x的定时直到完成其延迟周期d为止。我们将这称为“保持最旧”选择。

· 重新启动定时器，使得延迟周期d以尖峰x+1开始。我们将这称为“保持最新”选择。

这两个策略中的任一者在一致应用的情况下有可能顺序地应用无限数目次。举例来说：

· 保持最旧：虽然对尖峰x的延迟d进行定时，但可能无限数目个后续F.O.R._d尖峰可能到达。所有这些都将被忽略。

· 保持最新：如果由于尖峰x+1而重新启动尖峰x的延迟d，那么尖峰x+2有可能重新启动尖峰x+1的时间周期，且尖峰x+3进一步有可能重新启动尖峰x+2的时间周期。延迟周期的重新启动可继续可能无限数目次地发生。

这两个选择中的任一者在排他地施加为冲突解决方案的策略的情况下具有将时间偏差引入到学习延迟的F.O.R._d与其它尖峰流的比较中的问题。具体来说：

· 保持最旧：具有使F.O.R._d尖峰流相对于其它尖峰流出现得比实际情况更早的效应。结果是由产生延迟产生的延迟太大。依据保持最旧策略致使稍后尖峰(即，尖峰x之后的尖峰)下降的事实可了解此效应。

· 保持最新：具有使F.O.R._d尖峰流相对于其它尖峰流出现得比实际情况更晚的效应。结果是由产生延迟产生的延迟太小。依据保持最新策略致使较早尖峰(例如，比尖峰x+1早的尖峰x)被忽略的事实可了解此效应。

可通过通常引起保持最旧及保持最新策略中的每一者的相等数目个选择的任何技术来解决时间偏差问题。图8与图2的主要差异是引入了解决冲突块0224，可在解决冲突块0224内看到所提议实施方案。图8的功能块0220(产生延迟)包含未存在于图2的功能块225中的额外“延迟完成”输出。延迟完成每当产生延迟对延迟周期进行定时时是逻辑0，否则是逻辑1。每当延迟完成是逻辑1时，“与”门0230将准许F.O.R.输入0211处的尖峰启动延迟操作。这是有道理的，因为在这些条件下与预先存在的延迟周期没有冲突。

相反地，我们知道当F.O.R.尖峰到达输入0211且延迟完成是逻辑0时存在冲突情景。由解决冲突块0224的“与”0233对此情景进行解码。产生逻辑1的“与”门0233取决于触发器0234的预先存在的状态而引起两个操作中的一者：

· 如果触发器0234碰巧已经在其Q输出处产生逻辑1，那么所述Q输出以及来自“与”0233的逻辑1将致使“与”0232产生(通过“或”门0231)引起产生延迟的定时重新启动的信号。如可了解，这是“保持最新”策略的执行。

· 相反地，如果触发器0234碰巧在其Q输出处产生逻辑0，那么所述逻辑0阻止“与”0232产生引起产生延迟的定时重新启动的信号。这是“保持最旧”策略的执行。

无论触发器0234是否碰巧已经产生逻辑1，“与”0233每次产生逻辑1都会触发触发器0234改变状态。净结果是在每次检测到冲突情景之后解决冲突块0224即刻基于触发器0234的当前状态而实施策略，且接着改变触发器0234的状态，使得下次执行相反策略。

2.3.2 电气实施方案

图9到10提出产生延迟的实例性电气实施方案。

图9描绘通过耦合指数衰减曲线(即，0910是e^-rt)与阈值检测(水平线0911)而实施产生延迟的实例。在图9的实例中，衰减速率r等于3，且待检测阈值(称为th_d)等于0.1。如可见，在这些条件下，所产生的延迟周期(称为“d”)是0.77秒。如可了解，可通过分别降低或增加阈值而增加或减少延迟。

图10呈现用于实施图8中针对功能块0220所展示的产生延迟功能性的电路系统。

图10的轮廓1010指示产生延迟的外部接口，其中每一连接对应于产生延迟功能块0220的输入或输出。

通过电容器1040与电阻器1041的组合形成指数衰减，所述指数衰减形成产生延迟的定时能力的基础。施加到比较器放大器1030的负输入的衰减发生在“衰减”节点处。施加到比较器的正输入的阈值(称为th_d)由可调整电压源1031设定。由1031输出的电压可分别通过施加到接口1010的“较多d”或“较少d”输入的脉冲而递增地调整为更低或更高。在任何一个时间，电压源1031(即，其当前设置以输出的电压)的状态可由电容器(未展示)保持。

启动/重新启动输入处的每一尖峰触发单发1020。单发1020产生在经断言时使电容器1040准备通过切换单元1043的开关S1及S2产生新指数衰减周期的脉冲。具体来说，在单发的脉冲的持续时间内：

· S1将电容器1040耦合到单位值电压源1042，且

· S2在电容器1040被再充电时确保衰减节点维持用于重新启动指数衰减的正确初始值。

一旦单发1020的信号结束，电容器1040与电阻器1041的组合便开始其指数衰减。当衰减节点的电压降到由电压源1031输出的电压以下时，比较器1030的输出产生逻辑1。

逻辑1引起以下两者：

· 断言接口1010处的“延迟完成”输出。

· 触发单发1021，其脉冲构成在接口1010的F.O.R._d输出处输出的尖峰。

2.4 学习速率全部

如上文所呈现，产生延迟及学习延迟功能块(例如，图8的块0220及0226)两者都通过使用指数衰减曲线来工作。可基于特定应用的所期望尖峰频率而选择这些函数的衰减速率r。

然而，在CCU中包含可在其F.O.R.输入处发现平均尖峰速率(我们称之为r_ALL)的功能块可为有用的。一般来说，对于产生延迟及学习延迟的衰减函数，r_ALL是用作r的良值。

举例来说，关于如图3中所展示的学习延迟，r_ALL可用于Post及Pre函数。使用r的此值往往会确保其它尖峰位于其中每一函数相对迅速地改变且因此更容易测量的区域上。通过针对产生延迟测量延迟的衰减速率(例如，参见图9的函数0910)使用r_ALL实现类似优点。

图11描绘与图8相同的CCU，惟以下各项除外：

· 添加“学习速率全部”(或LRA)功能块0223。如可见，LRA 0223接受F.O.R.尖峰作为输入，且输出r_ALL。

· 将r_ALL输入添加到产生延迟及学习延迟中的每一者(因此将其标号从图8的0220及0226改变为图11的0227及0228)。这些r_ALL输入由LRA 0223的r_ALL输出驱动。

学习速率全部基于随机尖峰流s的以下性质：如果一个随机尖峰流具有r_ALL的正确值，那么以下表达提供在时间t或任一稍后时间出现下一尖峰的概率：

此还意味，如果一个随机尖峰流根据方程式1产生指数衰减，P＝0.5的时间是流s的下一尖峰的中值预期到达(或MEA)时间。我们还称为MEA_ALL的此中值预期到达时间具有以下特殊性质：

特殊性质1：在大量出现的s的尖峰中，我们可预期出现在MEA_ALL前面的尖峰数目将等于出现在MEA_ALL后面的尖峰数目。

对于图12，假定实际MEA_ALL针对r_ALL＝3为0.23秒。如可见(出于阐释清晰的目的)，已选择将尖峰a到d均匀地分布在MEA_ALL的两侧上。

特殊性质1具有以下含义：

· 如果对MEA_ALL的值的猜测(称之为MEA_guess)太高(即，实际上，MEA_guess>MEA_ALL)，那么在大量出现的s的尖峰中，在MEA_guess前面出现的尖峰将比在MEA_guess后面出现的尖峰多。图13展示此情况的极端实例，其中MEA_guess是0.345秒(对于r＝2)，且尖峰a到d(相对于其对于r＝2的位置被标记为a’到d’)全部在MEA_guess前面。

· 如果对MEA_ALL的值的猜测(称之为MEA_guess)太低(即，实际上，MEA_guess<MEA_ALL)，那么在大量出现的s的尖峰中，在MEA_guess后面出现的尖峰将比在MEA_guess前面出现的尖峰多。图14展示此情况的实例，其中MEA_guess是0.115秒(对于r＝6)，且相同尖峰a到d(现在相对于r＝6被标记为a”到d”)全部出现在MEA_guess后面。

特殊性质1连同其含义一起为可找到MEA_ALL的搜索过程提供基础。所述过程可被描述为含有以下两个主要步骤：

1.选择MEA_guess的合理初始值：

○举例来说，MEA_guess的初始值的选择可基于特定系统设计及其既定应用而限于在可能值的范围内。还可通过猜测r的初始值(称之为r_guess)来确定MEA_guess的值，可依据r_guess来确定MEA_guess。接着可依据方程式1来确定MEA_guess的对应时间。特定来说，在P＝0.5且r＝r_guess的情况下，方程式1成为：

2.对于流s的每一对尖峰n及n+1，将尖峰之间的时间(t_n+1-t_n)与MEA_guess进行比较：

○如果(t_n+1-t_n)<MEA_guess，假定(仅基于此最新数据点)MEA_guess的所猜测值太高，那么：

■ 出于尖峰对之间的后续比较的目的而减小MEA_guess的值。

■ 通过使r_guess递增标准量(称之为Δr)且接着重新确定方程式2来确定MEA_guess的经减小值。

○如果(t_n+1-t_n)>MEA_guess，假定(仅基于此最新数据点)MEA_guess的所猜测值太低，那么：

■ 在比较后续尖峰对时增加MEA_guess的值。

■ 通过使r_guess递减标准量(称之为Δr)且接着重新确定方程式2来确定MEA_guess的经增加值。

在对于其上述假定中的每一者针对MEA_guess太高还是太低的上文所列出的搜索过程中，存在以下可能性：

· 如果在大量尖峰中MEA_guess实际上太高，那么此事实是由所出现的指示MEA_guess太高而非太低的更多比较来确定的，且MEA_guess的值经历净减小(借助于r_guess的净增加)。

· 如果在大量尖峰中MEA_guess实际上太低，那么此事实是由所出现的指示MEA_guess太低而非太高的更多比较来确定的，且MEA_guess的值经历净增加(借助于r_guess的净减小)。

· MEA_guess仅在其事实上正确时(即，在MEA_guess＝MEA_ALL且r_guess＝r_ALL时)实现净动态稳定性。

因此，在充足数目个尖峰中，将确定r_ALL，其中Δr经选择以提供收敛到r_ALL的速度(还称为“学习速率”)与所确定的r_ALL值的准确度之间的适合折衷：

· Δr的较大值增加学习速率，但降低结果的准确度。

· Δr的较小值减小学习速率，但增加结果的准确度。

除对方程式1产生其总范围的二分之一的点(例如，P＝0.5)求解以外，图15还描绘找出MEA的替代方式。替代方法是对方程式1与以下方程式3相等(其中方程式3定义累积概率分布)的时间求解：

如图15中可见，通过寻找相等点来找到先前关于图12到14所论述的MEA中的每一者。

此相等测试方法是图16的硬件实施方案的基础，可如下描述所述硬件实施方案。

图16的轮廓1610指示LRA的外部接口，其中每一连接对应于图11的LRA功能块0223的输入或输出。

在图16中，通过电容器1630与可变电阻器1631的组合执行方程式1的指数衰减。可在“衰减”节点1641处获得衰减值。由减法放大器1621如下执行方程式3(指数增加)：

· 将单位电压施加到放大器的“A”输入。

· 将衰减节点1641(即，方程式1)施加到“B”输入。

· 可在节点1640处获得的减法放大器1621的输出因此是方程式3的电压电平表示。

由比较器放大器1622执行方程式1与方程式3之间的相等测试，其中可在节点1642处获得结果(对应于以上阐释的MEA_guess)。

每当存在尖峰n时，在接口1610的F.O.R.输入处，触发双发1620。由双发的out1激活的第一步骤是完成以最后一个F.O.R.尖峰n-1开始的MEA测量。Out1通过启用“与”门1623及1624来操作此步骤以读出比较器1622的输出。

可如下解释比较器1622的输出：

· 如果比较指示尖峰n-1与n之间的时间周期小于电流MEA_guess，那么比较器1622输出逻辑1。这是因为指数衰减节点1641驱动比较器的+输入。

· 如果比较指示尖峰n-1与n之间的持续时间大于电流MEA_guess，那么比较器1622输出逻辑0。这是因为指数增加节点1640驱动比较器的-输入。

如果比较器1622的电流测量指示MEA_guess太高，那么节点1642上的逻辑1致使“与”门1623被启用，且out1脉冲施加到可变电阻器1631的R-输入。如可了解，减小电阻引起“衰减”节点1641处的较快衰减速率及对MEA_guess的向下调整。

相反地，如果比较器1622的电流测量指示MEA_guess太低，那么节点1642上的逻辑0致使“与”门1624被启用，且out1脉冲施加到可变电阻器1631的R+输入。如可了解，增加电阻引起“衰减”节1641处的较慢衰减速率及对MEA_guess的向上调整。

例如out1脉冲的持续时间及可变电阻器1631的特定构造的因素确定r_guess的改变增量，其中每一此改变增量的量值在以上论述中被称为Δr“学习速率”。

可变电阻器1631的状态(即，其当前电阻水平)可由内部状态电容器(未展示)保持。举例来说，此电容器的电压可随去往R-输入的每一脉冲而增加，且随去往R+的每一脉冲而减小。此外，可通过驱动LRA的外部接口1610的r_ALL输出的电压跟随放大器(也未展示)获得内部状态电容器的电压。

如上文关于图11所论述，LRA 0223可将其r_ALL输出提供到产生延迟0227及学习延迟0228中的每一者的r_ALL输入。

图6及7是通过添加r_ALL输入而改变的学习延迟0226的电路实施方案的部分。对于学习延迟0228的电路实施方案，图6及7分别替换为图17及18。图17及18与图6及7的不同之处如下：

· 用接受r_ALL输入0601的可变电阻器0644(图17)替换固定电阻器0641(图6)。

· 用接受r_ALL输入0701的可变电阻器0722(图18)替换固定电阻器0721(图7)。

对于产生延迟0227的电路实施方案，图10替换为图19。图19与图10的不同之处如下：用接受作为其外部接口1011的一部分的r_ALL输入的可变电阻器1044(图19)替换固定电阻器1041(图10)。

为了使LRA的r_ALL输出处的电压产生指数衰减曲线(针对产生延迟0227及学习延迟0228)，其中r等于由LRA 0223发现的r_ALL，可完成以下各项：

· 可使电容器0640(参见图17的postAcc的实施方案)、0720(参见图18的preAcc的实施方案)及1040(参见图19的产生延迟的实施方案)具有与LRA的电容器1630(参见图16)相同的电容。

· 可使可变电阻器0644(参见图17的postAcc的实施方案)、0722(参见图18的preAcc的实施方案)及1044(参见图19的产生延迟的实施方案)与LRA的可变电阻器1631(参见图16)相同，惟下文除外：0644、0722及1044中的每一者使用由其外部接口r_ALL输入驱动的电压跟随器，而不是保持内部状态。

3 选定术语表

加法放大器：在任一时刻，输出为存在于其输入处的电压的和的电压。

单发：具有输入触发器及一个输出。在接收到触发信号之后，即刻在其输出处产生脉冲。

尖峰：如本文中所使用，尖峰可指两个不同电平之间可被视为具有基本上(或大致)零过渡时间的信号的任一点。

减法放大器：在任一时刻，输出由从存在于第一输入处的电压减去存在于第二输入处的电压得出的电压。

双发：具有一输入触发器及两个输出。在接收到触发信号之后，即刻在其两个输出中的每一者处顺序地产生脉冲。

4 计算设备

根据所属领域的技术人员通常知晓的内容，可通过使用任一适合运算硬件来实施本文中所描述的发明性方法、过程或技术。适合硬件可包含所使用的一或多个通用计算机或处理器。硬件实施技术可包含使用各种类型的集成电路、可编程存储器(易失性及非易失性的)或两者。

计算硬件(无论是集成电路形式还是其它形式)通常基于使用晶体管(场效、双极或两者)，尽管可包含其它类型的组件(例如，光学、微机电或磁性)。任何计算硬件均具有其将消耗能量的性质，这是能够执行其功能的必要部分。而且，不管其可操作的速度有多快，计算硬件都将需要某一时间量来改变状态。由于其基于物理装置(电子的或其它)，计算硬件无论多小都将占据某一量的物理空间。

可编程存储器通常还以集成电路形式来实施，且受到上文针对计算硬件所描述的相同物理限制。可编程存储器旨在包含使用任一种类的基于物理的效应或性质的装置，以便至少以非暂时方式且在与应用相称的时间量内存储信息。用于实施此类存储的物理效应类型包含但不限于：通过反馈信号维持特定状态、电荷存储、材料的光学性质的改变、磁性改变或化学改变(可逆或不可逆)。

除非另有具体指示，否则术语计算硬件、可编程存储器、计算机可读媒体、系统及子系统不包含人或人可能采取的心理步骤。

对于上文所描述的任一方法、过程或技术，就其实施为对计算机或其它数据处理系统进行编程来说，其还可被描述为计算机程序产品。计算机程序产品可体现在任何适合计算机可读媒体或可编程存储器上。

本文中所描述的信息种类(例如数据及/或指令)(其在计算机可读媒体及/或可编程存储器上)可存储于体现在本文中的计算机可读代码装置上。计算机可读代码装置可表示存储器的那部分，所定义信息单元(例如位)可存储于所述部分中，可从所述部分检索所定义信息单元，或两者。

虽然已结合具体实施例描述了本发明，但显而易见，鉴于前文说明将明了许多替代方案、修改形式及变化形式。因此，本发明旨在囊括属于所附权利要求书及等效内容的精神及范围内的所有此类替代方案、修改形式及变化形式。