具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的每个其他实施例，都属于本申请保护的范围。

在本申请实施例的描述中，需要说明的是，术语“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

此外，术语“水平”、“竖直”等术语并不表示要求部件绝对水平或悬垂，而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平，并不是表示该结构一定要完全水平，而是可以稍微倾斜。

在本申请实施例的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“连通”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

首先，对本申请可适用的应用场景进行介绍。本申请可应用于智能终端技术领域，随着科学技术的发展，智能终端越来越多的出现在人们的生活中，人们的日常生活也越来越依赖于智能终端，如何保证智能终端时刻处于正常的电源供应，保持正常的工作状态以及工作效率，进而不影响用户的正常生活、工作、娱乐等，是亟需解决的问题。

经研究发现，现阶段，传统的数传分系统往往由三个或者更多台设备组成，其重量往往超过5公斤，总功耗在50W以上，其载荷输入常采用TLK2711或者cameralink接口，占用多个FPGA的输入输出引脚，且接口速率小于6Gbps，其存储容量一般不超过500GB，下行速率在300Mbps以下，远远不能满足飞速发展的遥感卫星的使用。

基于此，如图1，本申请实施例提供了一种星载数传发射系统，包括：

电源模块、基带模块、射频模块和接口模块，其中，所述基带模块、所述射频模块和所述接口模块相互并联连接在所述电源模块的输出端，所述电源模块用于为所述基带模块、所述射频模块和所述接口模块提供工作电流；

所述接口模块包含：通信接口、低速接口和高速接口，所述高速接口采用高速接口CXP；

所述基带模块包括：高级精简指令集机器ARM、可编程的逻辑列阵FPGA、存储阵列和转换DAC电路，其中，所述高级精简指令集机器与所述通信接口通过CAN总线连接，以使所述基带模块接收星载计算机发送的遥控信息；所述高级精简指令集机器与所述可编程的逻辑列阵通过SPI相互连接，所述可编程的逻辑列阵接收所述遥控信息，所述可编程的逻辑列阵通过所述低速接口与所述高速接口接收外部数据，以使所述可编程的逻辑列阵根据所述遥控信息和所述外部数据与所述存储阵列进行数据交互，所述存储阵列为采用内嵌式存储器芯片并行的结构设置的；所述可编程的逻辑列阵的输出端连接所述数模转换电路的输入端，以使所述数模转换电路接收所述可编程的逻辑列阵发送的数字信号，所述转换电路的输出端连接所述射频模块。

在一种可能的实施方式中，所述电源模块包括限流保护电路、继电器、浪涌抑制电路、EMI电路、电压电流采集电路及电压转换电路；

所述限流保护电路、所述继电器、所述浪涌抑制电路、所述EMI电路、所述电压电流采集电路及所述电压转换电路依次串联，所述电压转换电路与所述基带模块、所述射频模块和所述接口模块电连接。

在一种可能的实施方式中，所述系统还包括：

时钟模块，其中，所述时钟模块与所述电源模块电连接，所述时钟模块与所述基带模块、所述射频模块和所述接口模块相互并联；

所述时钟模块的输出端连接所述基带模块和所述射频模块。

在一种可能的实施方式中，所述射频模块包含：

中频滤波单元、温补衰减电路、中频放大单元、混频单元、本振隔离单元、第一滤波单元、驱动放大单元、第二滤波单元、功放电路、耦合电路、检波电路和输出隔离单元；

所述中频滤波单元的输入端连接所述基带模块中的所述转换电路的输出端，所述中频滤波单元的输出端连接所述温补衰减电路的输入端，所述温补衰减电路的输出端连接所述中频放大单元的输入端，所述中频放大单元的输出端连接所述混频单元的输入端，所述混频单元的输出端连接所述第一滤波单元的输入端，所述第一滤波单元的输出端连接所述驱动放大单元的输入端，所述第一滤波单元的输出端连接所述驱动放大单元的输出端连接所述第二滤波单元的输入端，所述第二滤波单元的输出端连接所述功放电路的输入端，所述功放电路的输出端连接所述耦合电路的输入端，所述耦合电路的输出端分别连接所述输出隔离单元的输入端和所述检波电路的输入端，所述检波电路的输出端通过连接所述通信接口的输入端连接所述高级精简指令集机器。

在一种可能的实施方式中，所述射频模块还包含：本振单元、本振滤波单元、本振放大单元；

所述本振单元的输入端连接所述时钟模块的输出端，所述本振单元的输出端连接所述本振滤波单元的输入端，所述本振滤波单元的输出端连接所述本振放大单元的输入端，所述本振放大单元的输出端连接所述本振隔离单元的输入端，所述本振隔离单元的输出端与所述中频放大单元的输出端并联连接在所述混频单元的输入端。

在一种可能的实施方式中，所述基带模块还包含：

存储单元MRAM，所述存储单元MRAM与所述高级精简指令集机器通过数据传输通道连接，用于接收所述高级精简指令集机器发送的秘钥与初始值。

示例性的，如图1所示，所述电源模块包括限流保护电路、继电器、浪涌抑制电路、EMI电路、电压电流采集电路及电压转换电路。所述电源模块将卫星平台提供的一次电源转换为所述基带模块、所述射频模块、所述接口模块及所述时钟模块所需要的二次电源。当数传发射机需要工作时，卫星平台发送开机指令，控制所述电源模块中的继电器开启，经卫星平台提供的一次电源28V输入信号，在经过限流保护电路、继电器、浪涌抑制电路、EMI电路、电压电流采集、电压转换电路后，输出所述射频模块需要的12V电压及所述基带模块、所述接口模块和所述时钟模块所需的5V电压。

所述基带模块包含ARM、FPGA、存储阵列、缓存电路、存储单元MRAM、DAC电路。所述基带模块根据星载计算机发送的遥控信息实现从所述接口模块接收数据，进行存储。所述基带模块根据星载计算机发送的遥控信息，读取存储阵列中的载荷数据，进行数据处理，实现数模转化，将数字信号变化为720MHz中频模拟发送到所述射频单元。

具体的，所述ARM通过通信接口CAN接收星载计算机的遥控指令，并根据指令信息与所述FPGA进行信息交互，使得所述FPGA执行数据存储或数据读取及数据处理等功能。所述ARM通过所述通信接口CAN将返回的遥测信息发送到星载计算机，遥测信息主要用于显示星载数传发射机的工作状态等信息。所述ARM实现通过对存储单元MRAM的读写操作，实现秘钥与初始值的管理功能。所述存储单元MRAM用于接收所述ARM发送的秘钥与初始值等重要数据进行保存。所述存储单元MRAM存储数据掉电不丢失。所述低速接口LVDS以1Mbps-60Mbps的速率将卫星低速载荷接口发送到所述FPGA，所述FPGA将数据按照一定格式发送到所述存储阵列。如图2所示，所述高速接口CXP为非对称点对点串行通信标准，该标准可以提供最低1.25Gbps(CXP-1)，最高12.5Gbps(CXP-12)的传输速度。本发明中选用两路CXP-6连接，其单路速率达到6.25Gbps，两路输入接口速率可达12.5Gbps。CXP驱动芯片具备尺寸小，引脚少的特点，每路输出连接到所述FPGA一对GTX高速接口，两路输出占用FPGA两对GTX高速接口。所述FPGA将高速载荷接口数据先放置于所述缓存DDR3电路中，对数据进行缓存、编排等操作，然后将DDR3数据发送到所述存储阵列。如图3所示，所述存储阵列接收所述FPGA发送的数据进行存储；所述存储阵列将存储的数据发送到FPGA进行信号处理；所述存储阵列采用12片eMMC(内嵌式存储器)芯片并行设计的方式，eMMC具有体积小、容量大的优点。其单片读写入速率为130MBps，单片容量最高为256GB，12片eMMC总存储容量为3072GB，在其寿命末期可满足容量不小于2TB的需求。所述存储阵列电路设计如图4所示。所述缓存电路用于辅助所述FPGA实现对载荷数据的写入和读取；所述缓存电路由多片DDR3芯片组成。所述DAC电路接收所述FPGA发送的数字信号，将其转化为所述射频单元所需的中频信号；所述DAC电路数传的中频信号频率为720MHz。所述FPGA通过核心逻辑块，多媒体卡接口和存储器接口与存储器进行数据流通。

所述FPGA还需实现信号处理的功能，如图4所示。所述FPGA信号处理流程主要包含加密、数据缓存、组帧、信道编码、加扰、串并转换、星座映射、成型滤波、插值、调制等。

具体的，所述加密采用了AES256计数器模式，其秘钥与初始值等信息存储于所述存储单元MRAM中。加密模块为选通功能模块，在明态下传时，该模块不对下传数据更改；在密态下传时，该模块将下传数据进行加密，并对加密后的数据输出给后续处理模块。加密模块仅对数据域数据进行加密，不影响下传数据码速率，本发明的下行最高码速率为800Mbps。在执行加密时，所述FPGA通过所述ARM读取所述存储单元MRAM中的秘钥与初始值等信息对载荷数据加密。所述数据缓存用于输入数据缓存和读写时钟隔离。经过所述数据缓存后的载荷数据增加同步填充帧处理模块，完成对数据的同步填充帧处理及添加同步帧头，实现组帧功能。所述信道编码对输入的载荷数据实现高增益信道编码，本例采用符合CCSDS标准的LDPC编码。所述加扰是为了避免全“0”、全“1”长码的出现，所述加扰使用伪随机序列对编码后的数据进行加扰。所述串并转换完成串行传输和并行传输这两种传输方式之间转换，本发明中串并转换用于将加扰后的串行数据流，转化为8PSK调制所需的3路并行数据。所述映射是将每3比特信号映射成相应的正交和同相支路的电平，生成I、Q两路数据并行输出，将每3bit映射成相应的正交和同相之路电平，所述成型滤波为了有效利用信道，根升余弦成型滤波，对发射信号进行频谱压缩，以便在消除码间串扰和达到最佳检测的前提下,提高频谱的利用率，所述成型滤波采用滚降系数0.25的根升余弦成型滤波器，在下行码速率800Mbp时，其所占信道带宽约为333MHz,小于350MHz。所述插值为了使系统发射速率可配置，完成不同调制速率的匹配，实现发射速率连续可调。所述调制完成数字中频调制，其输出信号为8PSK信号。将输出的8PSK信号经基带模块中的DAC电路进行数模转换，变为射频模块所需的中频720M信号。

所述射频模块包含中频滤波、温补衰减电路、中频放大、混频、本振单元、本振滤波、本振放大、本振隔离、第一滤波、驱动放大、第二滤波、功放电路、耦合电路、检波电路及输出隔离等。所述射频模块接收所述基带模块发送的中频720MHz信号，将接收到的中频信号经滤波、衰减及放大后变为射频X频段信号；所述射频模块将变频后的射频信号进行滤波、放大到功率为2W后，发送到星载数传天线。所述射频单元具备发射功率检测功能，其检测结果为直流电平信号，此直流电平信号发送到所述基带单元。所述射频模块放置于屏蔽结构腔内，各个功能之间有隔断，用于信号隔离屏蔽。

具体的，所述中频滤波接收所述基带模块发送的中频信号进行滤波，并将滤波后的信号发送到所述温补衰减电路，所述中频滤波电路的中心频率为720MHz，带宽不小于350MHz。所述温补衰减电路接收所述中频滤波信号，并将温补衰减后的信号发送到所述中频放大；所述温补衰减电路用于补偿温度变化后导致所述射频模块增益的变化。所述中频放大接收所述温补衰减电路的信号进行放大，并将放大后的信号发送到所述混频电路，所述中频放大带内平坦度小于0.5dB。所述混频电路接收所述中频放大及所述本振隔离后的信号，将接收到中频信号及本振信号转化为射频X频段信号，并将转化后的射频信号发送到所述第一滤波。所述混频电路输出的射频信号频率范围是8025MHz-8375MHz。所述本振单元接收所述时钟模块发送的100MHz时钟信号，经频率变化后产生本振信号，并将本振信号发送到所述本振滤波；所述本振单元产生的本振信号为低本振信号7480MHz。所述本振滤波接收本振单元发送的本振信号进行滤波，并将滤波后的信号发送到所述本振放大；所述本振滤波的功能是滤除本振信号的谐波及带外杂散信号后，避免在所述的混频中产生多余的混频信号。所述本振放大接收所述本振滤波的信号进行放大，并将放大后的信号发送到所述本振隔离。所述本振放大的功能是为所述混频提供足够的驱动功率，避免更多的混频信号损失。所述本振隔离接收所述本振放大的信号，对接收到的信号进行隔离后，发送到所述混频电路。所述本振隔离的功能是阻止本振信号的反向发送，同时起到阻抗匹配的作用。所述第一滤波接收所述混频后的射频信号，将滤波后的信号发送到所述驱动放大；所述第一滤波的功能是滤除所述混频后的杂散及带外信号，其带宽不小于350MHz。所述驱动放大接收所述第一滤波的信号后对其放大，并将放大后的信号发送到所述第二滤波；所述驱动放大的功能是为所述功放电路提供足够的驱动功率。所述第二滤波接收所述驱动放大后的信号，并将滤波后的信号发送到所述功放电路；所述第二滤波的功能是滤除所述混频后的杂散及带外信号，其带宽不小于350MHz。所述功放电路接收所述第二滤波的信号进行功率放大，并将放大后的信号发送到所述耦合电路。所述功放电路的输出功率至少是2W。所述耦合电路接收所述功放电路的信号，将其耦合信号发送到所述检波电路，将其直通信号发送到所述输出隔离；耦合电路的功能是将所述功放电路发送的信号耦合一部分信号到所述检波电路。所述检波电路接收所述耦合电路的耦合信号进行功率检测，并将检测后的信号发送到所述基带模块。所述检波电路的输出信号为直流电平信号。所述输出隔离信号接收所述耦合电路的直通信号进行隔离，并将隔离后的信号发送到星载天线单元。所述输出隔离的功能是阻止发射信号的返回，同时具备阻抗匹配的作用。

所述时钟模块，至少包括：温度补偿晶振和时钟分配电路；所述温度补偿晶振产生的频率为100MHz，温度稳定度在-40℃～80℃为2ppm。所述时钟分配芯片，用于响应于接收到的所述时钟信号，按照预先设置的时钟分配条件，将所述时钟信号分配成2路参考时钟信号；并将分配出的2路参考时钟信号分别发送给所述基带模块及所述射频模块。

在一种可能的实施方式中，所述基带模块还包含：

缓存电路，所述缓存电路与所述可编程的逻辑列阵通过数据传输通道连接，用于对通过所述高速接口接收的外部数据进行处理。

在一种可能的实施方式中，如图5所示，本申请实施例提供了一种星载数传发射系统，包括：箱体100、星载输出天线和所述星载数传发射系统；

所述箱体内设置有隔断墙110，所述隔断墙将所述箱体分割为第一空间和第二空间，所述星载数传发射系统的电源模块210和所述星载数传发射系统的射频模块220放置于箱体的第一空间，所述星载数传发射系统的基带模块230、所述星载数传发射系统的接口模块240和所述星载数传发射系统的时钟模块250固定在同一PCB板卡上，置于所述第二空间；

所述箱体内外分别设置有内部接插件120和外部接插件130，所述电源模块使用内部接插件与所述基带模块连接，所述射频模块使用外部接插件与所述时钟模块连接。

在一种可能的实施方式中，所述隔断墙的壁厚大于2mm，所述隔断墙的两侧设有屏蔽腔140。

在一种可能的实施方式中，如图6所示，本申请实施例提供了一种智能终端，所述智能终端包括如上述的星载数传发射装置300和与上述的星载数传发射装置连接的智能装置310。

最后应说明的是：以上所述实施例，仅为本申请的具体实施方式，用以说明本申请的技术方案，而非对其限制，本申请的保护范围并不局限于此，尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本申请实施例技术方案的精神和范围，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。