具体实施方式

图2示出了根据本公开的一个实施例的MOSFET器件100。

图2是在图1的正交轴X、Y、Z的三轴参考系统中的横截面图。

如已经参考图1所讨论的，图2中所示的MOSFET结构可以是基础结构或“单元(cell)”，其可以用于通过将基础结构复制期望的次数来开发实际的MOSFET器件100；这种基础结构一起工作，共享公共漏极端子(D)、公共栅极端子(G)和公共源极端子(S)。

明显的是，当复制图2的结构时，对于本领域技术人员明显的是，可以在基础结构中引入最小变化，例如，以便遵守设计要求、面积占用、电气要求、制造要求等中间的一个或多个。

如图2中所示，MOSFET器件100包括半导体材料的半导体主体102(其包括衬底，并且可选地包括一个或多个外延层)，其具有沿着Z轴彼此相对的上表面102a和下表面102b。

特别地，半导体主体102由碳化硅(SiC)制成，更特别地由4H-SiC制成。在一个实施例中，半导体主体102被N-掺杂。

面对下表面102b的是例如由注入的N型掺杂剂物质(N+掺杂)形成的漏极区域104。体区域105(P掺杂)被布置在上表面102a处；特别地，体区域105面对上表面102a。

通过在半导体主体102中的体区域105内进行注入形成源极区域108(N+掺杂)，其面对上表面102a。因此，体区域105围绕形成在其中的相应源极区域108。

栅极结构106在上表面102a上延伸，并且包括由(例如，金属材料的)栅极导电层106a和(绝缘或电介质材料)的栅极电介质层106b形成的堆叠。相应的隔离层109覆盖每个栅极结构106，以将栅极结构106与金属层110电绝缘。栅极结构106与源极区域8部分地重叠；以本身已知的方式，在使用期间，在半导体主体102的栅极结构106下方(在体区域105/源极区域108之间)的区域中形成相应的沟道区域118。电流路径在图2中被以虚线示出，并且从源极区域108流向漏极区域104(竖直传导)。

MOSFET器件100的有源区域是发生电流传导的区域，特别地是形成沟道的区域。通常，未示出并且本身已知，有源区域完全或部分地被边缘终端区域围绕。边缘终端区域例如是具有P导电性类型的注入区域。

以未详细示出并且为本领域技术人员已知的方式，所有栅极结构106被电连接在一起(例如，通过沉积的多晶硅网)，并且所有源极区域108被电连接在一起和/或在半导体主体102内彼此电连接。

上金属层110在相应的选择区域处与源极区域108和体区域105电接触，以便在使用期间将源极区域108和体区域105偏置在相同的偏置电压下。

为了改善上金属层110和体区域105之间的电接触，在一个或多个体区域105中的上表面2a处形成P阱区域(P+掺杂)114，并且形成相应的电接触界面117。通常，每个电接触界面117还包括硅化物界面层(未示出)，以在上金属层110和相应的P阱区域114之间形成欧姆接触。在金属层110到达上表面102a处形成形成P阱区域114，以接触体区域105。P阱区域114被布置在在相同体区域105中延伸的源极区域108之间。

根据本公开的一个方面，在上金属层110和半导体主体的区域之间限定电接触界面116，通过设计，已经确定在该区域中形成上金属层110和源极区域108之间的接触。

源极区域108和上金属层110之间的电接触通过中间电接触区域120来保证，中间电接触区域120在一侧上与至少一个源极区域108直接电接触，并且在另一侧上与上金属层110直接电接触(在任何情况下，都可以在中间电接触区域120和上金属层110之间形成用于改善欧姆接触的一个或多个界面层)。换句话说，上金属层110和源极区域108之间的电接触唯一地通过(或借助于)中间电接触区域120进行。

在一个实施例中，中间电接触区域120是N型的注入区域，具有比源极区域108的掺杂水平(或掺杂剂量)高的掺杂水平(或掺杂剂量)。此外，中间电接触区域120延伸到半导体主体102中深度D_I(沿Z轴，从上表面102a测量)大于由源极区域108达到的深度D_S(沿Z轴，从上表面102a测量)。

因此，中间电接触区域120与在相同体区域105内延伸的源极区域108直接横向电接触(即，沿着X轴，中间电接触区域120与源极区域108直接电接触)。更具体地，在相同体区域105内延伸的中间电接触区域120和源极区域108是电连续的。

根据本公开，中间电接触区域120的掺杂水平比源极区域108的掺杂水平(即，掺杂浓度)高。

在一个实施例中，中间电接触区域120的掺杂水平在1·10¹⁹原子/cm³-1·10²⁰原子/cm³的范围内，而源极区域108的掺杂水平在1·10¹⁸原子/cm³-1·10²⁰原子/cm³的范围内。实际值在指定的范围内被选择，并且不重叠。此外，在该实施例中，中间电接触区域120的深度D_I高于源极区域108的深度D_S。例如，源极区域108的深度D_S在0.2μm-0.4μm的范围内，而中间电接触区域120的深度D_I在0.6μm-0.7μm的范围内。根据该实施例，结n-/p/n+(在图中具有附图标记102/105/120的元素)的穿通导致有源区域中的均匀雪崩状况(在UIS测试下以及在静态条件中)。

在另一个实施例中，在1·10¹⁹原子/cm³-1·10²⁰原子/cm³的范围内，中间电接触区域120和源极区域108的掺杂水平相同或近似相同。此外，在该实施例中，中间电接触区域120的深度D_I高于源极区域108的深度D_S。例如，源极区域108的深度D_S在0.1μm-0.2μm的范围内，而中间电接触区域120的深度D_I高于0.2μm(例如，在0.2μm和0.4μm的范围内)。以使它们不重叠的方式来选择实际值。已经发现该实施例在短路测试期间增加了坚固性。实际上，该结构允许调制MOSFET器件120的饱和电流，对MOSFET器件120的输出电阻有最小影响。

在又一个实施例中，中间电接触区域120的掺杂水平在1·10¹⁹原子/cm³-1·10²⁰原子/cm³的范围内，而源极区域108的掺杂水平在1·10¹⁸原子/cm³-2·10¹⁹原子/cm³的范围内(一般而言，区域108的掺杂水平为区域120的掺杂水平的1％至20％)。实际值在指定范围内被选择，并且不重叠。此外，在该实施例中，中间电接触区域120的深度D_I在0.2μm-0.4μm的范围内，而源极区域108的深度D_S在0.1μm-0.4μm的范围内(一般而言，D_S为D_I的25％到100％)。已经发现该实施例在短路测试期间增加了坚固性。实际上，该结构允许调制MOSFET器件120的饱和电流，而不会不期望地影响MOSFET器件120的输出电阻。

在又一个实施例中，中间电接触区域120的掺杂水平在1·10¹⁹原子/cm³-1·10²⁰原子/cm³的范围内，而源极区域108的掺杂水平在1·10¹⁸原子/cm³-2·10¹⁹原子/cm³的范围内(一般而言，区域108的掺杂水平为区域120掺杂水平的1％至20％)。实际值在指定的范围内被选择，并且不重叠。此外，在该实施例中，中间电接触区域120的深度D_I在0.6μm-0.7μm的范围内，而源极区域108的深度D_S在0.1μm-0.4μm的范围内(一般而言，D_S为D_I的15％到60％)。根据该实施例，结n-/p/n+(在附图中具有附图标记102/105/120的元素)的穿通导致有源区域中的均匀雪崩状态(在UIS测试下)。此外，还发现该实施例在短路测试期间增加了坚固性。

应当注意的是，在任何情况下，中间电接触区域120的深度都低于其中包含中间电接触区域120的体区域105的深度。换句话说，中间电接触区域120被容纳它的体区域105围绕。

出于以下原因，比源极108更深并且具有更高掺杂水平的区域120的使用解决了现有技术的问题。在给定电压处(由例如体掺杂水平、衬底/外延层102的厚度以及区域120与体105之间的深度差的物理参数固定)，使用期间的电场会引起结n-/p/n+(在附图中具有附图标记102/105/120的元素)的穿通，从而导致有源区域中的均匀雪崩状态。该电压低于体-漏极结根据设计可以承受的击穿电压BV。这样，非钳位感应切换(UIS)操作涉及整个有源区域。由于在击穿电压BV现象中涉及的区域(例如，整个有源区域)增加，因此MOSFET器件100在UIS操作下更鲁棒，从而有助于减小击穿电压BV下的电流密度。

中间电接触区域120比源极区域108深的实施例的击穿机制与中间电接触区域120和源极区域108处于相同深度的情况不同。更特别地，在中间电接触区域120与源极区域108处于相同深度的情况下，电场在体-漏极结的拐角上达到临界值，通过碰撞电离现象导致空穴生成。感应电流由空穴主导。相反，在中间电接触区域120比源极区域108深的实施例中，电场低于临界值。因此，击穿机制由穿通现象控制，导致电子电流从漏极流向源极。

如此，本公开的实施例(其中中间电接触区域120比源极区域108深)例如通过优化残余体电荷以及将击穿电压BV现象从碰撞电离移动到穿通，而有利于对MOSFET器件100有源区域中的击穿电压BV的控制。击穿电压BV例如从边缘终端移动到有源区域的每个基本单元，这在UIS处提供了MOSFET器件100的更高的鲁棒性。关于中间电接触区域120的制造过程，参考图3A-图3C，其示出了半导体晶圆的一部分，限于半导体晶圆的对理解本公开有用的特征。与已经参考图2描述的那些元素共同的元素用相同的附图标记指示并且不再进一步描述。

参考图3A，在通过P掺杂物质的注入形成体区域105之后，实施N型物质(例如，锑、砷或磷)的第一掩蔽注入，以便在体区域105内形成第一注入区域121。利用在20keV-200keV范围内的注入能量实施该第一注入(通过图3A中的箭头示出)。在图3A中仅示意性地描绘了用于该注入的掩模123，并且留下了半导体主体102的暴露的表层部分，该暴露的表层部分与将形成源极区域108和中间电接触区域120的区域相对应。

然后，图3B，实施N型物质(例如，锑、砷或磷)的第二掩蔽注入，以便在被设计成容纳中间电接触区域120的(多个)体区域105内形成第二注入区域122。利用高于用于图3A的第一注入的能量的注入能量(高达300keV)实施该第二注入(通过图3B中的箭头示出)。用于第二注入的掩模127留下半导体主体102的暴露的表层部分，该暴露的表层部分与仅将形成中间电接触区域120的区域相对应。由于注入能量更高，所以注入的物质在半导体主体102中到达比在第一注入期间达到的深度高的深度。

然后，在图3C中，实施退火步骤，以促进区域121、122的所有注入物质的扩散，从而形成源极区域108和中间电接触区域120。在处于范围1600℃-1800℃的温度处实施退火。

在退火步骤之后，第一注入区域和第二注入区域121、122形成一个单个注入和扩散区域，这又形成中间电接触区域120，中间电接触区域120沿X方向在其相对侧与两个源极区域108直接电接触。

根据未示出的另外的实施例，在用于形成源极区域108的第一注入之后，实施第一退火步骤以扩散由此注入的掺杂剂物质。然后，实施第二注入，并且实施另外的第二退火步骤以扩散由此注入的掺杂剂物质。

明显的是，源极区域108和中间电接触区域120可以通过比已经描述的高的注入次数来形成。例如，源极区域108可以由两个以上的后续注入形成，并且中间电接触区域120可以由三个以上的后续注入(其中后续注入中的至少两个后续注入对于源极区域108的形成是共同的)形成。

通过检查根据本公开提供的本公开的特性，其提供的优点是明显的。

特别地，通过在MOSFET结构的基本单元中引入内部电压钳位，可以使击穿现象出现在整个有源区域中，从而当器件被要求在雪崩模式中工作时，将所有情况中涉及的面积最大化。

当达到雪崩模式时，电场低于标准解决方案中的电场，从而允许更好的雪崩性能。

此外，击穿电压跨MOSFET结构更加均匀，因为它克服了通常在器件的边缘层经历的击穿电压值的可变性。

最后，明显的是，在不脱离如所附权利要求限定的本公开的范围的情况下，可以对本文已经描述和示出的内容进行修改和变化。

例如，之前公开的实施例涉及N沟道MOSFET。然而，对于本领域技术人员明显的是，本公开也可以应用于P沟道MOSFET。

在图4中所示的另外的实施例中，示出了MOSFET器件120。图4的与图2的那些共同的元素用相同的附图标记表示，并且不再进一步描述。

在MOSFET器件120中，中间电接触区域120和(多个)源极区域108在半导体主体102中延伸相同的深度(即，D_I＝D_S或D_I≈D_S)。然而，中间电接触区域120具有比源极区域108高的掺杂水平(掺杂浓度)。

中间电接触区域120的掺杂水平在1·10¹⁹原子/cm³-1·10²⁰原子/cm³的范围内，而源极区域108的掺杂水平在1·10¹⁸原子/cm³-2·10¹⁹原子/cm³的范围内。一般而言，源极区域108的掺杂水平为中间电接触区域120的掺杂水平的1％至20％。实际值在指定的范围内被选择，并且不重叠。而且，如所述的，在该实施例中，中间电接触区域120的深度D_I与源极区域108的深度D_S相同。例如，深度D_S和D_I在0.2μm-0.4μm的范围内。

已经发现该实施例在短路测试期间增加了坚固性。实际上，图4的结构允许调制MOSFET器件120的饱和电流，而不会不期望地影响MOSFET器件120的输出电阻。

上述各种实施例可以被组合以提供另外的实施例。可以根据以上详细描述对实施例进行这些和其他改变。通常，在所附权利要求中，所使用的术语不应当被解释为将权利要求限制为说明书和权利要求中公开的特定实施例，而是应当被解释为包括所有可能的实施例以及赋予这些权利要求的等同物的全部范围。因此，权利要求不受公开内容的限制。