具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

为了实现触控显示面板更轻更薄更窄边框以适应折叠及卷曲产品，触控技术(Flexible Multi-Layer On Cell，FMLOC)孕育而生。在触控显示装置中，静电容易导致触控失效，造成触控不良。静电包括在制作或使用过程中产生的静电，但不限于此。

图1为本公开一实施例提供的显示基板的平面图。就FMLOC技术的面板设计，在防静电释放(Electro-Static discharge，ESD)方面，可通过在面板周边一圈设计单个接地线01(即GND线，电压为0V)，达到释放静电的目的。本公开的实施例中，接地线的电压均为0V。

虽然单个接地线可以起到一定的拦截ESD的作用，但是也存在静电跳跃过接地线01，窜入到周边区A2的走线(Trace line)02或是显示区(Active area)A1的触控结构(Touch pattern，TS)，损坏走线02或是损坏触控图形TS，进而造成触控失效的风险，如图1所示。图1中示出了可能的损坏区域001。显示区A1所在的区域也为触控区。

如图1所示，触控结构TS包括第一传感器图形(Sensor Pattern)SP1和第二传感器图形SP2，第一传感器图形SP1和第二传感器图形SP2彼此绝缘且交叉设置，第一传感器图形SP1包括整体形成部分P0，第二传感器图形SP2包括多个主体部分MP和连接相邻的主体部分MP的桥接线Bd。主体部分MP、第一传感器图形SP1可以由同一膜层采用同一构图工艺形成，桥接线Bd可由另一膜层采用另一构图工艺形成。桥接线Bd和第一传感器图形SP1之间可设置绝缘层。

图2为本公开一实施例提供的一种触控基板的平面示意图。如图2所示，触控基板10包括：触控结构TS、第一接地线11和至少一条第二接地线12。图2所示的实施例以设置一条第二接地线12为例进行说明，在其他的实施例中，也可以设置多条第二接地线12。

例如，如图2所示，触控结构TS包括传感器图形SP和触控走线TL。传感器图形SP包括第一传感器图形SP1和第二传感器图形SP2，第一传感器图形SP1与第二传感器图形SP2相互绝缘。第一传感器图形SP1和第二传感器图形SP2交叉设置。例如，第一传感器图形SP1垂直于第二传感器图形SP2，但不限于此。例如，如图2所示，触控走线TL包括第一触控走线TL1和第二触控走线TL2。例如，如图2所示，第一传感器图形SP1与第一触控走线TL1相连，第二传感器图形SP2与第二触控走线TL2相连。为了图示清晰，图2中示意性的示出了部分触控走线TL。

本公开的实施例提供的触控基板中，通过设置第二接地线，外围静电首先被第二接地线释放，跳跃窜入的静电由第一接地线释放，可以起到双重防护的作用，有效减轻或避免静电对触控走线和传感器图形的影响，降低了因ESD造成的触控性能失效风险，达到提升防ESD能力的目的，进而避免了因ESD造成的产品良率下降，达到提升产品良率的目的。

例如，如图2所示，第二接地线12与第一接地线11在触控结构TS的一侧短接，但不限于此。例如，如图2所示，第二接地线12与第一接地线11在触控结构TS的一侧且在触控走线TL聚集之后短接。当然，本公开的实施例中，第二接地线12与第一接地线11也可在其他位置通过连接线短接在一起。例如，如图2所示，第一接地线11和第二接地线12与触控结构TS分别彼此绝缘。即，第一接地线11与触控结构TS彼此绝缘，第二接地线12与触控结构TS彼此绝缘。

如图2所示，第一接地线11位于触控结构TS的外围。所述至少一条第二接地线12位于第一接地线11的远离触控结构TS的一侧。

图2所示的实施例以第一传感器图形SP1沿水平方向延伸，第二传感器图形SP2沿竖直方向延伸为例进行说明，但不限于此。图2所示的实施例以第一传感器图形SP1为接收传感器(Rx)，第二传感器图形SP2为发送传感器(Tx)为例进行说明，但不限于此，在其他的实施例中，两者可以互换。

图2中示出了多个第一传感器图形SP1和多个第二传感器图形SP2。每个第一传感器图形SP1的左右两端中的一端与一条第一触控走线TL1相连，或者每个第一传感器图形SP1的左右两端分别与一条第一触控走线TL1相连。每个第二传感器图形SP2的上下两端中的一端与一条第二触控走线TL2相连，或者，每个第二传感器图形SP2的上下两端分别与一条第二触控走线TL2相连。图2所示的实施例中以每个第一传感器图形SP1的左端与一条第一触控走线TL1相连，并且每个第二传感器图形SP2的上下两端分别与一条第二触控走线TL2相连为例进行说明。

例如，如图2所示，触控基板10还包括柔性电路板20，第二接地线12的两端连接至柔性电路板(Flexible Printed Circuit，FPC)20的不同引脚。例如，如图2所示，第二接地线12与第一接地线11在靠近FPC处短接在一起。例如，如图2所示，第二接地线12与第一接地线11在触控结构TS的靠近FPC20的一侧短接。例如，第二接地线12的两端在触控结构TS的一侧与第一接地线11的两端分别短接在一起。第一接地线11和第二接地线12可分别引出到接垫(pad)，这些接垫与柔性电路板20的不同引脚再分别绑定在一起。例如，第二接地线12与第一接地线11在触控结构TS的靠近触控走线TL的接垫的一侧短接。图2中示出了FPC20包括多个引脚201。例如，柔性电路板20的不同引脚可彼此绝缘，以便可分别传输信号。例如，每个引脚201可对应一个接垫，并与该接垫相连。

例如，如图2所示，第一传感器图形SP1和第二传感器图形SP2之一包括主体部分MP和桥接线Bd。第一传感器图形SP1和第二传感器图形SP2之另一包括整体形成部分P0。多个主体部分MP中相邻两个主体部分MP通过桥接线Bd相连。多个主体部分MP、整体形成部分P0可位于同一层，由同一膜层采用同一构图工艺形成，桥接线Bd位于另一层。图2中以第一传感器图形SP1整体形成，第二传感器图形SP2分段形成为例进行说明。在其他的实施例中，也可以第二传感器图形SP2整体形成，第一传感器图形SP1分段形成。

例如，为了更好的起到静电防护的作用，第二接地线12的宽度等于或大于第一接地线11的宽度，但不限于此。在其他的实施例中，第二接地线12的宽度也可以小于第一接地线11的宽度。

例如，第一接地线11的宽度为15～20μm，第二接地线12的宽度为15～20μm，第一接地线11和第二接地线12之间的最大距离为20～50μm，第一接地线11到最靠近第一接地线11的触控走线TL之间的距离为10～40μm。本公开的实施例中，接地线或走线的宽度为在垂直于其延伸方向的方向上的尺寸。

例如，如图2所示，第一接地线11围绕触控结构TS设置，第二接地线12围绕第一接地线11设置。例如，如图2所示，第二接地线12围绕触控结构TS设置，第一接地线11围绕触控结构TS设置。第二接地线12围绕传感器图形SP和触控走线TL设置，第一接地线11围绕传感器图形SP和触控走线TL设置。如图2所示，第一接地线11和第二接地线12在触控结构TS的一侧形成开口30。开口30位于触控结构TS的下侧。

例如，为了进一步起到静电防护的作用，触控基板还包括第三接地线13，第三接地线13位于开口30内。例如，第三接地线13的两端连接至柔性电路板FPC20的不同引脚。例如，第三接地线13位于第一触控走线TL1和第二触控走线TL2之间。例如，第三接地线13位于FPC20的连接第一触控走线TL1的引脚和FPC20的连接第二触控走线TL2的引脚之间。

本公开的一些实施例中，为了降低走线电阻，第一接地线11、第二接地线12、触控走线TL中至少之一可以采用在垂直于衬底基板的方向上交叠且相连的两个子线形成，即采用双层子线构成走线的设计。

图3为图2中AB处的剖视图。图4为图2中CD处的剖视图。以下结合图2、图3和图4进行说明。

例如，如图3和图4所示，为了降低走线电阻，第二接地线12包括第一接地子线121和第二接地子线122，第一接地子线121和第二接地子线122之间为绝缘层IS，第一接地子线121和第二接地子线122通过贯穿绝缘层IS的第一过孔V1相连。绝缘层IS中分布有多个第一过孔V1，第一接地子线121和第二接地子线122在设定位置处通过多个第一过孔V1相连。即，第一接地子线121和第二接地子线122并联。图3为绝缘层IS中设置第一过孔的位置处的剖视图，图4为绝缘层IS中不设置第一过孔的位置处的剖视图。

例如，为了降低走线电阻，如图3和图4所示，触控走线TL(第二触控走线TL2)包括第一触控子线TL01和第二触控子线TL02，第一触控子线TL01和第二触控子线TL02之间为绝缘层IS，第一触控子线TL01和第二触控子线TL02通过贯穿绝缘层IS的第二过孔V2相连。绝缘层IS中分布有多个第二过孔V2，第一触控子线TL01和第二触控子线TL02在设定位置处通过多个第二过孔V2相连。即，第一触控子线TL01和第二触控子线TL02并联。图3为绝缘层IS中设置第二过孔的位置处的剖视图，图4为绝缘层IS中不设置第二过孔的位置处的剖视图。第一触控走线TL1也可采用与第二触控走线TL2相同的结构。

例如，如图3和图4所示，为了降低走线电阻，第一接地线11包括第三接地子线111和第四接地子线112，第三接地子线111和第四接地子线112之间为绝缘层IS，第三接地子线111和第四接地子线112通过贯穿绝缘层IS的第三过孔V3相连。绝缘层IS中分布有多个第三过孔V3，第三接地子线111和第四接地子线112在设定位置处通过多个第三过孔V3相连。即，第三接地子线111和第四接地子线112并联。图3为绝缘层IS中设置第三过孔的位置处的剖视图，图4为绝缘层IS中不设置第三过孔的位置处的剖视图。

图5为本公开一实施例提供的一种触控基板中双重防护防ESD的原理示意图。图5为图2中部分触控基板的结构示意图。图5中示出了触控走线TL。

参照图2和图5，本公开一实施例提供的触控基板，在第一接地线11之外的一定距离再设置至少一条第二接地线12，外围静电首先被第二接地线12释放，跳跃窜入的静电由第一接地线11释放，对触控走线TL和触控结构TS起到了双重防护的作用，降低了因ESD造成的触控性能失效风险，达到提升防ESD能力的目的，进而避免了因ESD造成的产品良率下降，达到提升产品良率的目的。

图6为图5中EF处的剖视图，图7为图5中GH处的剖视图。例如，如图6所示，整体形成部分P0与主体部分MP同层设置。例如，整体形成部分P0和主体部分MP为金属网格结构，但不限于此。

例如，如图5和图6所示，相邻两个主体部分MP分别通过第四过孔V11和第五过孔V12与桥接线Bd相连。

例如，为了简化制作工艺，主体部分MP和桥接线Bd之一与第一接地子线121同层，主体部分MP和桥接线Bd之另一与第二接地子线122同层。

例如，本公开的一实施例提供的阵列基板可采用如下方法形成。

(1)在衬底基板BS上形成第一导电薄膜，对第一导电薄膜进行构图形成桥接线Bd、第一触控子线TL01、第一接地子线121和第三接地子线111。

(2)形成绝缘薄膜。

(3)在绝缘薄膜中形成第一过孔V1、第二过孔V2、第三过孔V3、第四过孔V11和第五过孔V12，以形成绝缘层IS。

(4)形成第二导电薄膜，对第二导电薄膜进行构图形成第二触控子线TL02、第二接地子线122、第四接地子线112、整体形成部分P0和主体部分MP，第一接地子线121和第二接地子线122通过第一过孔V1相连，第一触控子线TL01和第二触控子线TL02通过第二过孔V2相连，第三接地子线111和第四接地子线112通过第三过孔V3相连，相邻的主体部分MP分别通过第四过孔V11和第五过孔V12与桥接线Bd相连。

例如，第一导电薄膜和第二导电薄膜可采用金属材料制作，整体形成部分P0和主体部分MP可形成金属网格结构，桥接线Bd可形成金属网格结构，其余的结构可形成金属网格结构也可不为形成金属网格结构。

图8为本公开另一实施例提供的触控基板的局部剖视图。如图8所示，触控基板包括第一接地线11、第二接地线12和多条触控走线TL，触控走线TL包括第一触控子线TL01和第二触控子线TL02，第一触控子线TL01和第二触控子线TL02通过贯穿绝缘层IS的第二过孔V2相连。图8示出了四条触控走线TL。触控基板中触控走线TL的数量根据需要而定。

参考图2和图8，最靠近第一接地线11的第二接地线12和第一接地线11之间具有第一间隔INT1，最靠近第一接地线11的触控走线TL和第一接地线11之间具有第二间隔INT2，最靠近第一接地线11的第二接地线12和第一接地线11之间的距离为第一距离D1，最靠近第一接地线11的触控走线TL和第一接地线11之间的距离为第二距离D2，为了提高静电防护效果，第一距离D1小于第二距离D2。

例如，为了提高静电防护效果，如图8所示，相邻触控走线TL之间的距离D小于第二距离D2。例如，如图8所示，相邻触控走线TL之间的距离D小于第一距离D1，但不限于此。

图9为本公开另一实施例提供的触控基板的平面示意图，与图2所示的触控基板相比，图9所示的触控基板设置多条第二接地线12，图9所示的触控基板以设置两条第二接地线12为例进行说明。多条第二接地线12可均与第一接地线11短接。相邻两条第二接地线12之间的距离为第三距离D3，第三距离D3小于第一距离D1，从而，可兼顾防静电和窄边框设计。当然，在其他的实施例中，第三距离D3也可大于或等于第一距离D1。

图10为本公开一实施例提供的触控基板的局部剖视图。参考图8和图10，相邻的第二接地线12之间的距离为第三距离D3，第三距离D3小于第一距离D1，第三距离D3小于第二距离D2。

本公开至少一实施例还提供一种触控显示基板，包括上述任一触控基板。

例如，如图2所示，触控显示基板包括显示区A1和显示区A1外的周边区A2，至少一条第二接地线12位于周边区A2。图2中虚线框内的区域为显示区A1，显示区A1之外的区域为周边区A2。周边区A2围绕显示区A1。

为了实现显示装置(例如，有机发光二极管显示装置)的轻薄化设计，可将显示面板和触控结构集成在一起。因此，FMLOC(Flexible Multiple Layer On Cell)触控技术应运而生，FMLOC触控技术是直接在封装薄膜上制作触控结构的各种电极层和各种走线，从而将触控结构集成在显示面板上。由此，采用FMLOC触控技术的显示装置不仅可实现显示装置的轻薄化，还可实现基于柔性显示的触控。

图11为本公开一实施例提供的触控显示基板的局部剖视图。在一实施例中，如图11所示，在支撑基板200上设置衬底基板100，衬底基板100可为柔性基板，例如，可为聚酰亚胺(Polyimide，PI)，但不限于此。支撑基板200可为玻璃基板。衬底基板100上可设置薄膜晶体管(Thin Film Transistor，TFT)3123阵列，图11中仅示出了一个薄膜晶体管3123。薄膜晶体管3123可包括半导体层、栅极、栅极绝缘层、源极和漏极等。如图11所示，衬底基板100上可依次设置有缓冲层111a、半导体层112a，栅极绝缘层113、栅极114、层间介电层115和源漏极层116，源漏极层116包括源极1161和漏极1162，源极1161和漏极1162彼此间隔并可分别通过过孔与半导体层112a相连。薄膜晶体管3123上可设置平坦层117，平坦层117上可设置待封装器件(OLED)2123，待封装器件(OLED)2123可包括第一电极121a，发光功能层122a和第二电极123，第一电极121a可通过贯穿平坦层117的过孔与漏极1162电连接。第一电极121a上可设置像素限定层118以利于形成发光功能层122a。第二电极123可通过连接电极1211与电极引线1163电连接。发光功能层122a可包括发光层，还可包括其他功能层，例如还可包括空穴注入层、空穴传输层、电子传输层和电子注入层等至少之一，但不限于此。例如，电极引线1163可与源漏极层116同层形成。平坦层117可为树脂层。在待封装器件(OLED)2123上可形成封装薄膜1123。封装薄膜1123覆盖待封装器件2123以防止水氧侵袭待封装器件2123。待封装器件(OLED)2123的结构不限于此。图11中的衬底基板100可为上述衬底基板BS。

如图11所示，封装薄膜1123设置在衬底基板100上，封装薄膜1123包括依次远离衬底基板100的第一薄膜101，第二薄膜102和第三薄膜103，第二薄膜102夹设在第一薄膜101和第三薄膜103之间，且在边缘位置处，第一薄膜101和第三薄膜103接触。例如，第一薄膜101和第三薄膜103可为无机薄膜，例如可为SiNx、SiOx、SiCxNy等无机氧化物，但不限于此。例如，第二薄膜102可为有机薄膜，例如，可以为树脂等有机物，但不限于此。树脂例如可为热固性树脂，热固性树脂例如包括环氧树脂，但不限于此。树脂例如可为热塑性树脂，热塑性树脂例如包括亚克力(PMMA)树脂，但不限于此。例如，第一薄膜101和第三薄膜103可采用化学气相沉积(Chemical Vapor Deposition，CVD)方法制作，第二薄膜102可采用喷墨打印(Ink Jet Printing，IJP)的方法制作。第一薄膜101和第三薄膜103均可作为阻水层。例如，第一薄膜101可包括多个叠层设置的子层，第二薄膜102和第三薄膜103也可分别包括多个叠层设置的子层。

图11还示出了第一阻挡坝106和第二阻挡坝107。第一阻挡坝106可与像素限定层118同层形成。第二阻挡坝107可包括第一子阻挡坝1071和第二子阻挡坝1072。例如，第一子阻挡坝1071可与平坦层117同层形成，第二子阻挡坝1072可与像素限定层118同层形成。

如图11所示，第二薄膜102位于第一薄膜101和第三薄膜103之间，第一薄膜101和第三薄膜103在边缘彼此接触形成接触部分1031。

图11还示出了显示区A1和周边区A2。如图11所示，触控结构TS位于显示区A1，触控走线TL位于周边区A2。如图11所示，触控走线TL在衬底基板100上的正投影落入第二薄膜102在衬底基板100上的正投影内。

图11所示的触控显示基板中，第一接地线11在衬底基板100上的正投影落入第二薄膜102在衬底基板100上的正投影内，第二接地线12在衬底基板100上的正投影落入第二薄膜102在衬底基板100上的正投影内。当设置多条第二接地线12时，多条第二接地线12在衬底基板100上的正投影落入第二薄膜102在衬底基板100上的正投影内。

图12为本公开另一实施例提供的触控显示基板的局部剖视图。图12所示的触控显示基板与图11所示的触控显示基板相比，调整了第一接地线11和第二接地线12的设置位置。图12所示的触控显示基板中，第一接地线11在衬底基板100上的正投影在第二薄膜102在衬底基板100上的正投影之外，第二接地线12在衬底基板100上的正投影在第二薄膜102在衬底基板100上的正投影之外。当设置多条第二接地线12时，多条第二接地线12在衬底基板100上的正投影在第二薄膜102在衬底基板100上的正投影之外。

例如，图12所示，第二接地线12在衬底基板100上的正投影落入接触部分1031在衬底基板100上的正投影内。

进一步例如，图12所示，第一接地线11在衬底基板100上的正投影落入第一阻挡坝106在衬底基板100上的正投影内，第二接地线12在衬底基板100上的正投影落入第二阻挡坝107在衬底基板100上的正投影内。

本公开至少一实施例还提供一种触控显示装置，包括上述任一触控显示基板。

本公开的实施例中，触控显示装置包括柔性多层on-cell(Flexible multi-layeron-cell，FMLOC)产品，但不限于此。触控显示装置可以为液晶显示器、电子纸、OLED(Organic Light-Emitting Diode，有机发光二极管)显示器等显示器件以及包括这些显示器件的电视、数码相机、手机、手表、平板电脑、笔记本电脑、导航仪等任何具有触控和显示功能的产品或者部件。

本公开至少一实施例还提供一种触控基板的制作方法，如图13A至图13F所示，包括如下步骤。

(1)、如图13A所示，在衬底基板上形成第一导电薄膜L1。

(2)、如图13B所示，对第一导电薄膜L1进行构图形成第一图形P1；第一图形P1包括桥接线Bd、第一触控子线TL01、第一接地子线121、第三接地子线111和第五接地子线131。

(3)如图13C所示，形成绝缘薄膜ISF。

(4)如图13D所示，在绝缘薄膜ISF中形成第一过孔V1、第二过孔V2、第三过孔V3、第四过孔V11、第五过孔V12和第六过孔V31。

(5)如图13E所示，形成第二导电薄膜L2。

(6)如图13F所示，对第二导电薄膜L2进行构图形成第二图形P2；第二图形P2包括：第二触控子线TL02、第二接地子线122、第四接地子线112、整体形成部分P0、主体部分MP和第六接地子线132，第一接地子线121和第二接地子线122通过第一过孔V1相连以形成第二接地线12，第一触控子线TL01和第二触控子线TL02通过第二过孔V2相连以形成触控线TL，第三接地子线111和第四接地子线112通过第三过孔V3相连以形成第一接地线11，相邻的主体部分MP分别通过第四过孔V11和第五过孔V12与桥接线Bd相连以形成第二传感器图形SP2；整体形成部分P0即为第一传感器图形SP1；第五接地子线131和第六接地子线132通过第六过孔V31相连以形成第三接地线13。

(7)通过压接的方式将FPC20绑定到触控基板上。

以上以形成图9所示的触控基板为例进行说明。当不设置第三接地线13时，相应地，去掉形成第五接地子线131、第六接地子线132、第六过孔V31。以下对该方法进行描述。

本公开另一实施例还提供一种触控基板的制作方法，也可参照图13A至图13F，包括如下步骤。

(1)、如图13A所示，在衬底基板上形成第一导电薄膜L1。

(2)、如图13B所示，对第一导电薄膜L1进行构图形成第一图形P1；第一图形P1包括桥接线Bd、第一触控子线TL01、第一接地子线121和第三接地子线111。

(3)如图13C所示，形成绝缘薄膜ISF。

(4)如图13D所示，在绝缘薄膜ISF中形成第一过孔V1、第二过孔V2、第三过孔V3、第四过孔V11和第五过孔V12，以形成绝缘层IS。

(5)如图13E所示，形成第二导电薄膜L2。

(6)如图13F所示，对第二导电薄膜L2进行构图形成第二图形P2；第二图形P2包括：第二触控子线TL02、第二接地子线122、第四接地子线112、整体形成部分P0和主体部分MP，第一接地子线121和第二接地子线122通过第一过孔V1相连以形成第二接地线12，第一触控子线TL01和第二触控子线TL02通过第二过孔V2相连以形成触控线TL，第三接地子线111和第四接地子线112通过第三过孔V3相连以形成第一接地线11，相邻的主体部分MP分别通过第四过孔V11和第五过孔V12与桥接线Bd相连以形成第二传感器图形SP2；整体形成部分P0即为第一传感器图形SP1。

(7)通过压接的方式将FPC20绑定到触控基板上。

为了图示清晰，图13A至图13F也未示出全部的触控线TL，仅示意性的示出了七条触控线TL。本公开的实施例中，第二传感器图形SP2的上下两侧分别设置一条触控线TL，而第一传感器图形SP1仅在其左侧设置一条触控线TL。

当然，第一传感器图形SP1和第二传感器图形SP2的个数和形状也不限于图中所示，可以根据需要而定。第二接地线12的个数也不限于图中所示。

例如，绝缘薄膜ISF可采用绝缘材料制作，例如，可采用氧化硅、氮化硅、氮氧化硅、或树脂制作，但不限于此。

例如，第一导电薄膜L1和第二导电薄膜L2可采用金属材料制作。

需要说明的是，为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。

本公开的实施例中，同层设置的元件由同一膜层采用同一构图工艺形成。例如，同层设置的元件位于同一元件的远离衬底基板的表面，但不限于此。同层设置的元件可相对于衬底基板具有不同的高度。

在本公开的实施例中，构图或构图工艺可只包括光刻工艺，或包括光刻工艺以及刻蚀步骤，或者可以包括打印、喷墨等其他用于形成预定图形的工艺。光刻工艺是指包括成膜、曝光、显影等工艺过程，利用光刻胶、掩模板、曝光机等形成图形。可根据本公开的实施例中所形成的结构选择相应的构图工艺。

在不冲突的情况下，本公开的同一实施例及不同实施例中的特征可以相互组合。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。