具体实施方式

现在将详细参考实施例，其实例图解说明于附图中，附图中展示一些而非所有实施例。事实上，在本文中，概念可以不同形式体现且不应解释为限制性的。相反，提供这些说明使得本发明将满足适用要求。

图1是根据示范性实施例的抖动补偿系统100的框图。抖动补偿系统100包含耦合到电压调节器108的补偿电路104。响应于数据的高到低或低到高转变，补偿电路104通过将电流提供到电压调节器108的输出而补偿电荷，借此减小因数据转变造成的突然电压下降。

参考图1，补偿电路104具有第一输入112，第一输入112经耦合以接收响应于数据的高到低转变而产生的第一栅极电压。补偿电路104经配置以响应于第一栅极电压而在第一导电状态中操作且经配置以在未发生数据的高到低转变时在第二导电状态中操作。数据的高到低转变是指数据转变的下降沿。

补偿电路104还具有第二输入116，第二输入116经耦合以接收响应于数据的低到高转变而产生的第二栅极电压。补偿电路104经配置以响应于第二栅极电压而在第一导电状态中操作且经配置以在未发生数据的低到高转变时在第二导电状态中操作。数据的低到高转变是指数据转变的上升沿。

补偿电路104还具有耦合到可由电力供应器提供的第一电压供应124的第三输入120。所述电力供应器可为经配置以为集成电路(IC)供电的外部电力供应器或可为构建于IC内部的内部供应器。

继续参考图1，电压调节器108具有经耦合以接收第一电压供应124的输入。电压调节器108可例如为输出第二电压供应132的dc-dc开关式调节器。

系统100包含具有耦合到第二电压供应132的第一输入140的闭环控制电路136。闭环控制电路136具有经耦合以接收参考电压148的第二输入144。闭环控制电路136响应于第二电压供应132及参考电压148而产生反馈控制信号152。

补偿电路104还具有经耦合以接收反馈控制信号的第四输入128。反馈控制信号将补偿电路104偏置为在不存在数据的低到高或高到低转变的情况下在第二导电状态中操作。当存在数据转变时，补偿电路104在第一导电状态中操作以通过将电流提供到电压调节器输出而补充电荷，因此减小了第二电压供应132处的突然电压下降。

图2是示范性抖动补偿电路104的更详细示意图。电路104包含晶体管Q1(例如，PMOS晶体管)，晶体管Q1具有耦合到第一电压供应220的第一端子204(例如，源极端子)且具有耦合到第二电压供应224的第二端子208(例如，漏极端子)。晶体管Q1具有响应于数据的高到低转变而由第一栅极电压驱动的栅极端子212。当响应于数据的高到低转变，第一栅极电压被施加到栅极端子212时，晶体管Q1在第一导电状态中操作。当不存在数据的高到低转变时，第一栅极电压不被施加到栅极端子212，且因此第一晶体管Q1在第二导电状态中操作。

电路104还包含晶体管Q2(例如，PMOS晶体管)，晶体管Q2具有耦合到第一电压供应220的第一端子230(例如，源极端子)且具有耦合到第二电压供应224的第二端子234(例如，漏极端子)。晶体管Q2具有响应于数据的低到高转变而由第二栅极电压驱动的栅极端子238。当响应于数据的低到高转变，第二栅极电压被施加到晶体管Q2的栅极端子238时，晶体管Q2在第一导电状态中操作。当不存在数据的低到高转变时，第二栅极电压不被施加到栅极端子238，且因此晶体管Q2在第二导电状态中操作。

电路104还包含晶体管Q3(例如，PMOS晶体管)，晶体管Q3具有耦合到第一电压供应220的第一端子240(例如，源极端子)且具有连接到其栅极端子248的第二端子244(例如，漏极端子)。

电路104还包含比较器252，比较器252具有耦合到第二电压供应224的第一输入256且具有耦合到参考电压264的第二输入260。比较器252响应于第二电压供应224及参考电压264而产生反馈控制信号268。电路104还包含耦合于晶体管Q3与接地之间的电流源272。电流源272响应于反馈控制信号268而传导控制电流。

继续参考图2，电路104还包含第一R-C电路276，第一R-C电路276包括电容器C1及电阻器R1。第一R-C电路276可经由缓冲器278耦合到数据。第一R-C电路276响应于数据的高到低转变而产生第一栅极电压。更具体来说，数据的高到低转变反向偏置晶体管Q1(PMOS晶体管)的栅极到源极电压，致使晶体管Q1在第一导电状态中操作。第一R-C电路276具有由R1及C1确定的衰减时间，所述衰减时间确定晶体管Q1的第一导电状态的持续时间(即，时间周期)。

电路104还包含第二R-C电路280，第二R-C电路280包括电容器C2及电阻器R2。第二R-C电路280可经由反相缓冲器282耦合到数据。第二R-C电路280响应于数据的低到高转变而产生第二栅极电压。更具体来说，数据的低到高转变反向偏置晶体管Q2(PMOS晶体管)的栅极到源极电压，致使晶体管Q2在第一导电状态中操作。第二R-C电路280具有由R2及C2确定的衰减时间，所述衰减时间确定晶体管Q2的第一导电状态的持续时间(即，时间周期)。

根据本发明的实施例，电阻器R1耦合于晶体管Q1的栅极端子212与晶体管Q3的栅极端子248之间，且电阻器R2耦合于晶体管Q2的栅极端子238与晶体管Q3的栅极端子248之间。如果未发生数据的高到低或低到高转变，那么跨越电阻器R1及R2的电压保持接近于零。因此，当未发生数据转变时，三个栅极端子212、238及248保持大约处于相同电位，致使晶体管Q1及Q2镜射晶体管Q3中的电流。由于晶体管Q3中的电流是由电流源272调整，因此当未发生数据转变时，晶体管Q1及Q2中的电流由电流源272控制。

根据本发明的实施例，第一及第二导电状态两者均是在PMOS晶体管的线性操作区域中。然而，与在未发生数据转变时在第二导电状态中相比，晶体管Q1及Q2响应于数据转变而在第一导电状态中传导更多电流。

因此，在不存在数据转变的情况下，晶体管Q1及Q2两者均在第二导电状态中操作，且在第二导电状态中，晶体管Q1及Q2镜射晶体管Q3中的电流。当发生数据的高到低转变时，晶体管Q1在第一导电状态中操作且向电压调节器输出补充电荷，这减小了突然电压下降。类似地，当发生数据的低到高转变时，晶体管Q2在第一导电状态中操作且向电压调节器输出补充电荷以减小突然电压下降。然而，晶体管Q1及Q2的第一导电状态的持续时间受R-C电路276及280的衰减时间限制。具体来说，第一R-C电路276的衰减时间限制晶体管Q1的第一导电状态的持续时间，致使晶体管Q1返回到第二导电状态。类似地，第二R-C电路280的衰减时间限制晶体管Q2的第一导电状态的持续时间，致使晶体管Q2返回到第二导电状态。

图3展示不具有补偿电路与在补偿电路帮助下的调节式电力供应器的输出电压波形。在10Gbps的数据速率下，在无补偿电路帮助的情况下，数据的低到高及高到低转变致使输出电压过度地下降。然而，当添加补偿电路时，输出电压下降大大减小。

图4图解说明在无补偿电路的情况下抖动的眼图与在补偿电路帮助下抖动的眼图。在无补偿电路的情况下，抖动是大约10.1ps，但在添加补偿电路时，抖动减小到7.1ps。

上文已大体按照功能性描述了各种说明性组件、块、模块、电路及步骤。此功能性是实施为硬件还是软件取决于特定应用及施加于总体系统上的设计约束。虽然可针对每一特定应用以不同方式实施所描述功能性，但不应将此些实施方案决策解释为致使背离本发明的范围。

为了简单及清晰起见，本文中未描绘或描述适于与本发明一起使用的所有系统的全部结构及操作。替代地，仅描绘及描述是本发明唯一的或对于理解本发明必要的系统的部分。