具体实施方式

本公开涉及横向扩散金属氧化物半导体(LDMOS)晶体管(LDMOS器件)和相关联的制造方法。本文所述的LDMOS器件可用与当前器件相当的单元间距来实现，并且与那些器件相比可具有减少的栅极电荷。此类栅极电荷减少可通过一个或多个RESURF介电(RESURF氧化物)场板的实施方式来实现，该场板(例如，对于相关联的LDMOS器件的每个区段)设置在LDMOS器件或LDMOS区段的聚积区(accumulation region)上方(上面、之上、与其竖直地对准等)。

在一些实施方式中，本文所述的器件和处理方法可使用非外延工艺(例如，不包括外延半导体层的形成的半导体制造工艺)来实现。本文所述的方法可用于生产完全隔离的LDMOS器件。例如，在一些实施方式中，本文所述的LDMOS器件可例如使用浅沟槽隔离(STI)与其他类型的器件(诸如可使用混合半导体制造工艺(在同一半导体管芯上)生成的双极器件和/或互补MOS(CMOS)器件)隔离。例如，此类隔离的LDMOS器件可使用双极CMOS DMOS(BCD)混合半导体制造工艺平台来生产。

本文所述的LDMOS器件可具有多个自对准特征。例如，在一些实施方式中，根据本文所述方法的LDMOS器件可具有自对准漂移区，其中漂移区可与深主体注入物共注入(例如，使用相同光刻掩模注入)。在实施方式中，本文所述的LDMOS器件可具有漏极注入物触点(例如，通过RESURF介电场板形成)，该漏极注入物触点包括形成在漏极注入物之上的自对准Ti/Si。

如上文所示，本文所述的LDMOS器件可使用包括RESURF介电层的一个场板(多个场板)来实现。在示例性实施方式中，此类场板(其可以是相关联的LDMOS器件的栅极结构的一部分)可被放置在LDMOS的聚积区(例如，LDMOS器件的区段的聚积区)上方。与LDMOS实施方式相比，使用RESURF介电场板可减少栅极电荷，而不会不利地影响器件击穿电压、器件导通电阻(例如，漏极到源极导通电阻)或热载流子注入(HCI)性能。即，模拟结果指示与当前器件一致的击穿、导通电阻和HCI性能(例如，基于碰撞电离位置)，但栅极电荷减少。

使用本文所述的处理方法可防止其他器件区域(诸如可使用BCD半导体制造工艺平台结合LDMOS器件生产的CMOS器件)中STI氧化物的损耗。在一些实施方式中，可利用添加到现有半导体工艺流程(诸如用于生产CMOS器件的工艺流程)中的有限的附加处理来实现生产此类LDMOS器件。例如，在示例性实施方式中，可通过为了形成LDMOS器件而添加用于形成LDMOS的主体区(包括深主体区(例如，埋入式主体区))的操作，以及用于形成可用于形成LDMOS器件的RESURF介电层场板的RESURF介电层(结构等)的操作，来修改CMOS处理流程。

图1是示出包括RESURF介电场板的LDMOS晶体管(器件)100的横截面视图的图示。在一些实施方式中，LDMOS器件100可被实现为n沟道(n型)LDMOS(NLDMOS)器件。在一些实施方式中，LDMOS器件100可被实现为p沟道(p型)LDMOS(PLDMOS)器件，其中与NLDMOS器件实施方式相比，每个区和注入物的导电类型被反转。即，NLDMOS中的p型材料被反转为PLDMOS中的n型材料。同样，NLDMOS中的n型材料被反转为PLDMOS中的p型材料。

在一些实施方式中，图1的LDMOS器件100可使用半导体工艺，诸如使用BCD混合半导体制造工艺平台来生产。本文关于图3到图15讨论了此类制造工艺的示例性实施方式，其中图3到图14B是可用于生产LDMOS 100的半导体工艺操作的横截面视图。图15是示出在一些实施方式中可使用图3到图14B的工艺操作来实现的方法的流程图。大体描述了LDMOS100的结构，而下文进一步讨论了关于LDMOS 100的元件以及用于生产LDMOS 100的实施方式的方法的更多细节。

如图1中所示，LDMOS可包括相邻区段(区段100a(左侧)和区段100b(右侧))。图1中所示的LDMOS 100可称为LDMOS单位晶胞，其中可组合多个LDMOS单位晶胞以形成更大的LDMOS器件。应当了解，图1的LDMOS器件100的结构可延伸到图1的页面内和/或页面外，以便建立LDMOS区段100a和100b的沟道宽度。由于图1的示例性实施方式示出了LDMOS 100的相邻区段100a和100b，因此以下讨论描述包括在每个区段中的元件，并且对区段100a和100b之间共享的一些元件进行了附加讨论。

如图1中所示，LDMOS 100可形成于衬底102中，其中衬底102具有第一导电类型。例如，对于NLDMOS，衬底102可以是p型衬底，而对于PLDMOS，衬底102可以是n型衬底。LDMOS100可包括设置在衬底102中的具有第二导电性的深阱区或埋入式阱区104。第二导电类型可与第一导电类型相反，例如，对于NLDMOS器件为n型，而对于PLDMOS为p型。

图1的LDMOS 100可包括第一导电类型(例如，对于NLDMOS为p型)的主体区，其中主体区设置在埋入式阱区104上。在该示例中，LDMOS 100的主体区可包括设置在埋入式阱区104上的埋入式(深)主体区106、用于每个区段100a和100b的表面主体区110、以及用于LDMOS100的每个区段的连接主体区(linking body region)112。如图1中所示，连接主体区112设置在埋入式(深)主体区106与表面主体区110之间，以便连接第一导电类型的主体区，以形成LDMOS 100的第一导电类型的连续主体区。

图1的示例性LDMOS 100还包括第二导电类型(例如，对于NLDMOS为n型)的漂移区108。如图1中所示，漂移区108可设置在主体区中(之内)，但在一些实施方式中，漂移区108可形成于主体区的至少一个或多个部分之前。例如，在一些实施方式中，表面主体区110和连接主体区112可形成于漂移区108之后并且被描述为设置在漂移区108中。在LDMOS 100中，区段100a和100b(以及作为整体的LDMOS 100)可与形成于同一半导体管芯中的相邻器件(例如，在不同器件区域中，诸如双极和/或CMOS器件区域)隔离(例如，使用STI区域)。

如图1中进一步所示，对于每个区段100a和100b，LDMOS 100可包括设置在主体区中的第二导电类型的源极注入物122。LDMOS 100还可包括设置在漂移区108中的第二导电类型的漏极注入物124。在一些实施方式(诸如图1的LDMOS)中，漏极注入物124可由区段100a和区段100b共享。即，漏极注入物124可以是用于LDMOS 100的区段的公共漏极注入物。

LDMOS 100还可包括设置在漂移区108上的栅极结构，其中该栅极结构横跨两个区段100a和100b形成，并且从该栅极结构限定每个区段的相应栅极电极。在图1的示例性实施方式中，栅极结构包括：包括RESURF介电层的场板130、栅极介电层152(热氧化物层)，以及设置在场板和栅极介电层上的栅极电极150。在一些实施方式中，场板的RESURF介电层可包括热氧化物层130b(其可不同于栅极氧化物层152)和沉积氧化物层130a。如图1中所示，场板130可设置在区段100a和100b中的每一者的相应聚积区(例如，在漏极注入物124附近或漏极注入物124处)上方(之上、与其竖直对准等)，这与具有平坦栅极和场板结构的LDMOS器件相比可减少LDMOS 100的总栅极电荷。

该示例的LDMOS 100还包括延伸穿过场板130的漏极触点170，该漏极触点可诸如使用本文所述的方法来限定与漏极注入物124的欧姆触点。与漏极注入物124一样，漏极触点170可由LDMOS区段100a和100b共用(共享)。如图1中所示，漏极触点170包括触点填充部分170a(例如，钨)和金属化部分170b。对于区段100a和100b中的每一者，填充部分170a可设置在栅极电极150的相应部分之间。

如图1中所示，LDMOS 100对于每个区段100a和100b可包括第一导电类型(例如，对于NLDMOS器件为p型)的重主体注入物120。如图1中所示，重主体注入物120可邻近相应的源极注入物122。触点160(例如，欧姆触点)可形成到源极注入物122、重主体注入物120和表面主体区110。触点160可包括硅化物材料160a(诸如硅化钴等)、填充材料160b(例如，钨等)和金属化材料160c(例如，铝、铜、合金等)。如图1中所示，触点填充材料170a和160b可延伸穿过层间介电材料140。

还如图1中所示，并且如例如图7中更清楚地示出，每个区段100a和100b可包括第二导电类型(例如，对于NLDMOS为n型)的连接(源极连接)注入物126。连接注入物126可减小区段100a和100b的沟道区与其相应源极注入物122之间的相应导电路径中的电阻。如图1中进一步所示，LDMOS 100可包括栅极电极侧壁间隔物154，该栅极电极侧壁间隔物可与形成于其他器件区域(例如，诸如用于在混合工艺(诸如BCD平台)中生产的LDMOS的CMOS区域)中的侧壁间隔物结合形成。

图2是示出包括RESURF介电场板(诸如本文所述的介电场板)的LDMOS晶体管的栅极电荷与具有平坦栅极和场板的当前LDMOS晶体管的栅极电荷的比较的曲线图200。在曲线图200中，线210和210a对应于具有RESURF介电场板的LDMOS晶体管，并且线220和220a对应于具有平坦栅极和场板的LDMOS晶体管。在曲线图200中，在x轴上表示时间，并且在y轴上表示栅极电压。线210和220表示对于给定栅极电流的相应栅极电压与时间。线210a和220b指示每个器件达到Vg的栅极电压(例如，操作栅极电压)所耗用的相应时间量。

如在曲线图200中可见，具有RESURF介电层场板的LDMOS器件(210)在比具有平坦场板的LDMOS器件(220)更短的时间内达到Vg的栅极电压。由于Qg由栅极电流乘以时间给出，因此可以看出，与线210a(RESURF介电层场板器件)相关联的栅极电荷小于与线220a(平坦场板器件)相关联的栅极电荷。实际上，在该示例中，所示出的模拟结果表示比线220和220a的器件的Qg小超过25％的线210和210a的器件的Qg。换句话讲，与具有平坦场板的LDMOS器件(例如，具有相当的器件尺寸，诸如沟道宽度和长度)相比，具有RESURF介电层场板的LDMOS器件(例如，LDMOS 100的实施方式)表现出Qg超过25％的减小。

图3、图4、图5、图6、图7、图8A、图8B、图9A、图9B、图10A、图10B、图11A、图11B、图12A、图12B、图13A、图13B、图14A和14B(图3到14B)是示出可用于产生LDMOS晶体管(诸如图1的LDMOS晶体管100)的实施方式的半导体制造工艺的操作的一系列横截面图。在一些实施方式中，这些操作可按照与附图顺序相对应的顺序来执行，或者可对于给定的制造工艺视情况以不同顺序来执行。

在图3到图14B中，示出了两种不同的工艺流程，其中在这些示例中，这两种工艺流程从由图8A和图8B所示的操作开始彼此发生分歧。即，对于由图3到图14B的两种示例性工艺流程，由图3到图7所示的工艺流程操作对于这两种工艺是相同的。此外，图3到图14B(图9A和图9B除外)中所示的工艺操作是特别涉及使用混合半导体工艺平台(例如，BCD工艺)形成隔离(STI隔离)的LDMOS器件的工艺操作。应当了解，某些元件(诸如形成于其他器件区域中的光刻掩模)可能未在图3到图14B示出，并且被执行以限定LDMOS器件的工艺操作可按次序或使用附加的工艺操作来执行，以便不会不利地影响其他器件区域中的器件(例如，不蚀刻如图8A中所示的RESURF介电层场板，或使用附加光掩模蚀刻如图8B中所示的RESURF介电层场板，以便不会引起CMOS器件区域中的STI损耗)。

此外，虽然从图8A和图8B到图14A和14B开始示出了这些示例性实施方式的工艺操作的单独图示，但是那些附图所示的一些操作非常相似，因此可以一起描述。此外，尽管图3到图14B的工艺流程的操作可用于生产n沟道(n型)LDMOS晶体管，或者p沟道(p型)LDMOS晶体管，但是为了说明和清楚的目的，图3到图14B将关于生产NLDMOS晶体管(器件)进行大体描述。然而，应当了解，PLDMOS器件还可使用图3到图14B的工艺流程，通过反转关于生产NLDMOS器件所述的区域和注入物中的每一者的相应极性(即，用p型替换n型，以及用n型替换p型)来生产。另外，图3到图14B的操作关于图15中所示的方法1500进一步被讨论，并且在下文进一步描述。

参见图3，用于生产LDMOS器件(且具体地讲，在这些示例中为NLDMOS器件)的制造工艺可开始于在p型衬底102中形成STI区域115(例如，STI氧化物)。同样如图3中所示，屏蔽氧化物层310可形成于衬底102的表面上。在形成STI区域115和屏蔽氧化物层310之后，可在衬底102中形成深(埋入式)n阱(DNW)区域104。在一些实施方式中，形成DNW区104可包括形成光刻掩模(未示出)，该光刻掩模用作注入掩模以限定DNW区104。在形成DNW区104(例如，使用穿过屏蔽氧化物310的高能注入)之后，可执行退火操作，该退火操作可激活DNW区104的注入，以及修复由高能注入操作引起的对衬底102的损坏。

参见图4，可移除用于限定DNW区104的光刻掩模，并且可形成另一个光刻掩模(未示出)，其中新掩模可用于限定待形成p型深主体区106和n型漂移(n漂移)区108的区域(例如，用于LDMOS器件和/或所生产的其他器件)。在图4所示的操作中，在该示例性实施方式中，使用相同光刻掩模形成深p主体区106和n漂移区108。因此，深p主体区106和n漂移区108可被称为被共注入，但在该示例中，它们使用穿过屏蔽氧化物310的相应p型注入物和n型注入物来形成。在一些实施方式中，可在形成深p主体区106和n漂移区108之后执行另一次退火。

参见图5，示出了用于形成RESURF介电场板130的操作。这些操作可包括移除(蚀刻)屏蔽氧化物310、生长热氧化物层130b(例如，其可以是垫氧化物层的一部分)，以及在热氧化物层130b上形成沉积氧化物层130a。然后可执行光刻和蚀刻操作以图案化场板130(例如，沉积氧化物层130a和热氧化物层130b)。在一些实施方式(诸如图5的示例)中，沉积氧化物层130a可以比热氧化物层130b更快的速率蚀刻。蚀刻速率的这种差异可导致在场板130的末端(例如，在图5的取向上场板130的左端和右端)处示出的倾斜轮廓510。

参见图6，可使热氧化物生长以形成栅极介电层152。如图6中所示，在该示例中，栅极介电层152和场板130的热氧化物层130b可形成连续介电(例如，热氧化物)层。如图6中进一步所示，可沉积多晶硅以形成用于NLDMOS的栅极电极的多晶硅部分150a。在一些实施方式中，可执行注入(在该示例中为p型)以掺杂用于限定栅极电介质的多晶硅部分150a的多晶硅，使得该多晶硅具有高薄层电阻，诸如用于在还包括LDMOS器件的半导体管芯(诸如可使用BCD工艺生产)的其他区域器件中形成多晶硅电阻器。同样如图6中所示，可形成光刻掩模610，并且可蚀刻多晶硅以形成(限定、图案化等)栅极电极150的多晶硅部分150a。

在一些实施方式中，可调整场板130的厚度(沿着图6中的线D)以实现期望的Qg、导通电阻和击穿电压。例如，在示例性实施方式中，场板130的总厚度可以是大约1000埃，其中热氧化物层130b可以是例如大约150埃，并且沉积氧化物层130a可以是例如大约850埃。

如图7中所示，当执行相应注入以形成表面p主体区110、连接p主体区112和源极n连接注入物126时，图6的光刻掩模610可用作注入掩模。在一些实施方式中，表面p主体区110a可使用大倾斜成角度注入来形成，使得表面p主体区110在栅极电介质152和栅极电极下方延伸。连接p主体区112可被注入，使得其设置在表面p主体区110和深p主体区106之间，例如以便形成用于LDMOS器件的连续p主体区。如图6中所示，n连接注入物126可被配置为在LDMOS的沟道区(例如，在表面p主体区中的栅极电介质下方)与源极注入物122和/或源极触点160(将在稍后形成)之间提供n型扩散连接。

如上所述，图3到图14B的示例性半导体制造工艺从图8A和8B的操作开始发生分歧。在图8A和图8B二者中，将(栅极电极150的)多晶硅部分150a图案化以限定用于LDMOS的相邻区段(诸如图1中所示的LDMOS区段100a和100b)的相应栅极电极部分。在图8A中所示的示例性实施方式中，场板130未被蚀刻。然而，在图8B中所示的示例性实施方式中，限定光刻掩模810，并且可使用掩模810将场板130穿过RESURF介电层场板130的沉积氧化物130a蚀刻到热氧化物层130b(例如，在将形成漏极注入物124的区域中)。在一些实施方式中，漏极注入物124(诸如图1中所示)可形成为穿过热氧化物130b的自对准倾斜(成角度)漏极注入物，例如，使用光刻掩模810和场板130的蚀刻沉积氧化物130a来限定此类自对准漏极注入物。此类方法可用于生产自适应RESURF LDMOS器件，诸如图1的LDMOS 100。在一些实施方式中，可在形成自对准漏极注入物之后移除光刻掩模。

图9A和图9B示出了可在CMOS器件区中执行的工艺操作，该CMOS器件区与所描述的LDMOS区相关联，诸如在使用混合半导体制造工艺(诸如BCD工艺)生产的相同半导体管芯中。例如，图9A示出了p阱910的形成以及n型轻掺杂漏极区(NLDD)915的形成，其可用于形成n型CMOS晶体管。同样，图9B示出了p阱920和p型轻掺杂漏极区(PLDD)925的形成，其可用于形成p型CMOS晶体管。此外，如图9A和图9B二者中所示，间隔物154(例如，栅极电极侧壁电介质间隔物)也可形成在所形成的n型MOS晶体管和p型MOS晶体管的栅极电极的侧壁上。同样，LDMOS器件的间隔物154(例如，图10A和10B所示)可使用用于形成图9A和图9B所示的间隔物154的相同工艺操作来形成。

参见图10A和图10B，可形成源极注入物122和共享或共用的漏极注入物124。例如，如本文所讨论，漏极注入物124可由相邻LDMOS区段(例如，图1的LDMOS器件100的区段100a和100b)共享。如图10A和图10B二者中所示，在这些示例性实施方式中，可形成光刻掩模1010，并且然后可执行一次或多次毯式注入(blanket implant)以限定源极注入物122和(共享)漏极注入物124。在图10A的示例性实施方式中，其中在漏极注入物124的区域中未蚀刻场板130，可执行链式注入(具有两种不同能量的注入)。例如，图10A的链式注入物可包括处于第一能量(例如，50keV)的第一毯式n型注入物和处于第二更高能量(例如，100keV)的第二毯式n型注入物。在图10A中，由于场板未被蚀刻，因此仅第二注入物可具有足够的注入能量以穿透场板来形成漏极注入物124，其中第一n型注入物和第二n型注入物二者均形成源极注入物122(因为仅有栅极电介质152设置在源极注入物区上)。因此，在图10A的实施方式中，源极注入物122可具有沿着线D的深度，该深度大于漏极注入物的深度。

在图10B的实施方式中，其中在漏极注入物124的区域中蚀刻场板130，可执行单次能量n型注入(例如，50keV)以形成源极注入物122和漏极注入物124二者。在此类实施方式中，源极注入物122和漏极注入物124可具有沿着线D的相同深度(大约相同的深度)。

参见图11A和图11B，可移除图10A和图10B的光刻掩模1010，并且可形成光刻掩模1110。在这些示例性实施方式中，光刻掩模1110可用作注入掩模以限定重p主体注入物120，该重p主体注入物可形成为穿过栅极电介质152的毯式p型注入物，其中该重p主体注入物120邻近相应源极注入物122(并且作为LDMOS器件区段的沟道区位于源极注入物的相应相对侧上)。

参见图12A和图12B，可移除图11A和图11B的光刻掩模1110。可沉积硅化物阻挡氧化物，然后使用光刻将其图案化。在该示例中，图案化硅化物阻挡氧化物可阻挡(掩蔽)不想要硅化物形成的硅(包括多晶硅)区域。在硅化物阻挡氧化物的沉积和图案化之后，在图12A和12B的实施方式中，可形成硅化物1210(例如，硅化钴(CoSi))(例如，其中硅化物1210可实现图1中的LDMOS 100的硅化物160a)。例如，在图12A和图12B的实施方式中，硅化物1210(例如，CoSi)可形成于源极注入物122、重主体注入物120和表面主体区110上。此外，如图12A和图12B中所示，硅化物1210还可形成于栅极电极150的多晶硅(例如，区段100a和100b的栅极电极部分)上，这可以降低相关联的NLDMOS器件的栅极电阻。在图12B的实施方式中，其中在漏极注入物124的区域中蚀刻场板130的沉积部分130a，硅化物1210(例如，CoSi)还可形成于漏极注入物124上。

在图13A和图13B的示例性实施方式中，可形成层间介电层140并使其平坦化(例如，使用CMP)，并且可在层间电介质140中限定(蚀刻)触点开口142。在图13A和图13B的实施方式中，被执行以形成触点开口142的蚀刻工艺可被配置为终止于形成于源极注入物和重p主体注入物上的硅化物处。在图13A的实施方式中，用于形成触点开口142的蚀刻工艺可被进一步配置为终止于(例如，漏极注入物124的)硅处。在图13B的实施方式中，与源极注入物和重主体注入物的硅化物一样，用于形成触点开口142的蚀刻工艺也可终止于形成于漏极注入物124上的硅化物上。

图14A和图14B示出了用于完成这些示例性实施方式的触点形成和金属化的操作。与图1的LDMOS 100一样，图14A和图14还示出了使用图3到图14B中所示的示例性半导体制造工艺实施方式形成的LDMOS晶体管的两个区段100a和100b。

在图14A和图14B的示例性实施方式中，可在触点开口142中形成(沉积、溅射等)阻挡金属(例如，钛(Ti)/氮化钛(TiN))层，其中阻挡金属层可有利于形成与源极、主体和漏极注入物的高质量欧姆触点，并且防止硅化物与触点填充材料(例如，钨)之间的材料扩散。然后可执行快速热退火以降低触点电阻并引起阻挡层与下伏材料之间的反应(例如，形成扩散屏障的反应)。此外，在图14A的实施方式中，该退火可在漏极注入物124的触点开口142中形成自对准硅化钛TiSi。

对于图14A和图14B二者的示例性实施方式，可执行触点开口142的钨填充(对于源极/主体触点为160b并且对于漏极触点为170a)，然后可将钨填充物平坦化(例如，使用CMP)，使得钨填充物的顶部与层间介电层140的上表面(在图14A和图14B的取向上)共面。对于图14A和图14B二者的实施方式，可形成金属化(对于源极/主体触点为160c并且对于漏极触点为170b)以提供与触点钨填充物的电连接，这可以完成具有区段100a和100b的LDMOS器件的形成。

图15是示出可用于实现图3至图14B中所示的半导体制造工艺的方法1500的流程图。因此，出于说明的目的，在方法1500的讨论中将进一步参考图3到图14B。然而，应注意，在一些实施方式中，方法1500的操作可使用其他方法和/或以与图15或图3到图14B中所示不同的顺序来实现。此外，出于说明的目的，通常将参考生产n型(n沟道)LDMOS晶体管(NLDMOS)来描述方法1500。在一些实施方式中，方法1500可用于生产p型(p沟道)LDMOS(PLDMOS)晶体管，诸如通过反转示例性NLDMOS器件的各个区域和注入物的导电类型来生产。

在方法1500中，在一些实施方式中，框1505和1510的操作可对应于图3所示的图示。例如，在框1505处，可在衬底102(例如，对于NLDMOS晶体管为p型衬底)中形成用于LDMOS晶体管的浅沟槽隔离115。另外，在框1505处，可形成图3的屏蔽氧化物层310。在框1510处，可形成深阱区(例如，深n阱)104，其中光刻掩模可用于限定LDMOS器件的区域(例如，有源区域)，使得光刻掩模可防止在限定区域之外形成深阱区104。在形成深阱区104(例如，使用高能注入)之后，可执行退火操作，该退火操作可激活深阱区104的注入，以及修复由注入操作引起的对衬底102的损坏。

在方法1500中，框1515处的操作可对应于图4中所示的图示。例如，可移除用于形成深阱区104的光刻掩模，并且可形成另一个光刻掩模以限定待形成深主体区106(例如，深p主体区)和漂移区108(例如，n漂移区)的区域(例如，用于LDMOS器件和/或所生产的其他器件)。如上文所讨论的，因为在该示例性实施方式中，深主体区106和漂移区108是使用相同的光刻掩模形成的，所以它们可被称为被共注入，尽管它们是使用相应p型注入物和n型注入物形成的。在一些实施方式中，可在形成深主体区106和漂移区108之后执行另一次退火。

方法1500的框1520处的操作可对应于图5的图示。例如，在框1520处形成RESURF介电场板130可包括移除屏蔽氧化物310、生长热氧化物130b(例如，垫氧化物)，以及在热氧化物层130b上形成沉积氧化物层130a。然后可执行光刻和蚀刻操作以图案化场板130。如上所述，沉积氧化物层130a可以比热氧化物层130b更快的速率蚀刻，这因此可在场板130的端部(例如，图5的取向上的左端和右端)处产生倾斜的轮廓510。

方法1500的框1525和1530可对应于图6的图示。在该示例性实施方式中，在框1525处，可使热氧化物生长以形成栅极介电层152，使得栅极介电层152和场板130的热氧化物层130b形成连续的介电(例如，热氧化物)层，诸如图6中所示。在框1530处，可沉积多晶硅以形成栅极电极150的多晶硅部分150a(例如，如图1中所示)。此外，在框1530处，在一些实施方式中，可执行注入(p型)以掺杂具有高薄层电阻的多晶硅，诸如用于在还包括LDMOS器件的半导体管芯(使用方法1500生产)的其他区域中(例如，诸如在使用混合半导体工艺生产的半导体管芯的CMOS区域中)形成多晶硅电阻器。如图6中所示，可在框1530处形成光刻掩模610，并且可蚀刻多晶硅以形成栅极电极150的多晶硅部分150a。

在方法1500的框1535处，图6的光刻掩模610可被保留并且诸如图7中所示用作注入掩模，以执行相应的注入来形成表面主体(例如，p主体)区110(例如，使用成角度的注入)、连接主体区112和源极连接(n连接)注入物126。如本文所述，连接主体区112可设置在表面主体区110和深主体区106之间以形成连续主体区。同样如本文所述，连接注入物126可将LDMOS的沟道区与源极注入物122和/或源极触点160连接。

在方法1500中，框1540可对应于图8A的图示或图8B的图示。例如，可将(栅极电极150的)多晶硅部分150a图案化以限定用于LDMOS的相邻区段(诸如图1以及图14A和图14B中所示的LDMOS区段100a和100b)的相应栅极电极部分。在一些实施方式(诸如图8A中所示的示例)中，在框1540处不蚀刻场板130。在诸如图8B中所示的一些实施方式中，可在框1540处形成光刻掩模810，并且可将场板130穿过RESURF介电层130a蚀刻到热氧化物层130b(例如，在将形成漏极注入物124的区域中)。

虽然在图15中未示出，但在一些实施方式中，诸如在混合半导体制造工艺中，可执行p阱和n阱形成，例如在框1540之后和1545之前，诸如在图9A和图9B中所示(例如，对于CMOS器件)。此外，还可形成间隔物154(例如，栅极电极侧壁间隔物)(如关于图9A和图9B所讨论)，包括使用方法1500生产的LDMOS器件的间隔物154。

在框1545(其可对应于图10A的图示或图10B的图示)处，可形成源极注入物122和(共享或共用的)漏极注入物124。例如，漏极注入物124可由相邻的LDMOS区段(例如，本文所述的区段100a和100b)共享。如图10A和图10B中所示，可形成光刻掩模1010，并且可执行一次或多次毯式注入以限定源极注入物122和(共享)漏极注入物124。在图10A的实施方式中，其中在漏极注入物124的区域中未蚀刻场板130，在框1545处，可执行链式注入(具有两种不同能量的注入)，诸如上文关于图10A所述。在图10B的实施方式中，其中在漏极区124的区域中蚀刻场板130，在框1545处，可执行单次能量注入以形成源极注入物122和漏极注入物124，诸如上文关于图10B所述。

在方法1500的方框1550(其可对应于图11A的图示或图11B的图示)处，可移除光刻掩模1010并且可形成光刻掩模1110，其中光刻掩模1110可被用作注入掩模以限定重主体(重p主体)注入物(重主体区)120，如图11A和图11B中所示。

在方法1500的框1555(其可对应于图12A的图示或图12B的图示)处，可形成硅化物1210(例如，其中硅化物1210可实现图1中的LDMOS100的硅化物160a)。例如，在图12A和图12B的实施方式中，硅化物1210(例如，CoSi)可形成于源极注入物122、重主体注入物120和表面主体区110上。此外，如图12A和图12B中所示，硅化物1210还可形成于栅极电极150(例如，栅极电极部分)上，例如以降低栅极电阻。在图12B的实施方式中，其中在漏极注入物124的区域中蚀刻场板130，硅化物1210(例如，CoSi)还可形成于漏极注入物124上。

方法1500的框1560和1565可对应于图13A的图示或图13B的图示。在这些示例性实施方式中，可在框1560处形成层间介电层140并使其平坦化(例如，使用CMP)，并且可在框1565处限定层间电介质140中的触点开口142。在图13A和图13B的实施方式中，被执行以形成触点开口142的蚀刻工艺可被配置为终止于形成于源极区和重主体区上的硅化物处(例如，在框1555处)。在图13A的实施方式中，用于形成触点开口142的蚀刻工艺可被进一步配置为终止于(例如，漏极注入物的)硅处。在图13B的实施方式中，与源极区和重主体区的硅化物一样，用于形成触点开口142的蚀刻工艺也可终止于形成于漏极注入物上的硅化物上。

方法1500的框1570到1585可对应于图14A的图示或图14B的图示。与图1的LDMOS100一样，图14A和图14还示出了使用图15的方法形成的LDMOS晶体管的两个区段100a和100b。在这些示例性实施方式中，在框1570处，可在触点开口142中形成(沉积、溅射等)阻挡金属(例如，Ti/TiN)层，其中阻挡金属可有利于形成与源极、主体和漏极注入物的高质量欧姆触点。然后可在框1575处执行快速热退火以减小触点电阻。此外，在图14A的实施方式中，框1575的退火可在用于漏极注入物的触点开口142中形成自对准TiSi。在框1580(对于图14A和图14B二者的实施方式)处，可执行触点开口142的钨填充(对于源极/主体触点为160b并且对于漏极触点为170a)，然后可将钨填充物平坦化(例如，使用CMP)为与层间介电层140的上表面(在图14A和图14B的取向上)共面。在框1585处，可形成金属化(对于源极/主体触点为160c并且对于漏极触点为170b)以提供与在框1580处形成的触点钨填充物的电连接，这可以完成具有区段100a和100b的LDMOS器件的形成。

本文所述的各种装置和技术可使用各种半导体处理和/或封装技术来实现。一些实施方式可使用与半导体衬底相关联的各种类型的半导体处理技术来实现，该半导体衬底包括但不限于例如硅(Si)、砷化镓(GaAs)、碳化硅(SiC)等。

还应当理解，当元件诸如层、区域或衬底被提及在另一个元件上、连接到另一个元件、电连接到另一个元件、耦接到另一个元件、或电耦接到另一个元件时，该元件可直接在另一个元件上、连接另一个元件、或耦接到另一个元件，或可存在一个或多个中间元件。相反，当元件被提及直接在另一个元件或层上、直接连接到另一个元件或层、或直接耦接到另一个元件或层时，不存在中间元件或层。

虽然在整个具体实施方式中可能不会使用术语直接在…上、直接连接到…、或直接耦接到…，但是被示为直接在元件上、直接连接或直接耦接的元件能以此类方式提及。本申请的权利要求书可被修订以叙述在说明书中描述或者在附图中示出的示例性关系。

如在本说明书中所使用的，除非根据上下文明确地指出特定情况，否则单数形式可包括复数形式。除了附图中所示的取向之外，空间相对术语(例如，在…上方、在…上面、在…之上、在…下方、在…下面、在…之下、在…之以下等)旨在涵盖器件在使用或操作中的不同取向。在一些实施方式中，在…上面和在…下面的相对术语可分别包括竖直地在…上面和竖直地在…下面。在一些实施方式中，术语邻近可包括横向邻近(或横向相邻)、竖直邻近(或竖直相邻)、或者水平邻近(或水平相邻)，其中相邻可指示中间元件可被设置在被描述为邻近的元件之间。

虽然所描述的实施方式的某些特征已经如本文所述进行了说明，但是本领域技术人员现在将想到许多修改形式、替代形式、变化形式和等同形式。因此，应当理解，所附权利要求书旨在涵盖落入具体实施的范围内的所有此类修改形式和变化形式。应当理解，这些修改形式和变化形式仅仅以举例而非限制的方式呈现，并且可以进行形式和细节上的各种变化。除了相互排斥的组合以外，本文所述的装置和/或方法的任何部分可以任意组合进行组合。本文所述的实施方式能包括所描述的不同实施方式的功能、部件和/或特征的各种组合和/或子组合。