具体实施方式

图2为根据本发明第一实施例的驱动器的反相电路的电路示意图。如图2所示，驱动器的反相电路1包括：第一开关元件11、第二开关元件12、钳位电路13以及电容元件14。钳位电路13串联于第一开关元件11与第二开关元件12之间，且第一开关元件11与钳位电路13之间具有第一节点15、第二开关元件11与钳位电路13之间具有第二节点16。电容元件14耦接于第一节点15与第二节点16之间。在本实施例中，第一开关元件11为第一类型开关元件(例如为PMOS)，第二开关元件12为与第一类型不同的第二类型开关元件(例如为NMOS)。

反相电路1利用第一开关元件11的控制端作为第一输入端，第二开关元件12的控制端作为第二输入端，分别接收一组同相的输入信号PWMI_H/PWMI_L，并且于第一节点与第二节点分别产生一组与输入信号PWMI_H/PWMI_L反相的输出信号PWMO_H/PWMO_L。换句话说，反相电路还包括第一输出端17耦接第一节点15以及第二输出端18耦接第二节点16，用以输出前述输出信号PWMO_H/PWMO_L。

钳位电路13包括第三开关元件19与第四开关元件20，第四开关元件20串联第三开关元件19与第二开关元件12。钳位电路13分别于第三开关元件19的控制端191及第四开关元件20的控制端201接收第一钳位电压及第二钳位电压，用以限制从第一输出端17及第二输出端18产生的输出信号(PWMO_H及PWMO_L)的上下限。第一开关元件11、第二开关元件12、第三开关元件19以及第四开关元件20为非对称高压金氧半晶体管元件。第三开关元件19的元件面积小于第一开关元件11的元件面积。第四开关元件20的元件面积小于第二开关元件12的元件面积。第三开关元件19为第一类型开关元件(例如为PMOS)，第四开关元件20为第二类型开关元件(例如为NMOS)。钳位电路13的第三开关元件19、第四开关元件20的面积依信号延迟需求决定，所需延迟越短、耦合电流越大、钳位电路13中的开关元件面积就越大。于本实施例中，采用的面积比为第一开关元件:第三开关元件＝第二开关元件:第四开关元件＝4:1。

电容元件14耦接于第一节点15与第二节点16之间，在输出信号PWMO_H/PWMO_L转态时充放电而产生电流Icc，以协助输出信号PWMO_H/PWMO_L加速转态。

于本实施例，反相电路1还包括保护电路21，保护电路21包括第一电阻R1及第二电阻R2，第一电阻R1耦接于第一节点15与第二节点16之间，第二电阻R2耦接于第一节点15与第一参考电压VHH之间(如图6所示)或第二节点16与第二参考电压VS之间(如图2所示)。保护电路21内的电阻用以控制反相电路输出的预设准位(电阻串耦接至第二参考电压VS，预设输出为低(LOW)；电阻串耦接至第一参考电压VHH，预设输出为高(HIGH)，防止输入信号PWM1_H、PWM1_L输入浮接(floating)时误输出。

于本实施例，反相电路1还包括第一个二极管D1及第二个二极管D2，第一个二极管D1耦接于第一节点15与第一参考电压VHH之间，第二个二极管D2耦接于第二节点16与第二参考电压VS之间。第一个二极管D1及第二个二极管D2用以防止输出信号位准超过参考电压。在一实施例中，二极管D1、D2可使用齐纳二极管(zener diode)。于另一实施例，也可为多个二极管串联构成的二极管串。

前述的电容元件14包括但不限于单一电容，可依照要求调整元件参数以产生所需的耦合电流，例如，可为多个小电容并联、串联或与电阻构成的电容性阻抗网络，只要能储存及释放电荷即可。

图3为根据本发明第一实施例的电路波形示意图。如图3所示，第一开关元件11及第二开关元件12分别接收输入信号PWMI_H/PWMI_L，于第一时间T1，输入信号PWMI_H/PWMI_L转高位准，第一开关元件11断开，而第二开关元件12导通，节点16的输出信号PWMO_L因此被快速拉至第二参考电压VS(即低位准)。在第一时间T1至第二时间T2的时段中，由于节点16通过钳位电路13耦接节点15，故节点15的输出信号PWMO_H位准随之拉低。由于节点15与节点16电位被拉降的速度不同，即电容元件14两端的输出信号PWMO_H与PWMO_L电压变化速率不一致，故节点15的电荷流入电容元件14以对其进行充电，从而使得电容元件14上产生电流Icc，以快速消除电容元件14两端的变化速率差。于第二时段T2，节点15与节点16的输出信号PWMO_H与PWMO_L均下拉至目标电位。通过节点15上的电荷流动，加速节点15上的输出信号PWMO_H拉降，以减少输出信号PWMO_H/PWMO_L的拉降延迟。

于第三时间T3，输入信号PWMI_H/PWMIL转低位准时，第一开关元件11导通，而第二开关元件12断开，节点15的输出信号PWMO_H因而被快速拉至第一参考电压VHH(即高位准)。由于节点15通过钳位电路13耦接节点16，故节点16的输出信号PWMO_L位准随之拉高。同理，在第三时间T3至第四时间T4的时段中，由于电容元件14两端的输出信号PWMO_H与PWMO_L的电压变化速率不同，电容元件14对节点16释放电荷而产生电流Icc，以快速消除电容元件14两端的电压变化速率差。通过节点16上的电荷流动，使节点16上的输出信号PWMO_L快速拉高，由以减少输出信号PWMO_H/PWMO_L的拉升延迟。并于第四时间T4，节点15与节点16的输出信号PWMO_H与PWMO_L达到目标电位。

图4为根据本发明第二实施例的驱动器的反相电路的电路示意图。第二实施例的反相电路和第一实施例的反相电路的差别在于，第二实施例的保护电路20内的第一电阻R1与第二电阻R2为金氧半晶体管元件构成的电阻元件M1及M2，以提供高阻值(约Mohm等级)的电阻。而第二实施例的驱动器的反相电路运作和第一实施例的驱动器的反相电路运作相同，于此不再赘述。

图5为根据本发明第三实施例的驱动器的反相电路的电路示意图。第三实施例和第一实施例的差别在于，第三实施例的钳位电路内还包含多个低压金氧半晶体管(MOS)元件22，并且在该些低压MOS元件的控制端分别输入多个钳位电压，以达到多阶钳位的功效。于本实施例，仅以钳位电路中第三开关元件19及第四开关元件20之间串联第五开关元件221及第六开关元件222，第五开关元件221及第六开关元件222为低压MOS元件，但并不以此为限。而第三实施例的驱动器的反相电路运作和第一实施例的驱动器的反相电路运作相同，于此不再赘述。

图6为本发明单级反相电路和后级反相电路的电路示意图。如图6所示，后级反相电路30为传统反相器结构，且电容元件14的电容面积依后级反相电路的输入开关元件的元件面积决定，在一具体实施例中，电容元件14与后级反相电路30的输入开关元件的面积比约为10:1。图6中C_LH、C_LL为分别为后级反相电路30的输入开关元件P1、N1的寄生电容。此外，本发明的反相电路可作为具有多级双输入双输出的反相器，用以接收并传输PWM信号。

本发明的驱动器的反相电路中的钳位电路，包含与第一开关元件11(PMOS)匹配的第三开关元件19(PMOS)、与第二开关元件12(NMOS)匹配的第四开关元件20(NMOS)，第三开关元件19与第四开关元件20也为非对称高压晶体管(MOSFET)，第三开关元件19和第四开关元件20可输入钳位电压，以限制输出信号的上下限，防止输出信号电压变化范围过大。本发明的电容元件串联于PMOS对与NMOS对的输出端，当信号转态时提供耦合电流以降低延迟。本发明相较于现有技术电路结构有更小的面积(大约缩减6％的面积)与更低的延迟(从20ns减少至5～7ns)。

本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于申请专利范围的精神及范围的修改及均等设置均包含于本发明的范围内。