具体实施方式

本技术可在功能块部件和各种加工步骤方面进行描述。此类功能块可通过被配置为执行指定功能并且实现各种结果的任何数量的部件来实现。例如，本技术可采用可实施各种功能的多种电平移位器、电荷泵、放大器、晶体管、电阻元件、开关设备、接收器、发射器等。此外，本技术可结合任何数量的电子系统(诸如机动车、航空、“智能设备”、便携式设备和消费类电子产品)实施，并且所描述的系统仅为本技术的示例性应用。

根据本技术的各个方面的用于辅助信道的方法和装置可结合任何合适的通信系统一起操作。例如，参见图1，示例性系统100可包括主机设备105(即，源设备)、辅助信道115(即，接口)和接收设备110(例如，计算机监视器或显示屏)。主机设备105和接收设备110两者可包括发射器TX和接收器RX。

根据示例性实施方案，主机设备105和辅助信道115可通过传输线和耦合电容器连接。类似地，辅助信道115和接收设备110可以通过传输线和耦合电容器连接。因此，主机设备105和接收设备110经由辅助信道115、传输线和耦合电容器彼此连接和通信。传输线可包括用于传输数据的任何合适的通信线、总线、链路、电线、电缆等。此外，各种电阻设备(例如，电阻器)可连接到传输线以提供DC偏压。

辅助信道115可在该信道115上以各种电压诸如以高电压和低电压提供高速通信(数据传输)。在一个实施方案中，辅助信道115可被配置为在针对1Mbps(兆比特每秒)的数据速率的1.8伏特下运行。在其他实施方案中，辅助信道115可被配置为以任何期望的供电电压水平和任何数据速率来运行。

在各种实施方案中，辅助信道115可被配置作为单向信道或双向信道。例如，辅助信道115可以在一个方向上传输数据(例如，从主机设备105到接收设备110)，或者可以在两个方向上传输数据(例如，从主机设备105到接收设备110以及从接收设备110到主机设备105)。该辅助信道115可具有任何期望的架构，诸如差分架构或单端架构。

在示例性实施方案中，并且参见图1至图3，辅助信道115可包括连接到主机设备105的第一对I/O焊盘，诸如第一I/O焊盘AUXP和第二I/O焊盘AUXN，以实现主机设备105与辅助信道115之间的信号传输。此外，辅助信道115还可包括连接到接收设备110的第二对I/O焊盘，诸如第三I/O焊盘SBU1和第四I/O焊盘SBU2，以实现接收设备110与辅助信道115之间的信号传输。第一I/O焊盘AUXP可接收可具有大约0伏共模电压的第一输入信号V_IN1，第二I/O焊盘AUXN可接收可具有大约等于显示端口电压DPV的共模电压的第二输入信号V_IN2，并且第三I/O焊盘SBU1、第四I/O焊盘SBU2可生成输出信号V_OUT。

在示例性实施方案中，参见图2和图3，辅助信道115可作为可在期望的时间接通和断开的多路复用器(MUX)来操作。例如，辅助信道115可包括布置在各种I/O焊盘之间的多个开关设备。在示例性实施方案中，辅助信道115可包括连接在第一I/O焊盘AUXP与第三I/O焊盘SBU1之间的第一开关N1、连接在第一I/O焊盘AUXP与第四I/O焊盘SBU2之间的第二开关N2，连接在第二I/O焊盘AUXN和第四I/O焊盘SBU2之间的第三开关P1，以及连接在第二I/O焊盘AUXN和第三I/O焊盘SBU1之间的第四开关P3。每个开关设备N1、N2、P1、P3可包括适用于控制电流流动的任何设备和/或电路，诸如双极结型晶体管、金属氧化物半导体晶体管等。

在示例性实施方案中，第一开关N1可包括NMOS晶体管，第二开关可包括NMOS晶体管，第三开关P1可包括PMOS晶体管，并且第四开关P3可包括PMOS晶体管。每个晶体管可包括三个端子，诸如栅极端子和两个源极端子/漏极端子。

此外，辅助信道115可包括与第五电阻器R5串联连接的第五开关P2。第五开关P2可以包括PMOS晶体管，该PMOS晶体管包括栅极端子和两个源极/漏极端子。第五电阻器R5的第一端可连接到第二I/O焊盘AUXN，并且第五开关P2的源极/漏极端子可连接到第三开关P1的栅极端子。

此外，辅助信道115可包括与第六电阻器R6串联连接的第六开关P4。第六开关P4可以包括PMOS晶体管，该PMOS晶体管包括栅极端子和两个源极/漏极端子。第六电阻器R6的第一端可连接到第二I/O焊盘AUXN，并且第六开关P4的源极/漏极端子可连接到第四开关P3的栅极端子。

根据各种实施方案，可选择性地控制(即，接通和断开)开关设备(例如，N1、N2、P1、P2、P3、P4)。在示例性实施方案中，辅助信道115还可包括电压发生器和支持电路200，诸如第一支持电路200(1)和第二支持电路200(2)，该电压发生器和支持电路一起操作以向开关设备提供控制信号。例如，在每个开关设备包括晶体管的情况下，控制信号可被施加到特定开关设备的栅极端子以控制接通/断开操作。

电压发生器可被配置为根据供电电压V_DD和启用信号EN生成一个或多个电压电平，以控制支持电路200和/或开关N1、N2、P1、P2、P3、P4的操作。在示例性实施方案中，电压发生器可包括电荷泵230和电平移位器235。然而，在其他实施方案中，电压发生器可包括适用于生成所需电压、信号、电流等以控制辅助信道115的操作的任何电路和/或系统。

电荷泵230可被配置为转换和/或调节供电电压V_DD，并且基于该供电电压V_DD生成电荷泵电压V_CP。例如，电荷泵230可利用开关技术和电容储能元件来实现期望的DC输出电压。电荷泵230可包括适用于基于供电电压V_DD生成一个或多个DC输出电压的任何电路和/或系统。根据示例性实施方案，电荷泵230可向电平移位器235以及第一支持电路200(1)和第二支持电路200(2)提供DC输出电压。

电平移位器235可被配置为将信号从一个域转变到另一个域。电平移位器235可包括数字逻辑电路和/或各种逻辑设备和逻辑门。在示例性实施方案中，电平移位器235可被配置成从电荷泵230接收电荷泵电压V_CP并生成对应的输出V_LS(即，电平移位器输出V_LS)。在示例性实施方案中，电平移位输出V_LS可包括数字值。此外，电平移位器235可被连接以接收启用信号EN，其中启用信号可为零伏或供电电压V_DD(即，EN＝0V或者EN＝V_DD)。电平移位器235可将数字值(V_LS)提供给支持电路200。

第一支持电路200(1)和第二支持电路200(2)可被配置为确保开关P1、P2、P3和P4根据需要操作以及/或者利用外部限定的电压高共模电势和该操作供电电压(例如，1.8V)来限定各种未限定控制信号电压以实现低掉电电流。换句话讲，支持电路200确保开关P1、P2、P3和P4进入真正的高阻抗状态以有效地使辅助信道115掉电。根据示例性实施方案，第一支持电路200(1)可连接到第三开关P1和第四开关P2。类似地，第二支持电路200(2)可连接到第五开关P3和第六开关P4。

在示例性实施方案中，每个支持电路200(1)、200(2)可包括多个晶体管，诸如晶体管M1、M2、M3和M4，其中每个晶体管包括栅极端子和两个源极端子/漏极端子。在示例性实施方案中，晶体管M1、M2和M4可包括NMOS晶体管，而晶体管M3可包括PMOS晶体管。每个支持电路200还可包括反相器300和缓冲器305。反相器300可根据供电电压V_DD来操作，并且可操作以使启用信号EN反相。缓冲器305可根据电荷泵电压V_CP操作，并且将电平移位器输出V_LS传输到晶体管M3和M4。

晶体管M1和M2的栅极可连接到反相器300的输出端子。晶体管M1的一个源极端子/漏极端子可连接到第四开关P2的栅极端子，并且晶体管M1的剩余源极端子/漏极端子可连接到地电位。晶体管M2的一个源极端子/漏极端子可连接到缓冲器305的输出端子以及晶体管M3和M4的栅极端子，并且晶体管M2的剩余源极端子/漏极端子可连接到接地电位。

晶体管M3和M4一起可以形成包括输入端和输出端的反相器。例如，晶体管M3和M4可以彼此串联连接，并且晶体管M3和M4的栅极端子可以彼此连接。晶体管M3的一个源极端子/漏极端子可以连接到电荷泵230并接收电荷泵电压V_CP。晶体管M4的一个源极端子/漏极端子可连接到地电位。晶体管M3和M4的输出端可以连接到第三开关P1的栅极端子。

在另选的实施方案中，每个支持电路200可以适合于限定内部控制信号和/或确保开关(诸如P1、P2、P3和P4)处于真正的高阻抗状态(断开)的任何配置包括任何数量的晶体管、电阻器、反相器、缓冲器、逻辑门等。

在示例性实施方案中，系统100还可包括连接到辅助信道115的外部电阻器，诸如电阻器R1、R2、R3和R4。电阻器R1和R2可连接到辅助信道115以在第一I/O焊盘AUXP和第二I/O焊盘AUXN处限定DC共模电压。在示例性实施方案中，电阻器R1和R2可各自具有在10千欧至105千欧范围内的电阻值。电阻器R3和R4可连接到第三I/O焊盘SBU1和第四I/O焊盘SBU2，并且每一者可具有1兆欧的电阻值。

辅助信道115可接收由特定协议限定并且可在2.89V至3.6V(或3.3V+/-10％)范围内的显示端口电压DPV，并具有在270mV至1.4V(峰到峰)范围内的输入差分信号摆幅。因此，第一I/O焊盘AUXP处的电势可在0V至0.3V的范围内，并且第二I/O焊盘AUXN处的电势可在2.89V至3.6V的范围内。

参考图2，可根据前向路径或交叉路径操作辅助信道115。在前向路径操作中，开关N1、P1和P2接通(活动)，并且开关N2、P3和P4断开(非活动)。在交叉路径操作中，开关N1、P1和P2断开(非活动)，并且开关N2、P3和P4接通(活动)。当DP信道被反相时，可以由主机设备105或接收设备110启用交叉路径。

此外，参见图3和图4，辅助信道115可在正常模式或高阻抗模式(HIZE)下操作(以使辅助信道115掉电)。在正常模式期间，电荷泵230是接通的并且可生成3.6V的电荷泵电压V_CP，第三开关P1是接通的，第四开关P2是断开的，晶体管M1、M2和M3是断开的，并且第二I/O焊盘AUXN可接收3.6V的输入电压V_IN。由于第四开关P2是断开的，因此其不干扰辅助信道115的MUX功能中的正常模式功能。

在高阻抗模式(掉电)期间，电荷泵230是断开的，第三开关P1是断开的，第四开关P2是接通的，并且第二I/O焊盘AUXN可接收大约3.6V的第二输入电压V_IN2。此外，支持电路200操作以限定辅助信道115的内部控制信号电压并确保第三开关P1是断开的。例如，电荷泵电压V_CP将具有3.6V的共模电压，晶体管M1、M2和M3接通，并且晶体管M3将具有3.6V的共模电压，这使第四开关P2接通。因此，第四晶体管P2能够将第二I/O焊盘AUXN的DC输入共模电势转移到第三开关P1的栅极，从而使第三开关P1进入真正的高阻抗状态。

此外，由于电荷泵230在掉电期间是断开的，因此电荷泵230不消耗掉电电流。在电池供电的应用中，这可延长电池的寿命。

在交叉路径操作中，第五开关P3和第六开关P4可以如上所述的正常模式和高阻抗模式并结合第二支持电路200(2)来操作。此外，第二支持电路200(2)可与第一支持电路200(1)相同并以与第一支持电路200(1)相同的方式操作，如上所述，以在交叉路径操作期间控制第五开关P3和第六开关P4。

在上述描述中，已结合具体示例性实施方案描述了所述技术。所示和所述特定具体实施方式用于展示所述技术及其最佳模式，而不旨在以任何方式另外限制本技术的范围。实际上，为简洁起见，方法和系统的常规制造、连接、制备和其它功能方面可能未详细描述。此外，多张图中示出的连接线旨在表示各种元件之间的示例性功能关系和/或步骤。在实际系统中可能存在多个替代的或另外的功能关系或物理连接。

已结合具体示例性实施方案描述了所述技术。然而，可在不脱离本技术的范围的情况下作出各种修改和变化。以示例性而非限制性方式考虑说明和附图，并且所有此类修改旨在包括在本技术的范围内。因此，应通过所述的一般实施方案及其在法律意义上的等同形式，而不是仅通过上述具体示例确定所述技术的范围。例如，除非另外明确说明，否则可以任何顺序执行任何方法或工艺实施方案中列举的步骤，并且不限于具体示例中提供的明确顺序。另外，任何装置实施方案中列举的部件和/或元件可以多种排列组装或者以其它方式进行操作配置，以产生与本技术基本上相同的结果，因此不限于具体示例中阐述的具体配置。

上文已经针对具体实施方案描述了有益效果、其它优点和问题解决方案。然而，任何有益效果、优点、问题解决方案或者可使任何具体有益效果、优点或解决方案出现或变得更明显的任何要素都不应被解释为关键、所需或必要特征或组成部分。

术语“包含”、“包括”或其任何变型形式旨在提及非排它性的包括，使得包括一系列要素的过程、方法、制品、组合物或装置不仅仅包括这些列举的要素，而且还可包括未明确列出的或此类过程、方法、制品、组合物或装置固有的其它要素。除了未具体引用的那些，本技术的实施所用的上述结构、布置、应用、比例、元件、材料或部件的其它组合和/或修改可在不脱离其一般原理的情况下变化或以其它方式特别适于具体环境、制造规范、设计参数或其它操作要求。

上文已结合示例性实施方案描述了本技术。然而，可在不脱离本技术的范围的情况下对示例性实施方案作出改变和修改。这些和其它改变或修改旨在包括在本技术的范围内，如以下权利要求书所述。

根据第一方面，一种辅助信道包括：第一组I/O焊盘，该第一组I/O焊盘包括第一I/O焊盘和第二I/O焊盘；第二组I/O焊盘，该第二组I/O焊盘包括第三I/O焊盘和第四I/O焊盘；第一开关设备，该第一开关设备包括第一端子、第二端子和第三端子，其中该第一端子连接到该第二I/O焊盘，该第二端子连接到该第四I/O焊盘；第二开关设备，该第二开关设备包括第四端子、第五端子和第六端子；其中该第四端子连接到该第二I/O焊盘，该第五端子连接到该第三端子；以及电路，该电路：经由该第三端子连接到该第一开关设备；以及经由该第六端子连接到该第二开关设备。

在一个实施方案中，辅助信道还包括连接在第二I/O焊盘和第四端子之间的电阻器。

在一个实施方案中，该电路被配置为限定该辅助信道的内部电压。

在一个实施方案中，电路包括多个晶体管，该多个晶体管包括：第一晶体管，该第一晶体管包括第一栅极端子，其中该第一晶体管连接到该第六端子并被配置为在该第一栅极端子处接收启用信号；以及第二晶体管，该第二晶体管包括第二栅极端子，其中该第二晶体管连接到该第六端子并被配置为在该第二栅极端子处接收启用信号。

在一个实施方案中，该电路进一步包括反相器电路，该反相器电路包括串联连接的第三晶体管和第四晶体管。输入端子；和输出端子；其中该输入端子连接到该第二开关设备，并且该输出端子连接到该第一开关设备的该第三端子。

在一个实施方案中，该第一晶体管和该第二晶体管中的每一者包括NMOS晶体管；并且该第三晶体管包括PMOS晶体管。

在一个实施方案中，该第一晶体管和该第二晶体管中的每一者包括PMOS晶体管；

在一个实施方案中，辅助信道还包括电荷泵，该电荷泵包括输入端子和输出端子，其中该输入端子连接到供电电压，并且该输出端子连接到该电路。

在一个实施方案中，辅助信道还包括电平移位器，该电平移位器连接到该电荷泵的输出端子、启用信号和该电路。

在一个实施方案中，辅助信道还包括：第三开关设备，该第三开关设备包括第七端子、第八端子和第九端子；其中该第七端子连接到该第二I/O焊盘，该第八端子连接到该第三I/O焊盘；以及第四开关设备，该第四开关设备包括第十端子和第十一端子，其中该第十端子连接到该第二I/O焊盘，该第十一端子连接到该第三开关设备的第九端子。

根据第三方面，一种用于操作具有输入焊盘、输出焊盘、电荷泵和多个开关的辅助信道的方法，包括：在正常模式下操作该辅助信道，其中：该电荷泵是接通的，来自该多个开关的连接在该输入焊盘和该输出焊盘之间的第一开关是接通的；并且来自该多个开关的连接到该输入焊盘和该第一开关的第二开关是断开的；以及以高阻抗模式操作该辅助信道，其中：该电荷泵是断开的；该第一开关是断开的；并且该第二开关是接通的。

在一个实施方案中，辅助信道还包括电路，该电路连接到该第一开关和该第二开关并包括：连接到该第二开关的第一晶体管，其中该第一晶体管：在该正常模式期间是断开的；以及在该高阻抗模式期间接通。

在一个实施方案中，该电路还包括第二晶体管和第三晶体管，其中：该第二晶体管：连接到该第一晶体管、该第二开关和该第三晶体管；并且在该正常模式期间是断开的；以及在高阻抗模式期间接通。该第三晶体管：连接到该电荷泵和该第一开关；在该正常模式期间是断开的；以及在该高阻抗模式期间接通。

根据第三方面，一种系统包括：主机设备，该主机设备经由辅助信道连接到接收设备，其中该辅助信道包括：第一组I/O焊盘，该第一组I/O焊盘连接到该主机设备，该第一组I/O焊盘包括：第一I/O焊盘和第二I/O焊盘；第二组I/O焊盘，该第二组I/O焊盘连接到该接收设备，该第二组I/O焊盘包括：第三I/O焊盘和第四I/O焊盘；多个开关设备，该多个开关设备连接到该第一I/O焊盘和该第二I/O焊盘中的至少一者，其中形成该多个开关设备的每个开关设备能够选择性地操作以将该辅助信道驱动到高阻抗模式；以及多个支持电路，该多个支持电路连接到来自该多个开关设备的该开关设备中的至少一个开关设备，并被配置为当该辅助信道处于该高阻抗模式时限定该辅助信道的内部电压。

在一个实施方案中，多个开关设备包括：第一开关设备，该第一开关设备连接在该第二I/O焊盘和该第四I/O焊盘之间；第二开关设备，该第二开关设备连接到该第二I/O焊盘和该第一开关设备；第三开关设备，该第三开关设备连接在该第二I/O焊盘和该第三I/O焊盘之间；以及第四开关设备，该第四开关设备连接到该第二I/O焊盘和该第三开关设备。

在一个实施方案中，第一开关设备、第二开关设备、第三开关设备和第四开关设备中的每一者包括PMOS晶体管。

在一个实施方案中，该系统还包括：第一电阻器，该第一电阻器连接在该第二I/O焊盘与该第二开关设备之间；以及第二电阻器，该第二电阻器连接在该第二I/O焊盘与该第四开关设备之间。

在一个实施方案中，多个支持电路包括：第一电路，该第一电路连接到该第一开关设备和该第二开关设备；以及第二电路，该第二电路连接到该第三开关设备和该第四开关设备。

在一个实施方案中，该第一电路包括：第一NMOS晶体管，该第一NMOS晶体管连接到该供电电压和该第二开关设备；第二NMOS晶体管，该第二NMOS晶体管连接到该供电电压和该第二开关设备；以及第三PMOS晶体管，该第三PMOS晶体管与第四NMOS晶体管串联连接，其中该第三晶体管和该第四晶体管连接到该第二NMOS晶体管和该第一开关设备；并且该第二电路包括：第五NMOS晶体管，该第五NMOS晶体管连接到该供电电压和该第四开关设备；第六NMOS晶体管，该第六NMOS晶体管连接到该供电电压和该第四开关设备；以及第七PMOS晶体管，该第七PMOS晶体管与第八NMOS晶体管串联连接，其中该第七晶体管和该第八晶体管连接到第三开关设备。

在一个实施方案中，该系统还包括连接到多个支持电路的电荷泵，其中该电荷泵在高阻抗模式期间是断开的。