具体实施方式

在下文中将参照附图更充分地描述本发明，在附图中示出了发明的实施例。如本领域技术人员将认识到的，在所有不脱离本公开的精神或范围的情况下，可以以各种不同的方式对所描述的实施例进行修改。

将省略与描述无关的部分以清楚地描述本公开，并且在整个说明书中同样的附图标记表示同样的元件。

此外，在附图中，为了易于描述，任意地示出了每个元件的尺寸和厚度，并且本公开不一定限于附图中所示的那些。在附图中，为了清楚起见，夸大了层、膜、面板、区、区域等的厚度。在附图中，为了易于描述，夸大了一些层和区域的厚度。

将理解的是，当诸如层、膜、区、区域或基底的元件被称为“在”另一元件“上”时，该元件可以直接在所述另一元件上，或者可以存在中间元件。相反，当元件被称为“直接在”另一元件“上”时，不存在中间元件。此外，在本说明书中，词语“在……上”或“在……上方”表示定位(或设置)在对象部分上或下方，而不一定表示基于重力方向定位(或设置)在对象部分的上侧上。

另外，除非明确地相反地描述，否则词语“包括”及其变型将被理解为意指包括所陈述的元件但不排除任何其他元件。

此外，在整个说明书中，短语“在平面图中”或“在平面上”表示从顶部观察目标部分，并且短语“在剖面中”或“在剖面上”表示从侧面观察通过垂直切割目标部分而形成的剖面。

在下文中，将参照附图详细地描述根据实施例的显示装置。在下文中，将参照图1描述根据实施例的显示装置。图1示出了根据实施例的显示装置的局部区域的剖视图。

参照图1，基底110包括其中设置有第一晶体管Ta的第一区域PA1和其中设置有第二晶体管Tb的第二区域PA2。首先，将描述第一区域PA1，然后将描述第二区域PA2。

基底110可以包括玻璃基底或者其中聚合物层和阻挡层交替堆叠的基底。

缓冲层111设置在与第一区域PA1对应的基底110上。缓冲层111可以包括无机绝缘材料(诸如氧化硅、氮化硅等)或有机绝缘材料。缓冲层111可以是单层或多层。例如，当缓冲层111是双层时，缓冲层111的下层可以包括氮化硅，并且缓冲层111的上层可以包括氧化硅。

第一半导体层130a设置在缓冲层111上。根据实施例的第一半导体层130a包括氧化物半导体。

氧化物半导体可以包括金属(诸如锌(Zn)、铟(In)、镓(Ga)、锡(Sn)或钛(Ti))的氧化物或者金属(诸如锌(Zn)、铟(In)、镓(Ga)、锡(Sn)或钛(Ti))及其氧化物的组合。更具体地，氧化物半导体可以包括氧化锌(ZnO)、锌锡氧化物(ZTO)、锌铟氧化物(ZIO)、氧化铟(InO)、氧化钛(TiO)、铟镓锌氧化物(IGZO)和铟锌锡氧化物(IZTO)中的至少一种。

第一栅极绝缘层141设置在第一半导体层130a上。第一栅极绝缘层141可以包括无机绝缘材料(诸如氮化硅、氧化硅等)或有机绝缘材料。

第一栅电极154a设置在第一栅极绝缘层141上。第一栅电极154a与第一半导体层130a叠置。

根据实施例的第一栅电极154a包括掺杂有杂质的多晶硅。当杂质掺杂到多晶硅中时，第一栅电极154a处于导电状态。掺杂到第一栅电极154a中的杂质可以是5族元素，并且第一栅电极154a可以是n+掺杂的。

第二栅极绝缘层142设置在第一栅电极154a和第一栅极绝缘层141上。第二栅极绝缘层142可以包括无机绝缘材料(诸如氮化硅、氧化硅等)或有机绝缘材料。

存储电极125a设置在第二栅极绝缘层142上。存储电极125a可以包括铜、铜合金、铝、铝合金、钼和钼合金中的至少一种。

存储电容器可以通过在剖视图中将第一栅电极154a和存储电极125a叠置并且第二栅极绝缘层142位于第一栅电极154a与存储电极125a之间来构造。

第一绝缘层160设置在存储电极125a和第二栅极绝缘层142上。第一绝缘层160可以包括无机绝缘材料(诸如氮化硅、氧化硅和氧化铝)，或者可以包括有机绝缘材料。

连接到包括氧化物半导体的第一半导体层130a的第一源电极173a和连接到第一半导体层130a的第一漏电极175a设置在第一绝缘层160上。

第一源电极173a通过形成在第一绝缘层160、第二栅极绝缘层142和第一栅极绝缘层141中的第一接触孔61连接到第一半导体层130a。第一漏电极175a通过形成在第一绝缘层160、第二栅极绝缘层142和第一栅极绝缘层141中的第二接触孔62连接到第一半导体层130a。

第一源电极173a和第一漏电极175a可以包括包含铜、铜合金、铝、铝合金、钼和钼合金中的至少一种的金属膜。根据实施例，第一源电极173a和第一漏电极175a可以包括单层或多层。

第二绝缘层180设置在第一源电极173a和第一漏电极175a上。第二绝缘层180覆盖第一源电极173a和第一漏电极175a并且使其平坦化。第二绝缘层180可以包括有机绝缘材料或无机绝缘材料。

作为第一电极的像素电极191设置在第二绝缘层180上。像素电极191可以通过形成在第二绝缘层180中的接触孔连接到第一漏电极175a。

与像素电极191的部分和第二绝缘层180叠置的分隔壁360设置在像素电极191上。分隔壁360具有使像素电极191暴露的开口365。

分隔壁360可以包括诸如聚丙烯酸酯树脂和聚酰亚胺树脂的有机材料或硅氧烷类无机材料。

作为发光构件的发光层370设置在通过开口365暴露的像素电极191上。共电极270设置在发光层370和分隔壁360上。像素电极191、发光层370和共电极270可以形成发光二极管。

这里，像素电极191是作为空穴注入电极的阳极，并且共电极270是作为电子注入电极的阴极。然而，本实施例不限于此，根据显示装置的驱动方法，像素电极191可以是阴极，并且共电极270可以是阳极。空穴和电子分别从像素电极191和共电极270注入到发光层370中，通过使注入的空穴和电子结合而产生的激子从激发态下降到基态以发光。

发光层370可以包括低分子有机材料或聚合物有机材料，诸如聚(3,4-乙撑二氧噻吩)(PEDOT)。发光层370可以形成为包括发光层以及空穴注入层、空穴传输层、电子传输层和电子注入层中的至少一种的多层。当包括这些层中的全部时，空穴注入层设置在作为阳极的像素电极191上，并且空穴传输层、发光层、电子传输层和电子注入层可以顺序堆叠在空穴注入层上。

用于保护发光二极管的封装层400可以设置在共电极270上。封装层400可以通过密封剂被密封到基底110。封装层400可由各种材料(诸如玻璃、石英、陶瓷、聚合物和金属)形成。同时，可以通过在共电极270上沉积无机膜和有机膜而不使用密封剂来形成封装层400。

在下文中，将描述第二区域PA2。将省略在第一区域PA1中描述的组成元件的详细描述。

缓冲层111设置在与第二区域PA2对应的基底110上。另外，第一栅极绝缘层141设置在缓冲层111上。

第二半导体层157b设置在第一栅极绝缘层141上。第二半导体层157b包括多晶硅。

第二半导体层157b包括连接到稍后将描述的源电极173b的源区152b、连接到稍后将描述的漏电极175b的漏区153b以及设置在源区152b与漏区153b之间的沟道区151b。源区152b和漏区153b处于其中杂质被掺杂到多晶硅中的导电状态。掺杂到源区152b和漏区153b中的杂质可以是5族元素，并且可以是n+掺杂的。

第二栅极绝缘层142设置在第二半导体层157b和第一栅极绝缘层141上。

第二栅电极124b设置在第二栅极绝缘层142上。第二栅电极124b与第二半导体层157b的沟道区151b叠置。

第二栅电极124b可以包括铜、铜合金、铝、铝合金、钼和钼合金中的至少一种。

第一绝缘层160设置在第二栅电极124b和第二栅极绝缘层142上。

连接到第二半导体层157b的源区152b的第二源电极173b和连接到第二半导体层157b的漏区153b的第二漏电极175b设置在第一绝缘层160上。

第二源电极173b和源区152b通过形成在第一绝缘层160和第二栅极绝缘层142中的第三接触孔63连接。另外，第二漏电极175b和漏区153b通过形成在第一绝缘层160和第二栅极绝缘层142中的第四接触孔64连接。

在第二区域PA2中，第二绝缘层180、分隔壁360、共电极270和封装层400可以顺序地堆叠在第二源电极173b和第二漏电极175b上。

在下文中，将描述设置在第一区域PA1中的第一晶体管Ta和设置在第二区域PA2中的第二晶体管Tb之间的堆叠关系。

根据实施例的第一半导体层130a设置在缓冲层111与第一栅极绝缘层141之间。

第一栅电极154a和第二半导体层157b设置在第一栅极绝缘层141与第二栅极绝缘层142之间。第一栅电极154a和第二半导体层157b设置在同一层上。第一栅电极154a和第二半导体层157b可以包括相同的材料，并且可以通过同一制造工艺形成。

由于可以在形成第二半导体层157b的工艺中同时形成第一栅电极154a，所以不需要单独的栅电极形成工艺，因此可以简化显示装置的制造工艺。

第一栅电极154a和第二半导体层157b包括多晶硅。另外，第二半导体层157b的源区152b和漏区153b以及第一栅电极154a可以包括掺杂有杂质的多晶硅。

存储电极125a和第二栅电极124b设置在第二栅极绝缘层142与第一绝缘层160之间。存储电极125a和第二栅电极124b可以在同一工艺中形成，并且可以包括相同的材料。

根据实施例的显示装置可以包括包含氧化物半导体的第一晶体管Ta和包含多晶硅的第二晶体管Tb。在这种情况下，由于可以通过同一工艺形成包括在第一晶体管Ta中的第一栅电极154a和包括在第二晶体管Tb中的半导体层157b，所以可以简化制造工艺和堆叠结构。

在下文中，将参照图2至图4描述根据实施例的显示装置。图2、图3和图4分别示出了根据实施例的显示装置的剖视图。将省略与上述实施例的组成元件相同或相似的组成元件的描述。

首先，参照图2，基底110包括其中设置有第一晶体管Ta的第一区域PA1和其中设置有第二晶体管Tb的第二区域PA2。首先，将描述第一区域PA1，然后将描述第二区域PA2。

缓冲层111设置在与第一区域PA1对应的基底110上。绝缘层131设置在缓冲层111上。绝缘层131可以包括无机绝缘材料或有机绝缘材料。

接下来，第一半导体层157a设置在绝缘层131上。第一半导体层157a包括多晶硅。

第一半导体层157a包括连接到稍后将描述的源电极173a的源区152a、连接到漏电极175a的漏区153a以及设置在源区152a与漏区153a之间的沟道区151a。源区152a和漏区153a处于其中掺杂有杂质的导电状态。

第一栅极绝缘层141设置在绝缘层131和第一半导体层157a上。

第一栅电极124a设置在第一栅极绝缘层141上。第一栅电极124a与第一半导体层157a的沟道区151a叠置。第一栅电极124a可以包括铜、铜合金、铝、铝合金、钼和钼合金中的至少一种。

第二栅极绝缘层142设置在第一栅电极124a和第一栅极绝缘层141上。

存储电极125a设置在第二栅极绝缘层142上。尽管在附图中未示出，但是存储电极125a可以连接到单独的驱动电压线等。

存储电极125a和第一栅电极124a可以通过彼此叠置并且第二栅极绝缘层142位于它们之间来形成存储电容器。

第一绝缘层160设置在存储电极125a和第二栅极绝缘层142上。

第一源电极173a和第一半导体层157a的源区152a通过形成在第一绝缘层160、第二栅极绝缘层142和第一栅极绝缘层141中的第一接触孔61连接。第一漏电极175a和第一半导体层157a的漏区153a通过形成在第一绝缘层160、第二栅极绝缘层142和第一栅极绝缘层141中的第二接触孔62连接。

第二绝缘层180设置在第一源电极173a和第一漏电极175a上。

作为第一电极的像素电极191设置在第二绝缘层180上。像素电极191可以通过形成在第二绝缘层180中的接触孔连接到第一漏电极175a。

与像素电极191的部分和第二绝缘层180叠置的分隔壁360设置在像素电极191上。作为发光构件的发光层370设置在通过包括在分隔壁360中的开口365暴露的像素电极191上。共电极270设置在发光层370和分隔壁360上。像素电极191、发光层370和共电极270可以形成发光二极管。用于保护发光二极管的封装层400可以设置在共电极270上。

在下文中，将描述设置在第二区域PA2中的第二晶体管Tb。

缓冲层111设置在基底110上，并且第二半导体层130b设置在缓冲层111上。

根据实施例的第二半导体层130b包括氧化物半导体。氧化物半导体可以包括金属(诸如锌(Zn)、铟(In)、镓(Ga)、锡(Sn)或钛(Ti))的氧化物或者金属(诸如锌(Zn)、铟(In)、镓(Ga)、锡(Sn)或钛(Ti))及其氧化物的组合。更具体而言，氧化物半导体可以包括氧化锌(ZnO)、锌锡氧化物(ZTO)、锌铟氧化物(ZIO)、氧化铟(InO)、氧化钛(TiO)、铟镓锌氧化物(IGZO)和铟锌锡氧化物(IZTO)中的至少一种。

绝缘层131设置在第二半导体层130b和缓冲层111上。绝缘层131可以包括无机绝缘材料或有机绝缘材料。第二栅电极154b设置在绝缘层131上。

第二栅电极154b可以包括掺杂有杂质的多晶硅。当杂质掺杂到多晶硅中时，第二栅电极154b处于导电状态。

第一栅极绝缘层141、第二栅极绝缘层142和第一绝缘层160顺序地设置在绝缘层131和第二栅电极154b上。

连接到第二半导体层130b的第二源电极173b和连接到第二半导体层130b的第二漏电极175b设置在第一绝缘层160上。

第二源电极173b可以通过第三接触孔63连接到第二半导体层130b，第二漏电极175b可以通过第四接触孔64连接到第二半导体层130b。

第二绝缘层180、分隔壁360、共电极270和封装层400顺序地设置在第二源电极173b和第二漏电极175b上。

在下文中，将描述设置在第一区域PA1中的第一晶体管Ta和设置在第二区域PA2中的第二晶体管Tb之间的堆叠关系。

第二半导体层130b设置在缓冲层111与绝缘层131之间。

第一半导体层157a和第二栅电极154b设置在绝缘层131与第一栅极绝缘层141之间。第一半导体层157a和第二栅电极154b设置在同一层上。第一半导体层157a和第二栅电极154b可以包括相同的材料，并且可以通过同一制造工艺形成。

第一半导体层157a和第二栅电极154b包括多晶硅。第一半导体层157a的源区152a和漏区153a以及第二栅电极154b可以包括掺杂有杂质的多晶硅。

由于第二栅电极154b可以在形成第一半导体层157a的工艺中同时形成，所以不需要单独的栅电极形成工艺，因此可以简化制造工艺。

根据实施例的显示装置可以包括包含多晶硅的第一晶体管Ta和包含氧化物半导体的第二晶体管Tb。在这种情况下，由于可以通过同一工艺形成包括在第一晶体管Ta中的半导体层157a和包括在第二晶体管Tb中的栅电极154b，因此可以简化制造工艺和堆叠结构。

在下文中，将参照图3进行描述。在图3中，将首先描述其中设置有第一晶体管Ta的第一区域PA1。

参照图3，第一栅电极154a设置在缓冲层111上。第一栅电极154a可以包括掺杂有杂质的多晶硅。

栅极绝缘层140设置在第一栅电极154a和缓冲层111上。

第一半导体层157a设置在栅极绝缘层140上。根据实施例的第一半导体层157a可以包括氧化物半导体。

第一绝缘层160设置在第一半导体层157a上。第一源电极173a和第一漏电极175a设置在第一绝缘层160上，第一源电极173a通过第一接触孔61连接到包括氧化物半导体的第一半导体层130a，第一漏电极175a通过第二接触孔62连接到第一半导体层130a。

接下来，将描述其中设置有第二晶体管Tb的第二区域PA2。

第二半导体层157b设置在缓冲层111上，缓冲层111设置在基底110上。第二半导体层157b包括多晶硅。

第二半导体层157b包括连接到第二源电极173b的源区152b、连接到第二漏电极175b的漏区153b以及设置在源区152b与漏区153b之间的沟道区151b。源区152b和漏区153b处于其中掺杂有杂质的导电状态。

栅极绝缘层140设置在第二半导体层157b和缓冲层111上。第二栅电极124b设置在栅极绝缘层140上。第二栅电极124b可以与第二半导体层157b的沟道区151b叠置。

第二栅电极124b可以包括包含铜、铜合金、铝、铝合金、钼和钼合金中的至少一种的金属膜。根据实施例，第二栅电极124b可以包括单个膜或多个膜。

第一绝缘层160设置在第二栅电极124b和栅极绝缘层140上。

第二源电极173b通过形成在第一绝缘层160和栅极绝缘层140中的第三接触孔63连接到源区152b。第二漏电极175b通过形成在第一绝缘层160和栅极绝缘层140中的第四接触孔64连接到漏区153b。

根据实施例的第一栅电极154a和第二半导体层157b可以设置在缓冲层111与栅极绝缘层140之间。第一栅电极154a和第二半导体层157b设置在同一层上。第一栅电极154a和第二半导体层157b可以包括相同的材料，并且可以通过同一制造工艺形成。

第一栅电极154a和第二半导体层157b包括多晶硅。另外，第二半导体层157b的源区152b和漏区153b以及第一栅电极154a可以在多晶硅中掺杂有杂质。

由于第一栅电极154a可以在形成第二半导体层157b的工艺中同时形成，所以不需要单独的栅电极形成工艺，因此可以简化其工艺。

尽管本说明书在图3中示出了发光二极管连接到第一晶体管Ta的构造，但是本发明不限于此，发光二极管可以连接到第二晶体管Tb。

在下文中，将参照图4进行描述。参照图4，辅助金属层126a和127a设置在设置于第一区域PA1中的第一半导体层157a上。第一绝缘层160设置在辅助金属层126a和127a上。

第一源电极173a和第一漏电极175a设置在第一绝缘层160上。第一源电极173a通过形成在第一绝缘层160中的第一接触孔61连接到辅助金属层126a。第一漏电极175a可以通过形成在第一绝缘层160中的第二接触孔62连接到辅助金属层127a。

辅助金属层126a和127a可以与第二栅电极124b设置在同一层上。辅助金属层126a和127a以及第二栅电极124b可以设置在栅极绝缘层140与第一绝缘层160之间。

在下文中，将参照图5至图8描述根据实施例的显示装置的制造方法。图5、图6、图7和图8分别示出了根据制造工艺的显示装置的局部区域的剖视图。

首先，如图5中所示，基底110包括第一区域PA1和第二区域PA2。在基底110的整个表面上设置缓冲层111，以与第一区域PA1和第二区域PA2叠置。另外，在第一区域PA1中形成包括氧化物半导体的第一半导体层130a。

接下来，如图6中所示，在缓冲层111和第一半导体层130a上形成与基底110的整个表面叠置的第一栅极绝缘层141。

在设置在第二区域PA2中的第一栅极绝缘层141上形成第二半导体层157b，并且在设置在第一区域PA1中的第一栅极绝缘层141上形成第一栅电极154a。第一栅电极154a和第二半导体层157b形成在同一层上。

第一栅电极154a和第二半导体层157b包括多晶硅。另外，第二半导体层157b的源区152b和漏区153b以及第一栅电极154a可以在多晶硅中掺杂有杂质。

由于第一栅电极154a可以在形成第二半导体层157b的工艺中同时形成，所以不需要单独的栅电极形成工艺，因此可以简化其工艺。

如图7中所示，在第一栅电极154a、第二半导体层157b和第一栅极绝缘层141上形成与基底110的整个表面叠置的第二栅极绝缘层142。然后，在第二栅极绝缘层142上形成存储电极125a和第二栅电极124b。

接下来，如图8中所示，形成与基底110的整个表面叠置的第一绝缘层160。第一绝缘层160、第二栅极绝缘层142和第一栅极绝缘层141具有使第一半导体层130a的部分暴露的第一接触孔61和第二接触孔62。另外，第一绝缘层160和第二栅极绝缘层142具有使源区152b的部分暴露的第三接触孔63和使漏区153b的部分暴露的第四接触孔64。

接下来，在第一绝缘层160上形成第一源电极173a、第一漏电极175a、第二源电极173b和第二漏电极175b，然后形成连接到第一漏电极175a的发光二极管，从而提供如图1中所示的显示装置。

在下文中，将参照图9描述根据实施例的显示装置。图9示出了根据实施例的显示装置的一个像素的等效电路图。

如图9中所示，根据实施例的显示装置的一个像素PX可以包括存储电容器Cst、发光二极管LED以及连接到多条信号线151、152、153、154、155、156、171和172的多个晶体管T1、T2、T3、T4、T5、T6和T7。虽然在本实施例中示出了包括七个晶体管和一个电容器的结构，但是本实施例不一定局限于此，可以对晶体管的数量和电容器的数量进行不同地改变。

晶体管T1、T2、T3、T4、T5、T6和T7可以包括包含氧化物半导体的第一晶体管Ta和包含多晶硅的第二晶体管Tb。第一晶体管Ta可以包括驱动晶体管T1、开关晶体管T2、操作控制晶体管T5和发光控制晶体管T6。第二晶体管Tb可以包括补偿晶体管T3、初始化晶体管T4和旁路晶体管T7，但不限于此。

信号线151、152、153、154、155、156、171和172可以包括第一扫描线151、第二扫描线152、第三扫描线153、发射控制线154、旁路控制线155、初始化电压线156、数据线171和驱动电压线172。第一扫描线151、第二扫描线152、第三扫描线153、发射控制线154、旁路控制线155、初始化电压线156、数据线171和驱动电压线172可以连接到一个像素PX。

第一扫描线151可以将第一扫描信号GW1传输到开关晶体管T2，第二扫描线152可以将第二扫描信号GW2传输到补偿晶体管T3，第三扫描线153可以将第三扫描信号GI传输到初始化晶体管T4。另外，发射控制线154可以将发射控制信号EM传输到操作控制晶体管T5和发射控制晶体管T6，旁路控制线155可以将旁路信号GB传输到旁路晶体管T7。此外，初始化电压线156可以传输使驱动晶体管T1初始化的初始化电压Vint。

数据线171可以传输数据信号Dm，驱动电压线172可以传输驱动电压ELVDD。

驱动晶体管T1的栅电极G1连接到存储电容器Cst的一端Cst1，驱动晶体管T1的源电极S1经由操作控制晶体管T5连接到驱动电压线172。驱动晶体管T1的漏电极D1可以经由发光控制晶体管T6电连接到发光二极管LED的阳极。驱动晶体管T1可以根据开关晶体管T2的开关操作接收数据信号Dm，以将驱动电流I_d供应到发光二极管LED。

开关晶体管T2的栅电极G2可以连接到第一扫描线151，开关晶体管T2的源电极S2可以连接到数据线171，开关晶体管T2的漏电极D2可以连接到驱动晶体管T1的源电极S1并且可以经由操作控制晶体管T5连接到驱动电压线172。开关晶体管T2可以响应于通过第一扫描线151传输的第一扫描信号GW1而导通，以执行开关操作，从而将传输到数据线171的数据信号Dm传输到驱动晶体管T1的源电极S1。

补偿晶体管T3的栅电极G3可以连接到第二扫描线152，补偿晶体管T3的源电极S3可以连接到驱动晶体管T1的漏电极D1并且可以经由发射控制晶体管T6连接到发光二极管LED的阳极，补偿晶体管T3的漏电极D3可以连接到初始化晶体管T4的漏电极D4、存储电容器Cst的一端Cst1和驱动晶体管T1的栅电极G1。补偿晶体管T3可以根据通过第二扫描线152传输的第二扫描信号GW2而导通，以将驱动晶体管T1的栅电极G1和漏电极D1彼此连接，从而使驱动晶体管T1二极管连接。根据示例，第二扫描信号GW2是其中第一扫描信号GW1的电平被反转的信号，因此，当第一扫描信号GW1处于高电平时，第二扫描信号GW2可以处于低电平，而当第一扫描信号GW1处于低电平时，第二扫描信号GW2可以处于高电平。

初始化晶体管T4的栅电极G4可以连接到第三扫描线153，初始化晶体管T4的源电极S4可以连接到初始化电压线156，初始化晶体管T4的漏电极D4可以经由补偿晶体管T3的漏电极D3连接到存储电容器Cst的一端Cst1和驱动晶体管T1的栅电极G1。初始化晶体管T4可以根据通过第三扫描线153传输的第三扫描信号GI而导通，以将初始化电压Vint传输到驱动晶体管T1的栅电极G1，从而执行初始化操作来使驱动晶体管T1的栅电极G1的栅电压Vg初始化。

操作控制晶体管T5的栅电极G5可以连接到发射控制线154，操作控制晶体管T5的源电极S5可以连接到驱动电压线172，操作控制晶体管T5的漏电极D5可以连接到驱动晶体管T1的源电极S1和开关晶体管T2的漏电极D2。

发射控制晶体管T6的栅电极G6可以连接到发射控制线154，发射控制晶体管T6的源电极S6可以连接到驱动晶体管T1的漏电极D1和补偿晶体管T3的源电极S3，发射控制晶体管T6的漏电极D6可以电连接到发光二极管LED的阳极。操作控制晶体管T5和发射控制晶体管T6可以根据通过发射控制线154传输的发射控制信号EM同时导通，从而驱动电压ELVDD可以通过二极管连接的驱动晶体管T1被补偿，然后可以传输到发光二极管LED。

旁路晶体管T7的栅电极G7可以连接到旁路控制线155，旁路晶体管T7的源电极S7可以同时连接到发射控制晶体管T6的漏电极D6和发光二极管LED的阳极，旁路晶体管T7的漏电极D7可以同时连接到初始化电压线156和初始化晶体管T4的源电极S4。

存储电容器Cst的另一端Cst2可以连接到驱动电压线172，发光二极管LED的阴极可以连接到用于传输共电压ELVSS的驱动电压线741。

虽然已经结合当前被认为是实践性的实施例描述了本发明，但是将理解的是，发明不限于所公开的实施例，而是相反，发明旨在覆盖包括在所附权利要求的精神和范围内的各种修改和等同布置。