具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

为了使本领域普通技术人员更好地理解本发明的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应当理解这样使用的术语在适当情况下可以互换，以便这里描述的本发明实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其他步骤或单元。

【第一实施例】

参见图1，本发明第一实施例提供一种数据传输系统。如图1所示，数据传输系统10例如包括：可编程逻辑器件11、串行器13和解串器15。

其中，串行器13连接可编程逻辑器件11，解串器15分别连接可编程逻辑器件11和串行器13。解串器15用于发出锁存跳变信号至可编程逻辑器件11。可编程逻辑器件11用于接收锁存跳变信号，根据锁存跳变信号将串行器13恢复至初始状态，以及输出目标并行数据至恢复至所述初始状态的串行器13。串行器13用于对目标并行数据进行串化处理得到串行差分数据，以及将串行差分数据发送至解串器15中，以由解串器15解串处理所述串行差分数据得到并行解串数据，并输出所述并行解串数据。

其中，解串器15和串行器13之间例如通过差分信号线相连，提到的锁存跳变信号例如为解串器15的锁存引脚输出的锁存信号发生跳变产生的。举例而言，解串器15在正常工作下锁存引脚对应的锁存信号状态为“1”，当差分信号线受到空间干扰或者电源电压波动严重的情况下，串行器13和解串器15无法进行同步传输，该锁存信号会发生跳变，例如由状态“1”跳变为状态“0”，从而产生锁存跳变信号。锁存跳变信号表征串行器13和解串器15之间无法进行同步传输。

其中，可编程逻辑器件11根据所述锁存跳变信号将串行器13恢复至初始状态例如包括：可编程逻辑器件11根据锁存跳变信号产生引脚复位信号至串行器13，串行器13响应引脚复位信号将各个引脚恢复至各自对应的初始状态。具体地，可编程逻辑器件11接收到锁存跳变信号后，知道当前串行器13和解串器15之间无法进行同步传输，从而产生引脚复位信号，例如用“0”表征，引脚复位信号到达串行器13的复位引脚后，会控制串行器进行复位，所有寄存器值重置至初始状态。需要说明的是，在前述举例中，串行器13与解串器15可以同步传输，即串行器13可以进行正常工作时，其复位引脚接收的引脚复位信号例如为“1”，当将引脚复位信号“0”传输至复位引脚时可以控制串行器13进行复位。

其中，提到的目标并行数据例如包括采样时钟、显示数据、控制数据、时钟数据以及使能数据等信息。提到的串化处理例如为将并行数据转化为串行低电压差分数据。提到的解串处理例如为将串行低电压差分数据转化为并行数据，具体地包括：从串行差分数据中恢复出采样时钟，以及根据采样时钟对串行差分数据进行数据采样得到并行解串数据。

进一步地，如图2所示，数据传输系统10例如还包括：微控制器14，连接在解串器15和可编程逻辑器件11之间，用于将解串器15的锁存引脚输出的锁存信号发生跳变产生的所述锁存跳变信号转发至可编程逻辑器件11。微控制器14例如通过串口将锁存跳变信号发送给可编程逻辑器件11。

具体地，可编程逻辑器件11例如为FPGA(Field－Programmable Gate Array，现场可编程门阵列)或其他类似逻辑器件。串行器13例如为串行芯片，型号例如DS92LV2421。解串器15例如为解串芯片，其与串行器13对应设置，芯片型号例如为DS92LV2422，DS92LV242x系列的芯片可以将并行24为LVCMOS数据接口转换为带有嵌入式时钟信息的单个高速CML串行接口。微控制器14例如为MCU(Microcontroller Unit：微控制单元)，又称单片微型计算机(Single Chip Microcomputer)或者单片机；或者，是其他具有一定的数据处理及运算能力的微处理器，比如ARM处理器和DSP处理器等。

进一步地，本实施例提供的数据传输系统10中可编程逻辑器件11和串行器13例如设置在显示控制卡上，微控制器14和解串器15例如设置在LED模组对应的电路板上，其中解串器15输出的并行解串数据驱动LED模组进行显示。另一方面，可编程逻辑器件11例如设置在显示控制卡上，串行器13例如设置在转接板上，微控制器14和解串器15例如设置在LED模组对应的电路板上。提到的显示控制卡例如为LED显示控制系统中的接收卡，还包括：网口和存储器等器件。

综上所述，本发明第一实施例提供的数据传输系统通过解串器发出锁存跳变信号至可编程逻辑器件，可编程逻辑器件根据锁存跳变信号将串行器恢复至初始状态，串行器重新对目标并行数据串化处理得到串行差分数据输出，保证了低电压差分信号传输的稳定性和可靠性，解决了电源电压波动以及空间干扰所带来的不可逆影响，增加了低电压差分信号在LED通信领域的应用。

【第二实施例】

参见图3，本发明第二实施例提出一种数据传输方法。如图3所示，数据传输方法例如包括步骤S11至步骤S15。

步骤S11：接收锁存跳变信号；

步骤S13：根据所述锁存跳变信号将串行器恢复至初始状态得到恢复后串行器；

步骤S15：输出目标并行数据至所述恢复后串行器，以由所述恢复后串行器：对所述目标并行数据进行串化处理得到串行差分数据；将所述串行差分数据发送至与所述串行器对应的解串器中，以由所述解串器解串处理所述串行差分数据得到并行解串数据，并输出所述并行解串数据。

其中，步骤S11例如包括：接收由解串器的锁存引脚输出的锁存信号发生跳变产生的锁存跳变信号。其中，解串器和串行器之间例如通过差分信号线相连，提到的锁存跳变信号例如为解串器的锁存引脚输出的锁存信号发生跳变产生的。举例而言，解串器在正常工作下锁存引脚对应的锁存信号状态为“1”，当差分信号线受到空间干扰或者电源电压波动严重的情况下，串行器和解串器无法进行同步传输，该锁存信号会发生跳变，例如由状态“1”跳变为状态“0”，从而产生锁存跳变信号。锁存跳变信号表征串行器和解串器之间无法进行同步传输。

其中，步骤S13例如包括：根据所述锁存跳变信号产生引脚复位信号，以由串行器响应引脚复位信号将各个引脚状态恢复至各自对应的初始状态。具体地，接收到锁存跳变信号后，知道当前串行器和解串器之间无法进行同步传输，从而产生引脚复位信号，例如用“0”表征，引脚复位信号到达串行器的复位引脚后，会控制串行器进行复位，所有寄存器值重置至初始状态。当串行器与解串器可以进行同步传输时，即串行器工作在正常状态下，其复位引脚接收的引脚复位信号例如为“1”，将引脚复位信号“0”传输至复位引脚实现控制串行器的复位。

步骤S15中提到的目标并行数据例如包括采样时钟、显示数据、控制数据、时钟数据以及使能数据等信息。提到的串化处理例如为将并行数据转化为串行低电压差分数据。提到的解串处理例如为将串行低电压差分数据转化为并行数据，具体地包括：从串行差分数据中恢复出采样时钟，以及根据采样时钟对串行差分数据进行数据采样得到并行解串数据。

需要说明的是，本实施例提供的数据传输方法是以第一实施例中的数据传输系统10中可编程逻辑器件11的角度进行叙述，其数据传输方法涉及的流程步骤可参考前述第一实施例中可编程逻辑器件的工作过程描述，为了简洁在此不再赘述。

综上所述，本发明第二实施例提供的数据传输方法通过根据锁存跳变信号将串行器恢复至初始状态，串行器重新对目标并行数据串化处理得到串行差分数据输出，保证了低电压差分信号传输的稳定性和可靠性，解决了电源电压波动以及空间干扰所带来的不可逆影响，增加了低电压差分信号在LED通信领域的应用。

【第三实施例】

参见图4，本发明第三实施例提供一种数据传输装置。如图4所示，数据传输装置20例如包括：信号接收模块21、状态恢复模块23和数据输出模块25。

其中，信号接收模块21用于接收锁存跳变信号。状态恢复模块23用于根据所述锁存跳变信号将串行器恢复至初始状态得到恢复后串行器。数据输出模块25用于输出目标并行数据至所述恢复后串行器，以由所述恢复后串行器：对所述目标并行数据进行串化处理得到串行差分数据；将所述串行差分数据发送至与所述串行器对应的解串器中，以由所述解串器解串处理所述串行差分数据得到并行解串数据，并输出所述并行解串数据。

需要说明的是，本实施例提供的数据传输装置20所实现的数据传输方法如前述第二实施例所述，故在此不再进行详细讲述。可选地，第三实施例中的各个模块和上述其他操作或功能分别为了实现本发明第二实施例中的方法，且有益效果同第二实施例相同，为了简洁，不在此赘述。

【第四实施例】

参见图5，本发明第四实施例提供了一种数据传输装置。如图5所示，数据传输装置30例如包括：可编程逻辑器件31和连接于可编程逻辑器件31的串行器33。

具体地，可编程逻辑器件31用于实现如前述第二实施例所述的数据传输方法，具体所实现的数据传输方法的介绍可参考第二实施例。本实施例中不再对其进行重复介绍。

其中，可编程逻辑器件31例如为FPGA(Field－Programmable Gate Array，现场可编程门阵列)或其他类似逻辑器件。串行器33与提到的解串器对应设置，例如为串行芯片，型号例如DS92LV2421，可以将并行24为LVCMOS数据接口转换为带有嵌入式时钟信息的单个高速CML串行接口。

需要说明的是，本实施例提供的数据传输装置30例如为LED显示控制系统中的接收卡，进一步地，接收卡例如还包括微控制器例如MCU、存储器等器件。此外，本申请涉及的数据传输装置30例如为接收卡和转接板的组合，即串行器3可以设置在转接板上，其他器件例如设置在接收卡上。

综上所述，本发明第四实施例提供的数据传输装置30通过可编程逻辑器件根据锁存跳变信号将串行器恢复至初始状态，串行器重新对目标并行数据串化处理得到串行差分数据输出，保证了低电压差分信号传输的稳定性和可靠性，解决了电源电压波动以及空间干扰所带来的不可逆影响，增加了低电压差分信号在LED通信领域的应用。

【第五实施例】

参见图6，本发明第五实施例提供了一种数据传输方法。如图6所示，数据传输方法例如包括步骤S21至S25。

步骤S21：发出锁存跳变信号至可编程逻辑器件，以由所述可编程逻辑器件根据所述锁存跳变信号将串行器恢复至初始状态得到恢复后串行器，以由所述恢复后串行器对目标并行数据进行串化处理得到串行差分数据，并输出串行差分数据；

步骤S23：接收所述串行差分数据；

步骤S25：对所述串行差分数据进行解串处理得到并行解串数据，并输出所述并行解串数据。

进一步地，在步骤S21之前例如还包括：根据锁存引脚输出的锁存信号发生跳变，产生所述锁存跳变信号。具体地，解串器在正常工作下锁存引脚对应的锁存信号状态为“1”，当差分信号线受到空间干扰或者电源电压波动严重的情况下，串行器和解串器无法进行同步传输，该锁存信号会发生跳变，例如由状态“1”跳变为状态“0”，从而产生锁存跳变信号。锁存跳变信号表征串行器和解串器之间无法进行同步传输。

进一步地，步骤S25具体包括：从所述串行差分数据中恢复出采样时钟，根据所述采样时钟对所述串行差分数据进行数据采样得到所述并行解串数据。

需要说明的是，本实施例提供的数据传输方法与第二实施例提供的数据传输方法的区别在于，本实施例提供的数据传输方法是以第一实施例中的数据传输系统10中解串器15的角度进行叙述，其数据传输方法涉及的流程步骤可参考前述第一实施例中解串器的工作过程描述，为了简洁在此不再赘述。

综上所述，本发明第五实施例提供的数据传输方法通过发出锁存跳变信号至可编程逻辑器件将串行器恢复至初始状态，串行器重新对目标并行数据串化处理得到串行差分数据输出，解串器解串处理串行差分数据，保证了低电压差分信号传输的稳定性和可靠性，解决了电源电压波动以及空间干扰所带来的不可逆影响，增加了低电压差分信号在LED通信领域的应用。

【第六实施例】

参见图7，本发明第六实施例提供一种数据传输装置。如图7所示，数据传输装置40例如包括信号发出模块41、状态接收模块43和处理输出模块45。

其中，信号发出模块41用于发出锁存跳变信号至可编程逻辑器件，以由所述可编程逻辑器件根据所述锁存跳变信号将串行器恢复至初始状态得到恢复后串行器，以由所述恢复后串行器对目标并行数据进行串化处理得到串行差分数据，并输出串行差分数据。数据接收模块43用于接收所述串行差分数据。处理输出模块45用于对所述串行差分数据进行解串处理得到并行解串数据，并输出所述并行解串数据。

需要说明的是，本实施例提供的数据传输装置40所实现的数据传输方法如前述第五实施例所述，故在此不再进行详细讲述。可选地，第六实施例中的各个模块和上述其他操作或功能分别为了实现本发明第五实施例中的方法，且有益效果同第五实施例相同，为了简洁，不在此赘述。

需要说明的是，在本发明所提供的几个实施例中，应该理解到，所揭露的系统，装置和/或方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多路单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多路网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元/模块可以集成在一个处理单元/模块中，也可以是各个单元/模块单独物理存在，也可以两个或两个以上单元/模块集成在一个单元/模块中。上述集成的单元/模块既可以采用硬件的形式实现，也可以采用硬件加软件功能单元/模块的形式实现。

上述以软件功能单元/模块的形式实现的集成的单元/模块，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)的一个或多个处理器执行本发明各个实施例所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，简称ROM)、随机存取存储器(Random Access Memory，简称RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。