阅读说明：本技术 一种具有多指栅极高电子迁移率晶体管器件 (High electron mobility transistor device with multi-finger grid ) 是由 贺利军 赵勃阳 何承运 谢治杨 张金沙 戚飞 张楠 陈伟中 于 2020-12-04 设计创作，主要内容包括：本发明涉及一种具有多指栅极高电子迁移率晶体管器件,属于半导体射频器件技术领域。该InP高电子迁移率晶体管器件结构包括金属源极、金属漏极、金属多指形栅极、金属背栅、In_(0.53)Ga_(0.47)As盖帽层、In_(0.52)Al_(0.48)As肖特基势垒层、In_(0.52)Al_(0.48)As间隔层、In_(0.7)Ga_(0.3)As沟道层、In_(0.52)Al_(0.48)As缓冲层、InP衬底。该器件结构特点在于：使用了多指形栅和背栅作为栅极,并在In_(0.52)Al_(0.48)As肖特基势垒层和In_(0.7)Ga_(0.3)As沟道层引入了两层δ掺杂,减小了栅极的寄生参数,并减弱因缩小栅极尺寸而引起的短沟道效应。本发明在保证器件的正向导通性能不改变的前提下,通过减小栅极寄生参数和引入δ掺杂,能够有效地提高器件的截止频率和最大振荡频率。(The invention relates to a high electron mobility transistor device with a multi-finger grid electrode, and belongs to the technical field of semiconductor radio frequency devices. The InP high electron mobility transistor device structure comprises a metal source electrode, a metal drain electrode, a metal multi-finger-shaped grid electrode, a metal back gate and In 0.53 Ga 0.47 As cap layer, In 0.52 Al 0.48 As Schottky barrier layer and In 0.52 Al 0.48 As spacer layer, In 0.7 Ga 0.3 As channel layer and In 0.52 Al 0.48 As buffer layer, InP substrate. The device is characterized in that: using multi-finger gate and back gate as gate, and In 0.52 Al 0.48 As Schottky barrier layer and In 0.7 Ga 0.3 The As channel layer introduces two layers of delta doping, reduces the parasitic parameters of the grid and weakens the short channel effect caused by reducing the size of the grid. The invention ensures the forward conduction performance of the device not to be changedOn the premise of reducing the grid parasitic parameters and introducing delta doping, the cut-off frequency and the maximum oscillation frequency of the device can be effectively improved.)

一种具有多指栅极高电子迁移率晶体管器件

技术领域

本发明属于半导体技术领域，涉及一种具有多指栅极高电子迁移率晶体管器件。

背景技术

如今广泛应用于射频半导体器件的半导体材料主要有硅(Si)、砷化镓(GaAs)、氮化镓(GaN)和磷化铟(InP)。和第一代半导体硅(Si)相比，Ⅲ-Ⅴ族化合物半导体材料具有更高的电子迁移率，更适合作为高速器件，而且利用Ⅲ-Ⅴ族化合物半导体材料所制成的高电子迁移率晶体管(HEMT)具有更广阔的研究前景。高电子迁移率晶体管使用的半导体材料主要有砷化镓(GaAs)、氮化镓(GaN)和磷化铟(InP)。与砷化镓(GaAs)和氮化镓(GaN)相比，磷化铟(InP)材料具有更高的平均电子速度和击穿电压，InP高电子迁移率晶体管器件因其电子迁移率高、低噪声，高增益，所以更适合作为射频器件。

近年来，随着新一代通信系统、电子电力系统和各种消费电子领域的发展，对于微波和毫米波器件需求越来越大。基于InP的高电子迁移率晶体管(HEMT)和异质结双极性晶体管(HBT)在微波和毫米波领域已经展现出巨大优势。两种器件都是在太赫兹条件下运行的绝佳选择。众所周知，在场效应晶体管(FET)中，短沟道效应在高频特性中起着至关重要的作用。为了增加晶体管的频率响应特性，通常会采取缩小最小特征尺寸和减小晶体管的寄生参数。目前，基于InP的高电子迁移率晶体管截止频率最高已经超过1THz，但还需对其结构进行改进，以获得更高频段的器件。

发明内容

有鉴于此，本发明的目的在于提供一种具有多指栅极高电子迁移率晶体管器件结构。

为达到上述目的，本发明提供如下技术方案：

一种具有多指栅极高电子迁移率晶体管器件，包括金属源极1、金属漏极3、金属多指形栅极2、金属背栅极11、In_0.53Ga_0.47As盖帽层4和5、In_0.52Al_0.48As肖特基势垒层6、In_0.52Al_0.48As间隔层7、In_0.7Ga_0.3As沟道层8、In_0.52Al_0.48As缓冲层9、InP衬底层10；

所述金属背栅极11位于InP衬底层10下表面，InP衬底层10为n型低浓度掺杂；In_0.52Al_0.48As缓冲层9位于InP衬底层10上表面，In_0.52Al_0.48As缓冲层为n型低浓度掺杂；In_0.7Ga_0.3As沟道层8位于In_0.52Al_0.48As缓冲层9上表面，δ掺杂位于In_0.7Ga_0.3As沟道层8内距离上表面1nm处，厚度1nm，为n型高浓度掺杂；In_0.52Al_0.48As间隔层7位于In_0.7Ga_0.3As沟道层8上表面；In_0.52Al_0.48As肖特基势垒层6位于In_0.52Al_0.48As间隔层7上表面，δ掺杂位于In_0.52Al_0.48As肖特基势垒层6内距离上表面4nm处，厚度2nm，为n型低浓度掺杂；金属多指形栅极2位于In_0.52Al_0.48As肖特基势垒层6上表面中间位置，In_0.53Ga_0.47As盖帽层4和5分别位于In_0.52Al_0.48As肖特基势垒层上表面的两侧；金属源极1位于左侧In_0.53Ga_0.47As盖帽层4上表面，金属漏极3位于右侧In_0.53Ga_0.47As盖帽层5上表面。

进一步，多指形栅极的指栅数量为N，N≥2。

进一步，单个指栅的栅长为In_0.53Ga_0.47As盖帽层4和5间距的任意值。

进一步，相邻指栅的间距为In_0.53Ga_0.47As盖帽层4和5间距的任意值。

进一步，金属源极1、金属漏极3、金属多指形栅极2和金属背栅极11的材料为AuAl、Cr、Ti、W、Ni、Pt、Pb的一种或几种。

进一步，金属源极1、金属漏极3和金属多指形栅极2周围被钝化层覆盖。

进一步，In_0.53Ga_0.47As盖帽层4和5、In_0.52Al_0.48As肖特基势垒层6、In_0.52Al_0.48As间隔层7和In_0.7Ga_0.3As沟道层8背景掺杂均为n型低浓度掺杂，掺杂浓度为5×10⁵cm^-3。

进一步，栅极和漏极正下方掺杂为n型高浓度掺杂，掺杂浓度为1×10²⁰cm^-3。

进一步，In_0.53Ga_0.47As盖帽层4和5、In_0.52Al_0.48As肖特基势垒层6、In_0.52Al_0.48As间隔层7、In_0.7Ga_0.3As沟道层8和In_0.52Al_0.48As缓冲层9的材料为GaN、AlN、AlGaN、InGaN、InAlN等多元半导体材料中的一种或几种。

进一步InP衬底层10的材料为蓝宝石、Si、SiC、AlN、GaN、AlGaN中的一种或几种。

本发明的有益效果在于：发明使用了多指形栅和背栅作为栅极，并在In_0.52Al_0.48As肖特基势垒层和In_0.7Ga_0.3As沟道层引入了两层δ掺杂，减小了栅极的寄生参数，并减弱因缩小栅极尺寸而引起的短沟道效应。本发明在保证器件的正向导通性能不改变的前提下，通过减小栅极寄生参数和引入δ掺杂，能够有效地提高器件的频率响应特性。

本发明的其他优点、目标和特征在某种程度上将在随后的说明书中进行阐述，并且在某种程度上，基于对下文的考察研究对本领域技术人员而言将是显而易见的，或者可以从本发明的实践中得到教导。本发明的目标和其他优点可以通过下面的说明书来实现和获得。

附图说明

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作优选的详细描述，其中：

图1为本发明提供的高截止频率的多指形栅极InP高电子迁移率晶体管器件结构；

图2为使用现有技术的T形栅极InP高电子迁移率晶体管器件结构；

图3为使用现有技术的传统InP高电子迁移率晶体管器件结构；

图4为使用现有技术的传统GaAs高电子迁移率晶体管器件结构；

图5为本发明提供的InP高电子迁移率晶体管器件与传统InP高电子迁移率晶体管器件和传统GaAs高电子迁移率晶体管器件在V_GS＝0V，V_DS＝2V时的截止频率对比图；

图6为本发明提供的InP高电子迁移率晶体管器件与传统InP高电子迁移率晶体管器件和传统GaAs高电子迁移率晶体管器件在V_GS＝0V，V_DS＝2V时的最大振荡频率对比图；

图7为本发明提供的InP高电子迁移率晶体管器件与传统InP高电子迁移率晶体管器件和传统GaAs高电子迁移率晶体管器件的寄生参数C_GS对比图；

图8为本发明提供的一种InP高电子迁移率晶体管器件的主要工艺流程示意图。

附图标记：金属源极1、金属多指形栅极2、金属漏极3、In_0.53Ga_0.47As盖帽层4、盖帽层5、In_0.52Al_0.48As肖特基势垒层6、In_0.52Al_0.48As间隔层7、In_0.7Ga_0.3As沟道层8、In_0.52Al_0.48As缓冲层9、InP衬底层10、金属背栅极11。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本发明的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。

本发明实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若有术语“上”、“下”、“左”、“右”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本发明的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。

如图1所示，本发明涉及一种高截止频率的多指形栅极InP高电子迁移率晶体管器件结构，该器件包括金属源极1、金属漏极3、金属多指形栅极2、金属背栅极11、In_0.53Ga_0.47As盖帽层4和5、In_0.52Al_0.48As肖特基势垒层6、In_0.52Al_0.48As间隔层7、In_0.7Ga_0.3As沟道层8、In_0.52Al_0.48As缓冲层9、InP衬底层10。

金属背栅极11位于InP衬底10层下表面，且金属背栅极宽度为1.5μm，厚度为6nm。

InP衬底10位于In_0.52Al_0.48As缓冲层9下表面和金属背栅极11的上表面，宽度为1.5μm，厚度为500nm，并且对InP衬底10进行n型低浓度掺杂，掺杂浓度为5×10³cm^-3。

In_0.52Al_0.48As缓冲层9位于In_0.7Ga_0.3As沟道层8的下表面和InP衬底10的上表面，宽度为1.5μm，厚度为284nm，并且对In_0.52Al_0.48As缓冲层9进行n型低浓度掺杂，掺杂浓度为5×10⁵cm^-3。

In_0.7Ga_0.3As沟道层8位于In_0.52Al_0.48As间隔层7的下表面和In_0.52Al_0.48As缓冲层9的上表面，宽度为1.5μm，厚度为10nm，并且对In_0.7Ga_0.3As沟道层8进行n型低浓度掺杂，掺杂浓度5×10⁵cm^-3。n型高浓度的δ掺杂上表面位于In_0.7Ga_0.3As沟道层8内，距离In_0.7Ga_0.3As沟道层8上表面1nm处，厚度1nm，掺杂浓度为5×10¹⁸cm^-3。

In_0.52Al_0.48As间隔层7位于In_0.52Al_0.48As肖特基势垒层6的下表面和In_0.7Ga_0.3As沟道层8的上表面，宽度为1.5μm，厚度为10nm，并且对In_0.52Al_0.48As间隔层7进行n型低浓度掺杂，掺杂浓度为5×10⁵cm^-3。

In_0.52Al_0.48As肖特基势垒层6位于In_0.52Al_0.48As间隔层7的上表面，In_0.53Ga_0.47As盖帽层4、5和金属栅极3的下方。N型低浓度的δ掺杂上表面位于In_0.52Al_0.48As肖特基势垒层6内，距离In_0.52Al_0.48As肖特基势垒层6上表面4nm处，厚度2nm，掺杂浓度为1×10¹³cm^-3。

In_0.53Ga_0.47As盖帽层4位于In_0.52Al_0.48As肖特基势垒层6的上表面，紧靠在器件左侧，宽度为400nm，厚度为25nm，并且对In_0.53Ga_0.47As盖帽层4进行n型低浓度掺杂，掺杂浓度为5×10⁵cm^-3。

In_0.53Ga_0.47As盖帽层5位于In_0.52Al_0.48As肖特基势垒层6的上表面，紧靠在器件右侧，宽度为800nm，厚度为25nm，并且对In_0.53Ga_0.47As盖帽层5进行n型低浓度掺杂，掺杂浓度为5×10⁵cm^-3。

金属源极1位于In_0.53Ga_0.47As盖帽层4的上表面，仅靠在器件的左侧，宽度为200nm，厚度为10nm，材料为金属Au。

金属漏极3位于In_0.53Ga_0.47As盖帽层5的上表面，仅靠在器件的右侧，宽度为200nm，厚度为10nm，材料为金属Au。

金属多指形栅极2位于In_0.52Al_0.48As肖特基势垒层6的上表面，金属多指形栅极2的左侧指栅左侧表面位于距器件左侧表面500nm处，宽度25nm，高度25nm；右侧指栅左侧表面位于距器件左侧表面550nm处，宽度25nm，高度25nm；平行部分位于两个指栅的上表面中心位置，宽度125nm，厚度100nm。金属多指形栅极2材料为金属Au。

图5是室温下T＝300K时，在V_GS＝0V、V_DS＝2V时，使用现有技术的T形栅极InP高电子迁移率晶体管器件结构(其结构如图2所示)、传统InP高电子迁移率晶体管器件(其结构如图3所示)、传统GaAs高电子迁移率晶体管器件(其结构如图4所示)和本发明提供的高截止频率的多指形栅极InP高电子迁移率晶体管器件结构(其结构如图1所示)的电流增益(H₂₁)比较图，当图中电流增益降为0时的频率即为器件的截止频率。由Silvaco仿真得到的数据结果再通过Origin工具绘制的对比图如图4所示，可以看出：在V_GS＝0V、V_DS＝2V时，传统InP高电子迁移率晶体管器件的电流增益最大为112.5dB，截止频率为190.7GHz；传统GaAs高电子迁移率晶体管器件的电流增益最大为61.3dB，截止频率为46.3GHz；使用现有技术的T形栅极InP高电子迁移率晶体管器件的电流增益最大为127.5dB，截止频率为3.399THz；本发明提供的高截止频率的多指形栅极InP高电子迁移率晶体管器件的电流增益最大为147.1dB截止频率为4.279THz。由此可见，本发明提供的高截止频率的多指形栅极InP高电子迁移率晶体管器件的电流增益比传统InP高电子迁移率晶体管器件高了30％，比传统GaAs高电子迁移率晶体管器件高了140％，比使用现有技术的T形栅极InP高电子迁移率晶体管器件高了15％；本发明提供的新型InP高电子迁移率晶体管器件的截止频率比传统InP高电子迁移率晶体管器件高了22.43倍，比传统GaAs高电子迁移率晶体管器件高了92.41倍，比使用现有技术的T形栅极InP高电子迁移率晶体管器件高了1.26倍。可以看出本发明提供的新型InP高电子迁移率晶体管器件比传统InP高电子迁移率晶体管器件、传统GaAs高电子迁移率晶体管器件具有更好的电流增益和截止频率和T形栅极InP高电子迁移率晶体管器件。

图6是室温下T＝300K时，在V_GS＝0V、V_DS＝2V时，使用现有技术的T形栅极InP高电子迁移率晶体管器件结构(其结构如图2所示)、传统InP高电子迁移率晶体管器件(其结构如图3所示)、传统GaAs高电子迁移率晶体管器件(其结构如图4所示)和本发明提供的高截止频率的多指形栅极InP高电子迁移率晶体管器件结构(其结构如图1所示)的最大稳定增益(MSG)比较图，当图中的最大稳定增益降为0时的频率为最大振荡频率。由Silvaco仿真得到的数据结果再通过Origin工具绘制的对比图如图5所示。可以看出：在V_GS＝0V、V_DS＝2V时，传统InP高电子迁移率晶体管器件的最大稳定增益最大为63.71dB，最大振荡频率为1.56THz；传统GaAs高电子迁移率晶体管器件的最大稳定增益为53.96dB，最大振荡频率为309GHz；使用现有技术的T形栅极InP高电子迁移率晶体管器件的最大稳定增益为68.06dB,最大振荡频率为39.1THz；本发明提供的高截止频率的多指形栅极InP高电子迁移率晶体管器件的最大稳定增益为80.91dB,最大振荡频率为39.1THz。由此可见，本发明提供的高截止频率的多指形栅极InP高电子迁移率晶体管器件的最大稳定增益比传统InP高电子迁移率晶体管器件高了27％，比传统GaAs高电子迁移率晶体管器件高了50％，比使用现有技术的T形栅极InP高电子迁移率晶体管器件高了19％；本发明提供的高截止频率的多指形栅极InP高电子迁移率晶体管器件的最大振荡频率比传统InP高电子迁移率晶体管器件高了25.06倍，比传统GaAs高电子迁移率晶体管器件高了126.5倍，和使用现有技术的T形栅极InP高电子迁移率晶体管器件一样高。可以看出本发明提供的新型InP高电子迁移率晶体管器件比传统InP高电子迁移率晶体管器件和传统GaAs高电子迁移率晶体管器件具有更好的最大稳定增益和最大振荡频率，比T形栅极InP高电子迁移率晶体管器件具有更好的最大稳定增益。

图7是室温下T＝300K时，在V_GS＝0V、V_DS＝2V时，使用现有技术的T形栅极InP高电子迁移率晶体管器件结构(其结构如图2所示)、传统InP高电子迁移率晶体管器件(其结构如图3所示)、传统GaAs高电子迁移率晶体管器件(其结构如图4所示)和本发明提供的高截止频率的多指形栅极InP高电子迁移率晶体管器件结构(其结构如图1所示)的C_GS-V特性对比图，C_GS越小时，器件的频率响应特性就越好。由Silvaco仿真得到的数据结果再通过Origin工具绘制的对比图如图6所示。可以看出，在V_GS＝0V、V_DS＝2V时，三种器件的寄生电容都会在V_GS大于阈值电压时开始增大，最后趋于平缓。传统InP高电子迁移率晶体管器件平缓时的寄生电容C_GS为3.45×10^-16F/μm，传统GaAs高电子迁移率晶体管器件平缓时的寄生电容C_GS为1.09×10^-15F/μm，使用现有技术的T形栅极InP高电子迁移率晶体管器件平缓时的寄生电容C_GS为3.20×10^-16F/μm，本发明提供的高截止频率的多指形栅极InP高电子迁移率晶体管器件平缓时的寄生电容C_GS为2.71×10^-16F/μm。由此可见，传统InP高电子迁移率晶体管器件平缓时的寄生电容C_GS比新型InP高电子迁移率晶体管器件大27％，传统GaAs高电子迁移率晶体管器件平缓时的寄生电容C_GS比新型InP高电子迁移率晶体管器件大302％，使用现有技术的T形栅极InP高电子迁移率晶体管器件平缓时的寄生电容C_GS比新型InP高电子迁移率晶体管器件大18％。所以本发明提供的新型InP高电子迁移率晶体管器件比传统InP高电子迁移率晶体管器件和传统GaAs高电子迁移率晶体管器件具有更低的寄生电容，进而有着更好的频率响应特性。

本发明提出的一种具有多指栅极高电子迁移率晶体管器件，以示意图1为例，其主要工艺流程如图8所示。在InP衬底上利用分子束外延生长一层In_0.52Al_0.48As，再利用分子束外延在In_0.52Al_0.48As生长一层In_0.7Ga_0.3As，之后在In_0.7Ga_0.3As上外延生长一层In_0.52Al_0.48As，最后在In_0.52Al_0.48As上生长一层In_0.53Ga_0.47As。然后在InP衬底的背面淀积一层Au作为背栅极。之后再In_0.53Ga_0.47As上淀积金属Au，并通过光刻将中间刻蚀，并形成源极和漏极。再通过CVD淀积一层Si₃N₄在器件上方，并刻蚀成平面。然后通过光刻在Si₃N₄开两个个50纳米的孔径，然后淀积金属Au后进行刻蚀，形成多指形栅极，最后为进一步减小器件的寄生参数需对Si₃N₄进行剥离。

最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。