高度缩放的线性GaN HEMT结构
阅读说明：本技术 高度缩放的线性GaN HEMT结构 (Highly scaled linear GaN HEMT structure ) 是由 文贞顺 安德里亚·科林 J·C·王 亚当·J·威廉姆斯 于 2018-12-12 设计创作，主要内容包括：一种晶体管包括衬底、耦合到衬底的沟道层、耦合到沟道层的源极、耦合到沟道层的漏极、以及在源极与漏极之间耦合到沟道层的栅极。栅极在靠近沟道层之处具有小于50纳米的长度尺寸,并且沟道层包括至少第一GaN层和在第一GaN层上的第一缓变AlGaN层。(A transistor includes a substrate, a channel layer coupled to the substrate, a source coupled to the channel layer, a drain coupled to the channel layer, and a gate coupled to the channel layer between the source and the drain. The gate has a length dimension of less than 50 nanometers proximate to the channel layer, and the channel layer includes at least a first GaN layer and a first graded AlGaN layer on the first GaN layer.)
【相关申请的交叉引用】
本申请涉及并要求2018年2月14日提交的美国临时专利申请编号 62/630688的优先权，该申请通过引用并入本文，如同完全阐述一样。本申请还要求2018年12月12日同时提交的美国专利申请编号16/217714的优先权，该申请通过引用并入本文，如同完全阐述一样。
【关于联邦资金的声明】
本发明是在美国政府合同N00014-14-C-0140下进行的。美国政府在本发明中具有特定权利。
【技术领域】
本公开涉及GaN高电子迁移率晶体管(HEMT)。
【背景技术】
通常，根据输出三阶截取点OIP3/PDC的线性度品质因数(LFOM)来定义晶体管线性度。大多数现有半导体技术限于10dB的LFOM。例外包括：如通过引用并入本文的以下参考文献1所述的，LFOM为～50dB的掺杂沟道 GaAs MESFET；如通过引用并入本文的以下参考文献2所述的，负载匹配之后LFOM为128dB的缓变沟道GaAs MESFET；以及如通过引用并入本文的以下参考文献3所述的，LFOM为41dB的双(即，前侧和后侧)脉冲掺杂 InP HEMT。这些LFOM的改进是由于具有分布掺杂分布的晶体管结构而产生，导致gm和Cgs的非线性度减小。可惜的是，这些GaAs MESFET具有劣化的沟道迁移率、跨导以及噪声系数，所有这些都限制了它们在低噪声和高线性度接收器应用中的实际使用。双脉冲掺杂InP HEMT可以在毫米波(mmW)频率下提供高fT/fmax和低噪声，但是它们的LFOM由于它们的低击穿电压而在-20dBm功率电平之上迅速劣化。这种劣化限制了它们在具有高峰均功率比(例如，对于宽带码分多址(WCDMA)为10.6，对于正交频分复用(OFDM)和带内干扰为～12)的接收器应用中的使用。由于跨导和基极-集电极电容的非线性，报告的最高的HBT器件中LFOM对于GaAs HBT 为～11dB，如通过引用并入本文的以下参考文献4所述。这些HBT器件通常也具有比HEMT器件更高的噪声系数。如通过引用并入本文的以下参考文献 5所述的常规GaN HEMT、如通过引用并入本文的以下参考文献6所述的GaN FINFET以及如通过引用并入本文的以下参考文献7所述的碳纳米管FET的报道LFOM小于10dB。
近来，已经报道了具有缓变(graded)AlGaN沟道的GaN FET在栅极电压上显示出有前景的线性化gm，但没有报道测量的线性度数据，并且报道的器件跨导低，93mS/mm或～159mS/mm，如以下通过引用并入本文的参考文献8和9所述。这些器件还具有低迁移率(524cm2/Vs)。
最重要的是，由于沟道温度上升，在～0.5Ids附近获得现有技术半导体技术的最佳LFOM，而在～0.2Ids偏置点附近获得最佳噪声系数。因此，现有技术晶体管的器件线性度对噪声系数不可避免地受到折衷。
通过引用并入本文的以下参考文献10中描述了复合沟道GaN HEMT，并且该HEMT已经显示出双沟道GaN异质结构改善了接入电阻。然而，作者描述了去除沟道区内的顶部沟道，同时保持源极和漏极欧姆区中的双沟道，这使得该器件的有源沟道区有效地成为信号沟道GaN HEMT的有源沟道区。
【参考文献】
此通过引用将以下参考文献并入本文，如同完全阐述一样。
1.S.L.G.Chu,J.Huang,W.Struble,G.Jackson,N.Pan,M.J.Schindler以及Y.Tajima,"A highly linear MESFET",IEEE MTT-S Digest,1991年.
2.P.K.Ikalainen,L.C.Witkowski以及K.R.Varian,"Low noise,low DC powerlinear FET",Microwave Conference,1992年.
3.K.Y.Hur,K.T.Hetzler,R.A.McTaggart,D.W.Vye,P.J.Lemonias以及W.E.Hoke,"Ultralinear double pulse doped AlInAs/GaInAs/InP HEMTs",Electronics Letters,第32卷,第1516页,1996年.
4.M.Iwamoto,P.M.Asbeck,T.S.Low,C.P.Hutchinson,J.B.Scott,A. Cognata,X.Qin,L.H.Camnitz以及D.C.D'Avanzo,"Linearity characteristics of GaAs HBTs andthe influence of collector design",IEEE Trans.Microwave Theory andTechniques,第48卷,第2377页,2000年.
5.J.Moon,M.Micovic,A.Kurdoghlian,R.Janke,P.Hashimoto,W.-S, Wong以及L.McCray,"Linearity of low microwave noise AlGaN/GaN HEMTs", ElectronicsLetters,第38卷,第1358页,2002年.
6.K.Zhang,Y.Kong,G.Zhu,J.Zhou,X.Yu,C.Kong,Z.Li以及T.Chen, "High-linearity AlGaN/GaN FinFETs for microwave power applications",IEEE ElectronDevice Letters,第38卷,第615页,2017年.
7.Y.Cao,G.J.Brady,H.Gui,C.Rutherglen,M.S.Arnold以及C.Zhou, "Radiofrequency transistors using aligned semiconducting carbon nanotubes withcurrent-gain cutoff frequency and maximum oscillation frequencysimultaneously greater than 70GHz",ACS Nano,第10卷,第6782页,2016年.
8.S.Rajan等人,Applied Physics Letters,第84卷,第1591页,2004年.
9.P.Park等人,Applied Physics Letters,第100卷,第063507页,2012年.
10.T.Palacios等人,IEEE Trans.Electron Devices,第53卷,第562页, 2006年.
11.J.S.Moon等人,IEEE Electron Dev.Lett.,37,272-275(2016年).
12.J.-S.Moon等人,2016IEEE Topical Conference on Power Amplifiers forWireless and Radio Applications(PAWR),5-7(2016年).
需要一种具有带有减小的频谱失真的高线性度品质因数(LFOM)的改进的GaNHEMT，这对于满足无线通信中苛刻的频谱效率要求是重要的。本公开的实施例符合这些和其他需求。
【
发明内容
】在本文公开的第一实施例中，一种晶体管包括衬底、耦合到衬底的沟道层、耦合到沟道层的源极、耦合到沟道层的漏极，以及在源极与漏极之间耦合到沟道层的栅极，其中，栅极在靠近沟道层之处具有小于50纳米的栅极长度尺寸，并且其中，沟道层包括至少第一GaN层和在第一GaN层上的第一缓变AlGaN层。
在本文公开的另一个实施例中，一种晶体管包括衬底、耦合到衬底的沟道层、耦合到沟道层的源极、耦合到沟道层的漏极、在源极与漏极之间耦合到沟道层的第一栅极，以及在第一栅极与漏极之间耦合到沟道层的第二栅极，其中，第一栅极在靠近沟道层之处具有小于50纳米的栅极长度尺寸，并且其中，沟道层包括至少第一GaN层和在第一GaN层上的第一缓变AlGaN层。
在本文公开的又一实施例中，一种提供晶体管的方法包括：提供衬底；提供耦合到衬底的沟道层；提供耦合到沟道层的源极；提供耦合到沟道层的漏极；以及提供在源极与漏极之间耦合到沟道层的栅极，其中，栅极在靠近沟道层之处具有小于50纳米的栅极长度尺寸，并且其中，沟道层包括至少第一GaN层和在第一GaN层上的第一缓变AlGaN层。
在本文公开的又一实施例中，一种提供晶体管的方法包括：提供衬底；提供耦合到衬底的沟道层；提供耦合到沟道层的源极；提供耦合到沟道层的漏极；提供在源极与漏极之间耦合到沟道层的第一栅极；以及提供在第一栅极与漏极之间耦合到沟道层的第二栅极，其中，第一栅极在靠近沟道层之处具有小于50纳米的栅极长度尺寸，并且其中，沟道层包括至少第一GaN层和在第一GaN层上的第一缓变AlGaN层。
这些和其他特征以及优点将从下面的详细描述和附图变得更显而易见。在附图和说明书中，附图标记指示各种特征，在附图和说明书中，同样的附图标记始终指代同样的特征。
【附图说明】
图1A示出了根据本公开的具有双栅极结构的缩放(scaled)线性GaN HEMT结构，该双栅极结构具有射频(RF)栅极和直流(DC)栅极，并且图1B示出了根据本公开的具有单栅极的缩放线性GaN HEMT结构；
根据本公开，图2A、图2B、图2C、图2D、图2E、图2F和图2G示出了如图2A和图2B所示的常规GaN HEMT器件的结构和性能与如图2C、图 2D和图2E所示的缓变沟道GaN HEMT结构的结构和性能的比较，图2C、图2D和图2E示出了与常规GaN HEMT器件相比在宽范围的栅极电压上大大减小的gm非线性度，并且图2F和图2G示出了缓变沟道的缓变分布与厚度；
根据本公开，图3A示出了缓变和复合沟道GaN HEMT结构，并且图3B 和图3C分别示出了顶部沟道、底部沟道以及双复合沟道的载流子密度对深度和特性的曲线图；
根据本公开，图4A示出了制造的双栅极GaN HEMT器件的SEM图像，该双栅极GaNHEMT器件具有图1A所描绘的结构，该结构对于X带在1.2μm 源极-漏极间隔内具有40nm RF栅极长度，图4B示出了单栅极和双栅极的测量S参数，示出了Rds改进以及Cgd减小，并且图4C示出了所公开的器件布局的计算的Rds，其由40nm RF栅极的Rds和150nm DC栅极的Rds的和给出。
【
具体实施方式
】
在以下描述中，阐述了大量具体细节，以清楚地描述本文公开的各种具体实施例。然而，本领域技术人员将理解，可以在没有下面讨论的所有具体细节的情况下实践当前要求保护的发明。在其他情况下，未描述众所周知的特征，以免使本发明模糊不清。
本公开描述了GaN HEMT器件，这些器件具有缓变和/或复合沟道结构、以及在沟道结构的顶部上的单栅极结构或双栅极结构。这些GaN HEMT器件也可以具有非常短的栅极长度。这些GaN HEMT器件具有包括线性放大器的应用，例如功率放大器和低噪声放大器。本公开的器件提供了具有大大减小的频谱失真的线性RF/MW/毫米波信号放大，这对于满足无线通信中苛刻的频谱效率要求是重要的。
本公开的缓变沟道和复合沟道结构可以在其中噪声系数被优化的低电流、接收器相关的偏置条件下实现高LFOM。
如以上参考文献8和9所述，已经示出缓变沟道GaN FET结构在栅极电压范围内具有线性化gm。然而，它们的器件跨导低，分别为93mS/mm和～159mS/mm，并且它们的缓变沟道GaN异质结构具有大约524cm2/Vs的低迁移率。本公开描述了具有优化的前势垒结构和后势垒结构以维持沟道掺杂和迁移率的垂直缩放的缓变沟道GaN HEMT。
而且，如以上参考文献10所述，双沟道GaN异质结构的使用已经用于改善接入电阻。在所述的器件实施方案中，在有源器件的沟道区内去除异质结构的顶部沟道，同时保留源极和漏极欧姆区中的双沟道结构。由此，有效有源沟道区是单沟道GaN HEMT的有源沟道区。本公开利用双通道GaN异质结构经由gm非线性度消除来改善线性度，而不是改善接入电阻。
根据本公开，图1A示出了具有沟道层10的双栅极线性GaN HEMT器件，该沟道层是缩放的缓变沟道层或者是缓变且复合的沟道层。双栅极器件在沟道10的顶部具有一个RF栅极12和一个DC栅极14。分别在源极20和漏极22下面的欧姆接触16和18可以是再生长的n+GaN，如图1A所示。欧姆接触16和18例如可以具有50nm的厚度，如图1A所示。例如可以是Al0.30Ga0.70N的势垒层24可以位于沟道层10上的AlN层26上方。可以是 Al0.04Ga0.96N的背势垒层28可以在衬底30与沟道层10之间。器件的表面可以用可以是SiNx的电介质层32钝化。
根据本公开，图1B示出了具有沟道10的单栅极线性GaN HEMT器件，该沟道是缩放的缓变沟道层或者是缓变且复合的沟道层。单栅极器件具有在沟道层10顶部的一个RF栅极12。分别在源极20和漏极22下面的欧姆接触16和18可以是再生长的n+GaN，如图1B所示。例如可以是Al0.30Ga0.70N的势垒层24可以位于沟道层10上的AlN层26上方。可以是Al0.04Ga0.96N的背势垒层28可以在衬底30与沟道层10之间。器件的表面可以用可以是SiNx 的电介质层32钝化。
图1A和图1B所公开的GaN HEMT器件可以利用缩放的缓变沟道层或缓变且复合的沟道层10并且通过在图1A的情况下将双栅极晶体管架构显著地缩放至非常短的栅极长度13，来实现线性度FOM(LFOM-OIP3/PDC)的革命性进步。利用这些关键器件创新，本公开的高线性度mmW GaN HEMT 器件可以同时实现在现有技术晶体管中难以实现的改进OIP3/PDC、低噪声系数以及高增益。
图1A和图1B的GaN HEMT器件中示出的关键创新包括：外延GaN HEMT沟道结构，包括控制饱和速度和电荷分布的极化掺杂的缓变沟道结构，这些结构设计gm分布并最小化gm和Cgs非线性度而不劣化沟道迁移率；将多个沟道竖直堆叠成复合通道GaN HEMT结构，以进一步设计接近接收器偏置点的低静态电流密度下的gm非线性度；以及竖直缩放新缓变复合沟道结构，以给予大于700mS/mm的高gm值，这与常规MESFET结构不同。
图1A和图1B的GaN HEMT器件具有横向缩放的栅极结构，该结构包括RF栅极12的短的缩放长度13，以改善噪声系数和增益而没有Rds扩散。缩放的栅极12具有长度13的狭窄部分，该长度可以仅为40至50纳米，并且通常小于或等于50纳米。另外，图1A的GaN HEMT器件包括DC栅极 14，该栅极形成双栅极架构，以降低在短栅极长度器件中可能是问题的Rds 和Cgd非线性度。
图2A、图2B、图2C、图2D和图2E示出了如图2A和图2B所示的常规GaN HEMT器件的结构和性能与如图2C、图2D和图2E所示的缓变沟道 GaN HEMT结构的结构和性能的比较。现有技术器件针对高频进行优化，并且在Ids为约700mA/mm的情况下具有10dB的最大LFOM。与现有技术的 GaN HEMT器件相比，本公开的缓变沟道GaN HEMT结构在宽范围的栅极电压上具有显著降低的gm非线性度。本公开的缓变沟道器件的LFOM在约 450mA/mm的Ids下可以具有大于20dB的LFOM。
图2C示出了GaN HEMT缓变沟道层10的结构的一个实施例。图2C所示的缓变沟道层10在GaN层42上具有AlGaN缓变沟道层40，该GaN层 42的厚度可以为340埃。缓变沟道层40可以是厚度为d的AlxGa1-xN。图2D 示出了针对xmax＝14％和d＝60埃或6纳米的电荷密度对深度的示例。图2F和图2G示出了缓变沟道的缓变分布对厚度d。AlxGa1-xN缓变沟道层40的缓变分布在缓变沟道层40的厚度d上可以从x＝0变化到xmax＝0.1，或者在缓变沟道层40的厚度d上可以从x＝0变化到xmax＝0.3。缓变沟道层40的厚度d可以高达60埃或6纳米或者小于60埃或6纳米的最大值。
如图2F所示，x可以随着厚度d的增加而线性增加，或如图2G所示， x可以与d的平方根成比例。例如，x可以等于0.3*d1/2/(6nm)1/2。这些为 AlxGa1-xN缓变沟道层40的缓变分布的非限制性示例。
例如可以是Al0.27Ga0.73N或Al0.3Ga0.7N的肖特基势垒层24可以在缓变沟道层10上方，并且可以具有90埃的厚度。AlN层26可以在肖特基势垒层 24与缓变沟道层10之间，并且可以是大约7埃厚，如图2C所示。
例如可以是Al0.04Ga0.96N的背势垒28可以在GaN层42与衬底30之间，如图2C所示。
如显示了Vdd＝3V的情况下的模型化的器件性能的图2E所示，gm在大偏置范围内是平坦的，具有430mS/mm的相对高的峰值gm。gm对Vgs的是 gm”＝d2gm/dVgs 2的gm非线性度、第二导数或曲率在Vgs＝-1.4V附近接近零，如图2E所示。
图3A示出了GaN HEMT缓变且复合的沟道GaN HEMT结构，而图3B 示出了模型化的GaN HEMT带结构的曲线图。图3A示出了具有缓变且复合的沟道层10的GaN HEMT，该沟道层包括竖直堆叠的复合结构中的两个缓变沟道50和52，该结构用于优化下至大约250mA/mm电平的低静态Ids下的gm非线性度(gm”＝d2gm/dVgs 2)。缓变且复合的沟道层10通过降低直流(DC) 功耗来改善噪声系数(NF)和LFOM。缓变且复合的沟道10具有两个不同的叠加阈值电压(Vth)。顶部缓变沟道50的gm与底部沟道52的gm的线性叠加导致在低Ids电平附近的gm非线性的接近抵消，如图3C所示。图3C示出了gm”在更低静态Ids下和Ids范围内都接近零。通过将具有缓慢变化gm”的多个缓变沟道并入成复合沟道结构，可以扩展gm”被最小化至低Vgs和静态Id 的范围。
Al0.3Ga0.7N肖特基势垒层24可以在缓变沟道层50上方，并且可以例如具有大约80至90埃的厚度。AlN层可以在肖特基势垒层24与缓变沟道层 50之间，并且可以是大约7埃厚，如图3A所示。
例如可以是Al0.04Ga0.96N的背势垒28可以在GaN层62与衬底30之间，如图3A所示。
缓变沟道层50和52中的每一个可以具有与以上针对图2C描述的缓变沟道10类似的成分。
在厚度约为7埃的AlN层上具有厚度约为50埃的Al0.3Ga0.7N层的Siδ掺杂层53可以位于缓变沟道50与缓变沟道52之间。在缓变沟道50与52 之间的Siδ掺杂层53的目的是使导带低于费米能级，使得电子可用于下一个缓变沟道。可以有多组缓变沟道、Siδ掺杂层以及缓变沟道。相邻的缓变沟道优选地由Siδ掺杂层53分开。
在图3A中，分别在AlN层26与缓变沟道50之间、缓变沟道50的缓变部分60与缓变沟道50的GaN层62之间、以及缓变沟道50与Siδ掺杂层 53之间的界面处的附图标记2、3和4对应于图3B所示的附图标记2、3和 4，图3B绘出了载流子密度对器件深度。
图4A示出了对于X带操作在1.2μm源极-漏极间隔内具有40nm RF栅极长度的图1A的器件的所制造的双栅极GaN HEMT器件的SEM图像。图 4B示出了单栅极(SG)器件和双栅极(DG)器件的测量S参数，示出了 Rds的改进以及Cgd的减小。图4C示出了器件布局的计算的Rds，该Rds由 40nm RF栅极的Rds与150nm DC栅极的Rds的和给出。图1A所示的双栅极器件减轻了Rds和Cgd非线性度，尤其是在短栅极长度器件中，图4C示出了短栅极长度GaN器件的Rds值。在Vdd＝3V下，Lg＝40nm和Lg＝150nm 的Rds分别为15欧姆-毫米和35欧姆-毫米。双栅极器件的Rds是DC栅极和 RF栅极的Rds的和。因此，总的Rds为50欧姆-毫米，这是Rds的期望设计目标。通过增加DC栅极长度，可以容易地进一步增大Rds。双栅极GaN HEMT 器件的制造已经在以上的参考文献11中描述。如图4C所示，Rds可以从40nm 单栅极GaN HEMT的15欧姆-毫米提高到双栅极GaN HEMT的50欧姆-毫米，并且LFOM可以进一步增强2-3dB。
现在已经根据专利法规的要求描述了本发明，本领域技术人员将理解如何对本发明进行改变和修改以满足其特定要求或条件。这种改变和修改可以在不脱离如本文公开的本发明的范围和精神的情况下进行。
为了例示和公开，根据法律的要求，呈现了示例性和优选实施例的前述详细描述。不旨在穷尽也不将本发明限于所述的精确形式，而是仅使得本领域其他技术人员能够理解本发明如何适合于特定的用途或实施方案。修改例和变型例的可能性对于本领域技术人员将是明显的。示例性实施例的描述不旨在限制，这些实施例可以已包括公差、特征尺寸、特定操作条件、工程规范等，并且可以在实施方案之间变化或随着现有技术的变化而变化，并且不应从其暗示任何限制。申请人已经关于当前技术水平做出了本公开，但是还预期进展，并且未来的改编可以考虑这些进展，即根据当时的当前技术水平。如果适用，则预期本发明的范围由书面权利要求以及等同物来限定。对单数形式的权利要求元件的参照不旨在意指“一个且仅一个”，除非明确这样陈述。而且，不管本公开中的元件、部件、方法或工艺步骤是否在权利要求中明确列举，该元件、部件或步骤都不旨在专用于公众。本文的权利要求的元素均不在35U.S.C.第112章节第六段的规定下解释，除非元素使用短于“用于……的装置”来明确叙述，并且本文的方法或工艺步骤均不在这些规定下进行解释，除非步骤使用短语“包括步骤……”明确叙述。
概念
本文还至少提出了以下概念：
概念1.一种晶体管，该晶体管包括：
衬底；
沟道层，该沟道层耦合到衬底；
源极，该源极耦合到沟道层；
漏极，该漏极耦合到沟道层；以及
栅极，该栅极在源极与漏极之间耦合到沟道层；
其中，栅极在靠近沟道层之处具有小于50纳米的栅极长度尺寸；并且
其中，沟道层包括：
至少第一GaN层；和
在第一GaN层上的第一缓变AlGaN层。
概念2.根据概念1的晶体管，其中，沟道层还包括复合沟道，该复合沟道包括：
至少第一GaN层；
在第一GaN层上的第一缓变AlGaN层；
在第一缓变AlGaN层上的Siδ掺杂层；
在Siδ掺杂层上的第二GaN层；以及
在第二GaN层上的第二缓变AlGaN层。
概念3.根据概念2的晶体管，其中，Siδ掺杂层包括：
AlN层；和
AlN层上的AlGaN层。
概念4.根据概念1、2或3的晶体管，还包括：
在沟道层上的AlGaN势垒层。
概念5.根据概念1、2、3或4的晶体管，还包括：
在衬底与沟道层之间的背势垒层。
概念6.根据概念1、2、3、4或5的晶体管，
其中，第一缓变AlGaN层包括AlxGA1-xN；
其中，x在第一缓变AlGaN层的厚度上从0变化到0.1，或在第一缓变 AlGaN层的厚度上从0变化到0.3；并且
其中，第一缓变AlGaN层的厚度为6纳米或小于6纳米。
概念7.一种晶体管，该晶体管包括：
衬底；
沟道层，该沟道层耦合到衬底；
源极，该源极耦合到沟道层；
漏极，该漏极耦合到沟道层；
第一栅极，该第一栅极在源极与漏极之间耦合到沟道层；以及
第二栅极，该第二栅极在第一栅极与漏极之间耦合到沟道层；
其中，第一栅极在靠近沟道层之处具有小于50纳米的栅极长度尺寸；并且
其中，沟道层包括：
至少第一GaN层；和
在第一GaN层上的第一缓变AlGaN层。
概念8.根据概念7的晶体管，其中，沟道层还包括复合沟道，该复合沟道包括：
至少第一GaN层；
在第一GaN层上的第一缓变AlGaN层；
在第一缓变AlGaN层上的Siδ掺杂层；
在Siδ掺杂层上的第二GaN层；以及
在第二GaN层上的第二缓变AlGaN层。
概念9.根据概念8的晶体管，其中，Siδ掺杂层包括：
AlN层；和
AlN层上的AlGaN层。
概念10.根据概念7、8或9的晶体管，还包括：
在沟道层上的AlGaN势垒层。
概念11.根据概念7、8、9或10的晶体管，还包括：
在衬底与沟道层之间的背势垒层。
概念12.根据概念7、8、9、10或11的晶体管，
其中，第一缓变AlGaN层包括AlxGA1-xN；
其中，x在第一缓变AlGaN层的厚度上从0变化到0.1，或在第一缓变 AlGaN层的厚度上从0变化到0.3；并且
其中，第一缓变AlGaN层的厚度为6纳米或小于6纳米。
概念13.根据概念7、8、9、10、11或12的晶体管，
其中，第一栅极是射频(RF)栅极；并且
其中，第二栅极是用于减小Rds和Cgd非线性的直流(DC)栅极。
概念14.一种提供晶体管的方法，该方法包括：
提供衬底；
提供沟道层，该沟道层耦合到衬底；
提供源极，该源极耦合到沟道层；
提供漏极，该漏极耦合到沟道层；以及
提供栅极，该栅极在源极与漏极之间耦合到沟道层；
其中，栅极在靠近沟道层之处具有小于50纳米的栅极长度尺寸；并且
其中，沟道层包括：
至少第一GaN层；和
在第一GaN层上的第一缓变AlGaN层。
概念15.根据概念14的方法，还包括：
提供复合沟道，复合沟道包括：
至少第一GaN层；
在第一GaN层上的第一缓变AlGaN层；
在第一缓变AlGaN层上的Siδ掺杂层；
在Siδ掺杂层上的第二GaN层；以及
在第二GaN层上的第二缓变AlGaN层。
概念16.根据概念15的方法，其中，Siδ掺杂层包括：
AlN层；和
AlN层上的AlGaN层。
概念17.根据概念14、15或16的方法，还包括：
提供在沟道层上的AlGaN势垒层。
概念18.根据概念14、15、16或17的方法，还包括：
提供在衬底与沟道层之间的背势垒层。
概念19.根据概念14、15、16、17或18的方法，
其中，第一缓变AlGaN层包括AlxGA1-xN；
其中，x在第一缓变AlGaN层的厚度上从0变化到0.1，或在第一缓变 AlGaN层的厚度上从0变化到0.3；并且
其中，第一缓变AlGaN层的厚度为6纳米或小于6纳米。
概念20.一种提供晶体管的方法，该方法包括：
提供衬底；
提供沟道层，该沟道层耦合到衬底；
提供源极，该源极耦合到沟道层；
提供漏极，该漏极耦合到沟道层；
提供第一栅极，该第一栅极在源极与漏极之间耦合到沟道层；以及
提供第二栅极，该第二栅极在第一栅极与漏极之间耦合到沟道层；
其中，第一栅极在靠近沟道层之处具有小于50纳米的栅极长度尺寸；并且
其中，沟道层包括：
至少第一GaN层；和
在第一GaN层上的第一缓变AlGaN层。
概念21.根据概念20的方法，还包括：
提供复合沟道，复合沟道包括：
至少第一GaN层；
在第一GaN层上的第一缓变AlGaN层；
在第一缓变AlGaN层上的Siδ掺杂层；
在Siδ掺杂层上的第二GaN层；以及
在第二GaN层上的第二缓变AlGaN层。
概念22.根据概念21的方法，其中，Siδ掺杂层包括：
AlN层；和
AlN层上的AlGaN层。
概念23.根据概念20、21或22的方法，还包括：
提供在沟道层上的AlGaN势垒层。
概念24.根据概念20、21、22或23的方法，还包括：
提供在衬底与沟道层之间的背势垒层。
概念25.根据概念20、21、22、23或24的方法，
其中，第一缓变AlGaN层包括AlxGA1-xN；
其中，x在第一缓变AlGaN层的厚度上从0变化到0.1，或在第一缓变 AlGaN层的厚度上从0变化到0.3；并且
其中，第一缓变AlGaN层的厚度为6纳米或小于6纳米。
概念26.根据概念20、21、22、23、24或25的方法，
其中，第一栅极是射频(RF)栅极；并且
其中，第二栅极是用于减小Rds和Cgd非线性度的直流(DC)栅极。
权利要求书(按照条约第19条的修改)
1.一种晶体管，该晶体管包括：
衬底；
沟道层，该沟道层耦合到所述衬底，所述沟道层包括复合沟道，该复合沟道包括：
第一缓变沟道；和
在所述第一缓变沟道上的第二缓变沟道；
源极，该源极耦合到所述沟道层；
漏极，该漏极耦合到所述沟道层；以及
第一栅极，该第一栅极在所述源极与所述漏极之间耦合到所述沟道层；
其中，所述第一缓变沟道具有第一gm非线性度；
其中，所述第二缓变沟道具有与所述第一gm非线性度不同的第二gm非线性度；并且
其中，所述第二缓变沟道的gm与所述第一缓变沟道的gm的线性叠加在所述晶体管的Ids范围内几乎抵消所述晶体管的所述gm非线性度。
2.根据权利要求1所述的晶体管，其中，
所述第一缓变沟道包括：
第一GaN层；和
在所述第一GaN层上的第一缓变AlGaN层；并且
所述第二缓变沟道包括：
第二GaN层；和
在所述第二GaN层上的第二缓变AlGaN层。
3.根据权利要求2所述的晶体管，还包括：
在所述第一缓变沟道与所述第二缓变沟道之间的Siδ掺杂层；
其中，所述Siδ掺杂层包括：
AlN层；和
所述AlN层上的AlGaN层。
4.根据权利要求1所述的晶体管，还包括：
在所述沟道层上的AlGaN势垒层；和
在所述衬底与所述沟道层之间的背势垒层。
5.根据权利要求1所述的晶体管，
其中，所述第一缓变沟道具有第一阈值电压；并且
其中，所述第二缓变沟道具有与所述第一阈值电压不同的第二阈值电压。
6.根据权利要求2所述的晶体管，
其中，所述第一缓变AlGaN层包括AlxGA1-xN；
其中，x在所述第一缓变AlGaN层的厚度上从0变化到0.1，或在所述第一缓变AlGaN层的厚度上从0变化到0.3；并且
其中，所述第一缓变AlGaN层的厚度为6纳米或小于6纳米。
7.根据权利要求4所述的晶体管，其中，所述AlGaN势垒层包括Al0.30Ga0.70N。
8.根据权利要求4所述的晶体管，
其中，所述背势垒层包括Al0.04Ga0.96N。
9.根据权利要求1所述的晶体管，还包括：
第二栅极，该第二栅极在所述第一栅极与所述漏极之间耦合到所述沟道层。
10.根据权利要求9所述的晶体管，还包括：
在所述沟道层上的AlGaN势垒层；和
在所述衬底与所述沟道层之间的背势垒层。
11.根据权利要求1所述的晶体管，其中，所述第一栅极在靠近所述沟道层之处具有小于50纳米的栅极长度尺寸。
12.根据权利要求1所述的晶体管，
其中，所述晶体管的线性度品质因数大于20dB。
13.根据权利要求9所述的晶体管，
其中，所述第一栅极是射频(RF)栅极；并且
其中，所述第二栅极是用于减小Rds和Cgd非线性度的直流(DC)栅极。
14.一种提供晶体管的方法，该方法包括：
提供衬底；
提供沟道层，该沟道层耦合到所述衬底，所述沟道层包括复合沟道，该复合沟道包括：
第一缓变沟道；和
在所述第一缓变沟道上的第二缓变沟道；
提供源极，该源极耦合到所述沟道层；
提供漏极，该漏极耦合到所述沟道层；以及
提供第一栅极，该第一栅极在所述源极与所述漏极之间耦合到所述沟道层；
其中，所述第一缓变沟道具有第一gm非线性度；
其中，所述第二缓变沟道具有与所述第一gm非线性度不同的第二gm非线性度；并且
其中，所述第二缓变沟道的gm与所述第一缓变沟道的所述gm的线性叠加在所述晶体管的Ids范围内几乎抵消所述晶体管的gm非线性度。
15.根据权利要求14所述的方法，其中，
所述第一缓变沟道包括：
第一GaN层；和
在所述第一GaN层上的第一缓变AlGaN层；并且
所述第二缓变沟道包括：
第二GaN层；和
在所述第二GaN层上的第二缓变AlGaN层。
16.根据权利要求15所述的方法，还包括：
在所述第一缓变沟道与所述第二缓变沟道之间的Siδ掺杂层；
其中，所述Siδ掺杂层包括：
AlN层；和
所述AlN层上的AlGaN层。
17.根据权利要求14所述的方法，还包括：
提供在所述沟道层上的AlGaN势垒层；以及
提供在所述衬底与所述沟道层之间的背势垒层。
18.根据权利要求14所述的方法，
其中，所述第一缓变沟道具有第一阈值电压；并且
其中，所述第二缓变沟道具有与所述第一阈值电压不同的第二阈值电压。
19.根据权利要求15所述的方法，
其中，所述第一缓变AlGaN层包括AlxGA1-xN；
其中，x在所述第一缓变AlGaN层的厚度上从0变化到0.1，或在所述第一缓变AlGaN层的厚度上从0变化到0.3；并且
其中，所述第一缓变AlGaN层的厚度为6纳米或小于6纳米。
20.根据权利要求17所述的方法，其中，所述AlGaN势垒层包括Al0.30Ga0.70N。
21.根据权利要求17所述的方法，其中，所述背势垒包括Al0.04Ga0.96N。
22.根据权利要求14所述的方法，还包括：
提供第二栅极，该第二栅极在所述第一栅极与所述漏极之间耦合到所述沟道层。
23.根据权利要求22所述的方法，还包括：
提供在所述沟道层上的AlGaN势垒层；以及
提供在所述衬底与所述沟道层之间的背势垒层。
24.根据权利要求14所述的方法，其中，
所述第一栅极在靠近所述沟道层之处具有小于50纳米的栅极长度尺寸。
25.根据权利要求14所述的方法，
其中，所述晶体管的线性度品质因数大于20dB。
26.根据权利要求22所述的方法，
其中，所述第一栅极是射频(RF)栅极；并且
其中，所述第二栅极是用于减小Rds和Cgd非线性度的直流(DC)栅极。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：雪崩鲁棒性LDMOS