阅读说明：本技术 雪崩鲁棒性ldmos (Avalanche robustness LDMOS ) 是由 S.L.涂 V.库什纳 E.范恩 于 2019-03-22 设计创作，主要内容包括：一种半导体设备包括形成在衬底上方的有源区。所述有源区包括FET和二极管。所述FET包括一个或多个FET指。每个FET指包括FET源极区、FET漏极区和横向FET栅极电极。所述二极管包括一个或多个二极管指。所述二极管指中的每一个包括电耦合到所述FET源极区的二极管阳极区、电耦合到所述FET漏极区的二极管阴极区以及电耦合到所述二极管阳极区并与所述横向FET栅极电极电隔离的横向二极管栅极电极。所述FET指为所述半导体设备的有源指,并且所述二极管指为所述半导体设备的虚设指。所述二极管被配置为钳位跨所述FET漏极区和所述FET源极区产生的最大电压。(A semiconductor device includes an active region formed over a substrate. The active region includes a FET and a diode. The FET includes one or more FET fingers. Each FET finger includes a FET source region, a FET drain region, and a lateral FET gate electrode. The diode includes one or more diode fingers. Each of the diode fingers includes a diode anode region electrically coupled to the FET source region, a diode cathode region electrically coupled to the FET drain region, and a lateral diode gate electrode electrically coupled to the diode anode region and electrically isolated from the lateral FET gate electrode. The FET fingers are active fingers of the semiconductor device and the diode fingers are dummy fingers of the semiconductor device. The diode is configured to clamp a maximum voltage generated across the FET drain region and the FET source region.)

雪崩鲁棒性LDMOS

相关申请

本申请要求2018年4月4日提交的且名称为“雪崩鲁棒性LDMOS(AVALANCHE ROBUSTLDMOS)”的美国非临时申请No.15/945,588的优先权；所述申请据此出于所有目的而以引用方式并入。

背景技术

金属氧化物场效应晶体管(MOSFET)一般包括栅极电极、源极区、漏极区和体区。源极区和漏极区为第一导电类型，并且体区为第二导电类型。在一些MOSFET设备中，第一导电类型为n型，并且第二导电类型为p型。在其他MOSFET设备中，这种关系是反转的。当MOSFET设备响应于所施加的栅极电压而处于导通状态时，在栅极下方的体区中以及在漏极区与源极区之间形成沟道区。电流在沟道区中流动。当MOSFET设备处于截止状态时，沟道区不存在，且因此电流将不会在漏极区和源极区之间流动。然而，如果跨MOSFET的漏极区和源极区施加超过击穿电压的反向偏置电压，则不管是否向栅极电极施加了电压，都会在源极区和漏极区之间流过大的不受控制的电流。随着反向偏置电压增加到高于击穿电压，可能会发生雪崩击穿事件。在雪崩击穿事件期间，流过MOSFET的电流会以增加的速率增加，并且可能会迅速超过MOSFET的最大额定电流。因此，MOSFET通常会被损坏或完全毁坏。

横向扩散MOSFET(LDMOS)为某一类MOSFET，其另外包括横向轻掺杂漏极(LDD)区，以使半导体设备的击穿电压与典型MOSFET的击穿电压相比增加。LDD区为与体区相同的导电类型，但被掺杂到不同的浓度。尽管LDMOS与MOSFET相比可能具有增加的击穿电压，但如果反向偏置电压超过LDMOS的击穿电压，仍然可能会发生雪崩击穿事件。

发明内容

在一些实施方案中，一种半导体设备包括衬底和有源区。所述有源区包括形成在所述衬底上方的FET和二极管。所述FET包括形成在所述有源区中的一个或多个FET指，每个FET指具有FET源极区、FET漏极区和横向FET栅极电极。所述二极管包括形成在所述有源区中的一个或多个二极管指，每个二极管指具有电耦合到所述FET源极区的二极管阳极区、电耦合到所述FET漏极区的二极管阴极区和电耦合到所述二极管阳极区并与所述横向FET栅极电极电隔离的横向二极管栅极电极。所述FET的所述一个或多个FET指为所述半导体设备的有源指，并且所述二极管的所述一个或多个二极管指为所述半导体设备的虚设指(dummyfinger)。所述二极管被配置为钳位跨所述FET漏极区和所述FET源极区产生的最大电压。

在一些实施方案中，一种半导体设备包括衬底和形成在所述衬底上方的有源区。所述有源区包括一个或多个有源指和一个或多个二极管指。每个有源指包括有源横向栅极电极、第一导电类型的两个或更多个第一有源掺杂区以及第二导电类型的一个或多个第二有源掺杂区。每个二极管指包括二极管横向栅极电极、所述第一导电类型的一个或多个第一二极管掺杂区以及所述第二导电类型的一个或多个第二二极管掺杂区。每个有源指包括比所述二极管指更多的掺杂到所述第一导电类型的区。所述有源指包括与所述二极管指相同数量的掺杂到所述第二导电类型的区。所述有源横向栅极电极与所述二极管横向栅极电极电隔离。所述二极管横向栅极电极电耦合到所述第二二极管掺杂区中的二极管区。所述一个或多个二极管指为所述半导体设备的虚设指。所述一个或多个二极管指被配置为钳位跨所述第一有源掺杂区中的两个产生的最大电压。

在一些实施方案中，一种用于形成半导体的方法包括提供衬底以及在所述衬底上方形成有源区。所述有源区包括一个或多个有源指和一个或多个二极管指。在所述有源指的一个或多个内形成FET。所述FET包括FET源极区、FET漏极区和横向FET栅极电极。在所述二极管指的一个或多个内形成二极管。所述二极管包括二极管阳极区、二极管阴极区和横向二极管栅极电极。所述FET源极区电耦合到所述二极管阳极区。所述FET漏极区电耦合到所述二极管阴极区。所述横向二极管栅极电极横向耦合到所述二极管阳极区。所述一个或多个二极管指为所述半导体设备的虚设指。所述横向FET栅极电极与所述横向二极管栅极电极电隔离。所述二极管被配置为钳位跨所述FET漏极区和所述FET源极区产生的最大电压。

附图说明

图1是现有技术的多指半导体设备的一部分的简化正视图。

图2是根据一些实施方案的多指半导体设备的一部分的简化正视图。

图3是根据一些实施方案的多指半导体设备的有源指中的示例性LDMOS结构的简化截面图。

图4-图6是根据一些实施方案的多指半导体设备的虚设指中的示例性二极管结构的简化截面图。

图7-图9是根据一些实施方案的多指半导体设备的简化截面图。

图10A-图10B是使用本文公开的示例性实施方案测量的示例性实验结果的曲线图。

具体实施方式

当跨LDMOS的源极区和漏极区产生的反向偏置电压超过LDMOS设备的击穿电压电平时，可能会在LDMOS设备中发生雪崩击穿。当发生雪崩击穿时，LDMOS可能会被损坏或毁坏。减轻雪崩击穿事件的风险的一种方法是与LDMOS设备并联实现反向偏置二极管。在此类实施方案中，二极管的阴极区电耦合到LDMOS设备的漏极区，并且二极管的阳极区电耦合到LDMOS设备的源极区。二极管被配置为具有目标(例如，期望的)二极管击穿电压电平，所述电平小于击穿电压，其将导致在LDMOS设备中发生雪崩击穿事件。当反向偏置电压超过二极管的击穿电压时，二极管传导大量电流。这种电流流动减少或消除了跨LDMOS设备的反向偏置电压。由于减少或消除了跨LDMOS的反向偏置电压，因此防止LDMOS发生雪崩击穿事件。

在本文描述的示例性实施方案和方法中，有利的是，一个或多个二极管与一个或多个LDMOS设备单片集成在半导体设备的公共衬底上。半导体设备包括一个或多个有源指和一个或多个虚设指(虚设指有时也称为终端指)。在一些实施方案中，虚设指是多指半导体设备的与半导体设备的终止周边(例如，外周边)相邻的指。在一些实施方案中，在半导体设备的终止周边附近有多个指，所述多个指被配置为虚设指。在一些实施方案中，虚设指是控制节点(例如，栅极电极)不电耦合到半导体设备的有源指的对应控制节点(例如，栅极电极)的多指半导体设备的指。在一些实施方案中，LDMOS设备形成在有源指的一个或多个内，并且二极管形成在虚设指的一个或多个内。这些二极管电耦合以与形成在半导体设备的一个或多个有源指中的LDMOS设备并联。形成在虚设指中的一个或多个二极管被配置为具有低于将在形成在有源指中的LDMOS中触发雪崩事件的反向偏置电压电平的击穿电压电平。因此，有利的是，将半导体的通常被虚设指浪费的区域重新用作一个或多个二极管，以延长并保护形成在有源指中的LDMOS的寿命。另外，由于虚设指与有源指类似，因此与单片集成不相似半导体设备的工艺流程相比，有利地简化了制造半导体设备的工艺流程。

图1示出了多指半导体设备100的简化的现有技术正视图。半导体设备100一般包括两个或更多个有源指102和两个或更多个虚设指104。LDMOS设备形成在有源指102中，如交替的源极区S_2-3、栅极电极G_2-4和漏极区D_2-3所示。金属化层(未示出)可用于将有源指102的对应区电耦合在一起，如示意性所示。例如，金属化层可将有源指102的栅极电极G_2-4中的每一个电耦合在一起；另一金属化层可将有源指102的源极区S_2-3中的每一个电耦合在一起；以此类推。虚设指104通常定位在半导体设备100的外周边附近，以使用于形成半导体设备100的工艺流程的外周作用最小化。虚设指104包括交替的源极区S_1-n、栅极电极G_1-n和漏极区D_1-n，它们与有源指102的对应区类似，但具有一些例外。例如，虚设指104的区可不电耦合到有源指102内的对应区(例如，G₁通常与G₂电隔离)。

图2示出了根据一些实施方案的多指半导体设备200的简化正视图。为简单起见，图2中省略了本领域技术人员理解为要存在的半导体设备200的某些部分。半导体设备200一般包括两个或更多个有源指202和两个或更多个虚设指204。虚设指204通常定位在半导体设备200的外周边附近，但在一些实施方案中，虚设指204交错位于有源指202之间。穿过有源指202的一部分的截面切割线203对应于参照图3所示出和所讨论的LDMOS的一部分。穿过虚设指204的一部分的截面切割线205对应于参照图4-图6所示出和所讨论的二极管。

LDMOS设备形成在有源指202中，如交替的源极区S_2-3、栅极电极G_2-4和漏极区D_2-3所示。如参照图1所描述的，金属化层(未示出)可用于将有源指202的对应区电耦合在一起，如示意性所示。另外，其他金属化层(未示出)可用于将虚设指204的区彼此电耦合以及电耦合到有源指202的区，如示意性所示。为简单起见，在有源指202中仅示出了三个LDMOS设备(例如，如由栅极电极G₂、G₃和G₄所控制的那样)。然而，在一些实施方案中，有源指202包括显著更多的LDMOS设备。在该示例中，有源指202构成单个LDMOS设备。在其他实施方案中，两个或更多个独立的LDMOS设备形成在有源指202中。例如，在此类实施方案中，第一LDMOS设备和第二LDMOS设备由一组多个交错的指实现并且由一组交替的导电路径互连。

修改虚设指204的一个或多个区以形成栅极控二极管。二极管具有交替的阳极区A_1-n、虚设栅极电极G_1-n和阴极区C_1-n。每个二极管的虚设栅极电极G_1-n电耦合到该二极管的相应阳极区A_1-n，以防止在二极管的体区中形成电流传导沟道。虚设栅极电极被称为“虚设”栅极电极，因为它未被配置为接收栅极电压。形成在虚设指204中的二极管并联电耦合到形成在有源指202中的LDMOS。如图所示，形成在虚设指204中的阳极区A_1-n电耦合到形成在有源指202中的LDMOS的源极区S_2-3。同样，形成在虚设指204中的阴极区C_1-n电耦合到形成在有源指202中的LDMOS的漏极区D_2-3。除其他因素外，还基于期望的性能来选择二极管与LDMOS设备的比率。在一些实施方案中，每一个二极管有十个LDMOS设备(比率为10-1)。在一些实施方案中，该比率为1比1、1-2、2-1、2-2、5-1等。在一些实施方案中，该比率为20-1、50-1、100-1等。在一些实施方案中，半导体设备200被设计为具有可能的最少数量的虚设指204，同时仍然满足其他设计、工艺和/或性能标准。

如图所示，有利的是，将半导体设备200的通常被虚设指204浪费的表面区域重新用作一个或多个二极管，以延长并保护形成在有源指202中的LDMOS的寿命。也就是说，形成在虚设指204中的一个或多个二极管被配置为具有低于将在形成在有源指202中的LDMOS中触发雪崩事件的反向偏置电压电平的目标击穿电压电平。因此，有利的是，形成在虚设指204中的二极管减少或消除了在形成在有源指202中的LDMOS内发生雪崩事件的可能性。另外，由于虚设指204类似于有源指202，因此与单片集成不相似半导体设备(例如，LDMOS设备和与LDMOS设备并联的单独形成的反向偏置二极管)的工艺流程相比，有利地简化了制造半导体设备200的工艺流程。

图3是根据一些实施方案的穿过图2的切割线203截取的形成在有源指202中的示例性LDMOS设备302的简化截面图。LDMOS 302一般包括衬底310、任选的掩埋绝缘体层312(如虚线所指示)以及形成在衬底310上方或掩埋绝缘体层312上方的有源区314。有源区314可以是半导体晶圆的本体的掺杂部分、形成在半导体晶圆的较大掺杂部分中的局部阱、绝缘体上半导体(SOI)晶圆的有源层以及形成在SOI晶圆中的局部阱中的任一个。在所示示例中，有源区314是形成在衬底310上方或在掩埋绝缘体层312上方的薄膜。为简单起见，图3中省略了本领域技术人员理解为要存在的LDMOS 302的某些部分。例如，尽管被理解为要存在，但未示出一个或多个金属化层和互连。有源区314一般包括例如通过将杂质注入有源区314中而形成的第一导电类型的掺杂半导体区和第二导电类型的区。例如，可通过注入一种掺杂剂原子来形成第一导电类型的区，并且可通过注入另一种掺杂剂原子来形成第二导电类型的区。在一些实施方案中，第一导电类型为n型，并且第二导电类型为p型。在其他实施方案中，第一导电类型为p型，并且第二导电类型为n型。第一导电类型的区包括源极区316、漏极区318、LDD区320和掩埋区326。第二导电类型的区包括体区322、源极接触区323和掩埋阱324。横向多晶硅栅极电极328上的硅化物层330形成栅极总线，所述栅极总线电耦合到位于第三维度的栅极端子(G)。横向在本文被定义为在与衬底310的顶表面平面平行的平面内。屏蔽结构336形成为在LDMOS 302左侧所示的衬有源极沟槽的导电层的横向延伸部，其用顶部金属填充以形成源极接触电极332。源极接触电极332电耦合到位于第三维度的源极端子(S)。顶部金属还形成漏极接触电极334，所述漏极接触电极电耦合到位于第三维度的漏极端子(D)。电介质338使有源区314的各部分电绝缘。示出了栅极电极328的边缘与漏极区318的最近边缘之间的横向距离340，以供关于图4-图5参考。示出了掩埋阱324的边缘与漏极区318的最近边缘之间的横向距离352，以供关于图5-图6参考。

当向栅极电极328施加了足够的栅极电压时，LDMOS 302处于导通状态。在导通状态下，在源极区316和漏极区318之间形成导电沟道并且电流在导电沟道中流动。通常，当没有向栅极电极328施加栅极电压时，不形成导电沟道，并且LDMOS 302处于截止状态。然而，如果跨源极区316和漏极区318施加超过LDMOS 302的击穿电压的反向偏置电压，则不管是否向栅极电极328施加了栅极电压，都可能会发生雪崩事件，由此在这些区之间流过不受控制的电流。

图4是根据一些实施方案的穿过图2的切割线205截取的形成在虚设指204中的示例性二极管404的简化截面图。二极管404一般包括衬底410、任选的掩埋绝缘体层412以及形成在衬底410上方或掩埋绝缘体层412上方的有源区414。为简单起见，图4中省略了本领域技术人员理解为要存在的二极管404的某些部分。例如，图4中省略了理解为要存在的金属化层和其他互连。在一些实施方案中，衬底410和图3的衬底310是同一衬底的部分。也就是说，在此类实施方案中，LDMOS 302和二极管404单片形成在同一衬底上。类似地，在一些实施方案中，任选的掩埋绝缘体层412和图3的任选的掩埋绝缘体层312是同一掩埋绝缘体层的部分。

根据参照图3所描述的有源区314中的相应区，有源区414一般包括第一导电类型的区和第二导电类型的区。在一些实施方案中，二极管404的第一导电类型的区具有与LDMOS 302的对应区相同的掺杂深度、浓度和横向范围。类似地，在一些实施方案中，二极管404的第二导电类型的区具有与LDMOS 302的对应区相同的掺杂深度、浓度和横向范围。第一导电类型的区包括阴极接触区418、LDD区420和掩埋区426。第二导电类型的区包括体区422、阳极接触区423和掩埋阱424。从二极管404中省略了与LDMOS 302的源极区316类似的源极区。省略源极区有利地产生了包括体区422、掩埋阱424和阳极接触区423的阳极区，这些区中的每一个都为第二导电类型。顶部金属形成阳极接触电极432，所述阳极接触电极电耦合到位于第三维度的阳极端子(A)。顶部金属还形成阴极接触电极434，所述阴极接触电极电耦合到位于第三维度的阴极端子(C)。阳极接触区423电耦合到LDMOS 302的源极接触区323，并且阴极接触区418电耦合到LDMOS 302的漏极区318(例如，通过顶部金属)。具有硅化物层430的横向栅极电极428电耦合到阳极接触区423。栅极电极428与LDMOS 302的栅极电极328电隔离。电介质438使有源区414的各部分电绝缘。

通过改变二极管404的掺杂区之间的横向距离，或通过做出将要讨论的其他修改，二极管404的目标击穿电压(例如，在设计时选择的期望击穿电压)被配置为小于LDMOS 302的击穿电压。例如，在图4所示的实施方案中，栅极电极428与阴极接触区418的最近边缘之间的横向距离440与图3所示的横向距离340相同。同样，掩埋阱424与阴极接触区418的最近边缘之间的横向距离452与图3所示的横向距离352相同。然而，在给定相同的横向距离440和452的情况下，通过将二极管404形成为使得截断的屏蔽结构436不与栅极电极428的任何部分重叠(例如，与在图3所示的栅极电极328上方的屏蔽结构336的横向范围相比)来减小二极管404的目标击穿电压。在一些实施方案中，并不将截断的屏蔽结构436的任何部分包括作为二极管404的一部分(例如，屏蔽结构436不作为形成二极管404的工艺流程的一部分形成)。由于缺乏屏蔽结构先前提供的载流子消耗，因此去除或省略屏蔽结构436将导致二极管404的击穿电压降低。

在一些实施方案中，栅极电极428通过金属电短路到阳极接触区423。将栅极电极428电短路到阳极接触区423有利地防止了在二极管404中形成导电沟道，从而减小了在半导体设备的高频操作下的泄漏电流。在其他实施方案中，电阻器444将栅极电极428耦合到阳极接触区423。在静电放电事件期间，通过电阻器444的瞬态电流将引起电压降，所述电压降使栅极电极428下方的区反转并形成导电沟道。通过将栅极电极428通过电阻器444耦合到阳极接触区423，与其中栅极电极428电短路到阳极接触区423的二极管404的实施方案相比，有利地降低了二极管404的触发电压。另外，因为由于通过反转形成了导电沟道，所以有利地提高了二极管404的雪崩鲁棒性。

如前所述，二极管404并联电耦合到LDMOS 302。这样，跨LDMOS 302的漏极区318和源极区316施加的反向偏置电压也将跨二极管404的阴极接触区418和阳极接触区423存在。如果该反向偏置电压超过二极管404的击穿电压，则电流将从阴极接触区418流到阳极接触区423。电流的这种流动将导致跨LDMOS 302的反向偏置电压减小或消除。因此，防止在LDMOS 302内发生雪崩事件，从而保护了LDMOS 302免受潜在的损害。

图5是根据一些实施方案的穿过图2的切割线205截取的形成在虚设指204中的示例性二极管504的简化截面图。在所示的实施方案中，与二极管404相比，通过减小横向栅极电极528与阴极接触区518的最近边缘之间的横向距离540，修改了二极管504的目标击穿电压。二极管504的其他区与二极管404的相似编号的区和特征相同或类似。例如，体区522与体区422相同或类似，掩埋阱524与掩埋阱424类似，衬底510与衬底410类似，以此类推。同样，二极管504的电耦合和电隔离的实施方案与二极管404的电耦合和电隔离的实施方案相同或类似。示出了掩埋阱524的边缘与阴极接触区518的最近边缘之间的横向距离552，以供关于图6参考。

二极管504一般包括衬底510、任选的掩埋绝缘体层512以及形成在衬底510上方或掩埋绝缘体层512上方的有源区514。为简单起见，图5中省略了本领域技术人员理解为要存在的二极管504的某些部分。例如，图5中省略了理解为要存在的金属化层和其他互连。根据有源区314中的相应区，有源区514一般包括第一导电类型的区和第二导电类型的区。在一些实施方案中，二极管504的第一导电类型的区具有与LDMOS 302的对应区相同的掺杂深度和浓度，但横向范围不同。类似地，在一些实施方案中，二极管504的第二导电类型的区具有与LDMOS 302的对应区相同的掺杂深度和浓度，但横向范围不同。第一导电类型的区包括阴极接触区518、LDD区520和掩埋区526。第二导电类型的区包括体区522、阳极接触区523和掩埋阱524。从二极管504中省略了与LDMOS 302的源极区316类似的源极区。省略源极区在二极管504内产生阳极区。阳极区包括阳极接触区523、体区522和掩埋阱524，每个区均为第二导电类型。顶部金属形成阳极接触电极532，所述阳极接触电极电耦合到位于第三维度的阳极端子(A)。顶部金属还形成阴极接触电极534，所述阴极接触电极电耦合到位于第三维度的阴极端子(C)。阳极接触区523电耦合到LDMOS 302的源极接触区323，并且阴极接触区518电耦合到LDMOS 302的漏极区318(例如，通过顶部金属)。具有硅化物层530的栅极电极528直接(例如，通过顶部金属)或通过与电阻器444相同或类似的任选的电阻器544电耦合到阳极接触区523。栅极电极528与LDMOS 302的栅极电极328电隔离。电介质538使有源区514的各部分电绝缘。屏蔽结构536与栅极电极528重叠(例如，在栅极电极上方横向延伸)。在没有其他修改的情况下，与二极管404相比，屏蔽结构536的横向延伸部将提高二极管504的目标击穿电压。然而，在所示的实施方案中，与二极管404的横向距离440和LDMOS 302的横向距离340两者相比，横向距离540减小。与二极管404相比，横向距离的这种减小使得二极管504的目标击穿电压减小。另外，与二极管404的横向距离452和LDMOS 302的横向距离352两者相比，横向距离552减小。与二极管404相比，这使得二极管504的击穿电压进一步减小。可在设计时选择横向距离540和横向距离552，使得二极管504的目标击穿电压低于LDMOS 302的击穿电压。

图6是根据一些实施方案的穿过图2的切割线205截取的形成在虚设指204中的示例性二极管604的简化截面图。在所示的实施方案中，与二极管504相比，通过与二极管504的横向距离552相比，减小掩埋阱624与阴极接触区618的最近边缘之间的横向距离652来修改二极管604的击穿电压。二极管604的其他区与二极管504的相似编号的区和特征相同或类似。例如，体区622与体区522相同或类似，掩埋阱624与掩埋阱524类似(除了关于掩埋阱624的修改的横向范围之外)，衬底610与衬底510类似，以此类推。同样，二极管604的电耦合和电隔离的实施方案与二极管504的电耦合和电隔离的实施方案相同或类似。

二极管604一般包括衬底610、任选的掩埋绝缘体层612以及形成在衬底610上方或掩埋绝缘体层612上方的有源区614。为简单起见，图6中省略了本领域技术人员理解为要存在的二极管604的某些部分。例如，图6中省略了理解为要存在的金属化层和其他互连。根据LDMOS 302的有源区314中的相应区，有源区614一般包括第一导电类型的区和第二导电类型的区。在一些实施方案中，二极管604的第一导电类型的区具有与LDMOS 302的对应区相同的掺杂深度和浓度，但横向范围不同。类似地，在一些实施方案中，二极管604的第二导电类型的区具有与LDMOS 302的对应区相同的掺杂深度和浓度，但横向范围不同。第一导电类型的区包括阴极接触区618、LDD区620和掩埋区626。第二导电类型的区包括体区622、阳极接触区623和掩埋阱624。从二极管604中省略了与源极区316类似的源极区。省略源极区在二极管604内产生了阳极区。阳极区包括阳极接触区623、体区622和掩埋阱624，每个区均为第二导电类型。顶部金属形成阳极接触电极632，所述阳极接触电极电耦合到位于第三维度的阳极端子(A)。顶部金属还形成阴极接触电极634，所述阴极接触电极电耦合到位于第三维度的阴极端子(C)。阳极接触区623电耦合到LDMOS 302的源极接触区323，并且阴极接触区618电耦合到LDMOS 302的漏极区318(例如，通过顶部金属)。具有硅化物层630的横向栅极电极628直接(例如，通过顶部金属)或通过与电阻器444相同或类似的任选的电阻器644电耦合到阳极接触区623。栅极电极628与LDMOS 302的栅极电极328电隔离。电介质638使有源区614的各部分电绝缘。屏蔽结构636在栅极电极628上方横向延伸。通过与二极管504的横向距离552相比减小横向距离652，从二极管504的目标击穿电压进一步修改二极管604的目标击穿电压。可将横向距离652设计为使得二极管604的目标击穿电压低于LDMOS 302的击穿电压。

图7示出了根据一些实施方案的多指半导体设备700的简化正视图。半导体设备700一般包括衬底710、掩埋绝缘体层712和有源区714。有源区714一般包括一个或多个有源指702和一个或多个虚设指704。如图所示，在虚设指704中形成保护二极管，并且在有源指702中形成LDMOS设备。在所示的实施方案中，绝缘势垒区746将有源指702与虚设指704电隔离。在一些实施方案中，绝缘体势垒区746为浅沟槽隔离(STI)区。在其他实施方案中，绝缘体势垒区为深沟槽隔离区(DTI)。以虚线762示意性地示出的第三维度中的电连接将二极管的阴极区(C)电耦合到LDMOS设备的漏极区(D)，并且以虚线764示意性地示出的第三维度中的电连接将二极管的阳极区(A)电耦合到LDMOS设备的源极区(S)。

图8示出了根据一些实施方案的多指半导体设备800的简化正视图。半导体设备800一般包括衬底810、掩埋绝缘体层812和有源区814。有源区814一般包括一个或多个有源指802和一个或多个虚设指804。如图所示，在虚设指804中形成保护二极管，并且在有源指802中形成LDMOS设备。在所示的实施方案中，绝缘势垒区846将形成在有源指802中的相邻LDMOS设备电隔离，以及将有源指802与虚设指804电隔离。以虚线862示意性地示出的第三维度中的电连接将二极管的阴极区(C)耦合到LDMOS设备的漏极区(D)，并且以虚线864示意性地示出的第三维度中的电连接将二极管的阳极区(A)电耦合到LDMOS设备的源极区(S)。

图9示出了根据一些实施方案的多指半导体设备900的简化正视图。半导体设备900一般包括衬底910、掩埋绝缘体层912和有源区914。有源区914一般包括与一个或多个虚设指904交错的一个或多个有源指902。如图所示，在虚设指904中形成保护二极管，并且在有源指902中形成LDMOS设备。在所示的实施方案中，绝缘势垒区946将形成在有源指802中的LDMOS设备与形成在虚设指904中的相邻二极管电隔离。以虚线962示意性地示出的第三维度中的电连接将二极管的阴极区(C)耦合到LDMOS设备的漏极区(D)，并且以虚线964示意性地示出的第三维度中的电连接将二极管的阳极区(A)电耦合到LDMOS设备的源极区(S)。

图10A-图10B是使用本文公开的示例性实施方案测量的示例性实验结果的简化曲线图1060、1070。线1062和1072是使用类似于LDMOS 302的LDMOS生成的所测量的传输线脉冲(TLP)曲线。线1064是使用类似于二极管504的二极管生成的TLP曲线，其中栅极电极428直接电耦合到阳极接触区423并且具有类似于屏蔽结构336的屏蔽结构。线1074是使用类似于二极管404或604的二极管生成的TLP曲线。线1064与线1062的比较显示，所测量的二极管504的ESD鲁棒性的指示比所测量的LDMOS 302的ESD鲁棒性的指示大两倍。线1074与线1072的比较显示，所测量的二极管404或604的ESD鲁棒性的指示(或与LDMOS 302的击穿电压匹配的其他类似实施方案)比所测量的LDMOS 302的ESD鲁棒性的指示大7倍。

已经详细参考了所公开的发明的实施方案，在附图中已经示出了其一个或多个示例。每个示例已经通过说明本技术的方式提供，而不是对本技术进行限制。实际上，尽管已经关于本发明的特定实施方案详细地描述了本说明书，但是应当理解，本领域技术人员在理解前述内容之后，可以容易地想到对这些实施方案的替代、变型和等同物。例如，作为一个实施方案的一部分示出或描述的特征可以与另一实施方案一起使用以产生又一实施方案。因此，意图是本主题涵盖所附权利要求及其等同物的范围内的所有此类修改和变型。在不脱离本发明的范围的情况下，本领域的普通技术人员可以对本发明进行这些和其他修改和变型，本发明的范围在所附权利要求中被更具体地阐述。此外，本领域普通技术人员将理解，前述描述仅是示例性的，并不意图限制本发明。