地址计数电路及包括地址计数电路的半导体装置。一种地址计数电路包括：共享地址计数电路,其被配置为通过在计数时钟信号的第一沿和第二沿对外部起始地址进行计数,来生成第一共享地址和第二共享地址；以及锁存电路,其包括多个锁存器,所述多个锁存器被配置为分别共享第一共享地址和第二共享地址,并通过根据多个锁存时钟信号锁存第一共享地址和第二共享地址,来生成多个列地址。

本文揭示的是一种设备,其包含：多个地址寄存器,其各自存储地址信号；多个计数器电路,其各自存储对应于所述地址寄存器中的相关联一者的计数值；第一电路,其响应于第一信号而周期性地选择所述地址寄存器中的一者；第二电路,其基于所述计数器电路中的每一者的所述计数值来选择所述地址寄存器中的一者；及第三电路,其在所述第一及第二电路选择所述地址寄存器中的相同一者时激活第二信号。

本申请公开了半导体器件以及使用该半导体器件的刷新方法。一种半导体器件包括外围电路和核心电路。外围电路被配置为进入基于命令而执行智能刷新操作的智能刷新模式。外围电路在所述智能刷新模式下从目标地址信号产生锁存地址信号,以通过全局输入/输出(I/O)线来输出锁存地址信号。核心电路对锁存地址信号执行加法运算和减法运算以产生第一内部地址信号和第二内部地址信号。核心电路基于第一内部地址信号和第二内部地址信号来对第一存储体和第二存储体执行智能刷新操作。

本发明的实施例提供了一种存储器设备(100),包括存储器(1),该存储器(1)包括至少一个芯片(2),每个芯片(2)包括用于存储多个位的一个或多个存储体(10),每个存储体(10)包括行(13)和列(14)的集合,每个行和每个列包括多个位,该设备还包括：控制器(102),其被配置为生成：对存储器(1)的访问命令、标识对应于存储器(1)的给定行的地址的访问命令以及要对所述给定行执行的命令操作,其中,该设备还包括保护设备。保护设备(3)被配置为响应于对标识所述地址的访问命令的接收而将地址变换为变换后的地址。保护设备(3)使用地址存储数据结构(30)(例如,直方图),以取决于与地址相关联的访问的频率来存储变换后的地址,该地址存储数据结构响应于在存储器设备中执行的存储器保护操作(例如,刷新)而被重置。保护设备(3)还包括：访问频率管理器(32),其被配置为确定与地址存储数据结构中维护的地址相关联的访问频率是否大于或等于阈值,并且如果访问频率大于或等于阈值,则从存储器内触发存储器(1)中的存储器保护操作。

一种存储器模块包括安装在电路板上的半导体存储器装置和安装在电路板上的控制装置。每个半导体存储器装置包括存储数据的存储器单元阵列。控制装置从外部装置接收命令和访问地址,并且将命令和访问地址提供至半导体存储器装置。每个半导体存储器装置响应于通电信号或复位信号执行地址交换操作,以随机地交换访问地址的一部分比特,以产生交换后的地址,并且响应于访问地址启用存储器单元阵列中的字线中的对应的目标字线,使得半导体存储器装置中的两个或更多个启用不同的目标字线。

本申请涉及用于利用动态阱提供主字线信号的设备和方法。主字驱动器可耦合到子字驱动器以驱动主字线以选择所述子字驱动器。所述主字驱动器可包含具有均耦合到阱的主体和源极/漏极的第一晶体管。所述主字驱动器可包含配置成对所述阱加偏压的阱控制电路。在一些实例中,所述阱控制电路可将第一低电位提供到所述阱,接着响应于预充电命令将低于所述第一电位的第二低电位提供到所述阱。所述主字驱动器可包含耦合到所述阱控制电路的第二晶体管以接收所述第一低电位和所述第二低电位且将所述第一低电位和所述第二低电位耦合到所述主字线。所述第二晶体管的所述主体可耦合到所述阱。所述主字驱动器中的额外晶体管也可耦合到所述阱。

用于执行刷新操作的装置包括行控制电路和行解码器。行控制电路被配置为基于刷新信号生成用于控制第一存储体的激活操作的存储体激活信号和行地址。行控制电路还被配置为基于电力控制信号生成用于控制第二存储体的激活操作的存储体激活信号。所述行解码器被配置为接收存储体激活信号和行地址,以控制第一存储体和第二存储体的激活操作。

一种半导体器件包括纠错电路和刷新控制电路。纠错电路被配置成检测内部数据中包括的错误,生成故障检测信号,以及纠正内部数据的错误。刷新控制电路被配置成响应于故障检测信号存储用于选择内部数据的地址信号。此外,刷新控制电路被配置成在刷新信号被输入到刷新控制电路预定次数时从地址信号生成用于激活连接到存储内部数据的存储器单元的字线的刷新地址信号。

本发明涉及一种存储块以及存储器,存储块包括至少一个存储模块,每一存储模块包括读写控制电路、列译码电路以及若干个存储阵列,若干个存储阵列划分为第一单元以及第二单元；第一译码选择信号线,电连接所述列译码电路以及第一单元内的所述存储阵列；第二译码选择信号线,电连接列译码电路以及第二单元内的所述存储阵列；第一数据信号线,用于电连接读写控制电路以及第一单元内的所述存储阵列；第二数据信号线,用于电连接读写控制电路以及所述第二单元内的所述存储阵列。本发明实施例的存储块具有功耗低的优势。

一种半导体存储器,包括：存储器芯片,所述存储器芯片中至少包括存储阵列；电压调节单元,所述电压调节单元用于将外部输入的第一电压转换为第二电压,以供所述存储阵列中的字线驱动电路使用,其中所述第一电压大于第二电压。本发明的半导体存储器减小了存储器芯片(或者半导体存储器)的功耗,同时电压被寄生电阻的消耗也较小,使得字线驱动电路上施加的第二电压大小达到预定值。