本申请涉及半导体集成电路制造技术领域,具体涉及一种容双节点翻转的SRAM存储单元。包括：锁存电路和传输电路,锁存电路包括八个反相器,八个反相器依次相连形成环形通路；当前反相器的输出端,与当前反相器的前一反相器第一输入端相连,形成当前反相器的存储节点；传输电路包括八个传输MOS管,任意一个传输MOS管对应连接一反相器的存储节点,且各个存储节点,按照环形通路的连接方向,通过对应传输MOS管依次交替地连接第一位线和第二位线；八个传输MOS管均连接字线,通过字线控制传输MOS管的导通；当前反相器的前一反相器第二输入端,连接当前反相器的在前第m个反相器输出端,在前第m个反相器的存储节点与前一反相器的存储节点共同连接同一位线。

本申请涉及半导体集成电路制造技术领域,具体涉及一种抗软错误的SRAM存单元。该SRAM存单元包括：锁存电路和传输电路；所述锁存电路包括M个环形相连的反相器,所述M为大于等于4的偶数；M个所述反相器,按照当前反相器的一输入端连接前一反相器的输出端,所述当前反相器的另一输入端连接后一反相器的输出端；所述传输电路包括M个传输MOS管,M个所述传输MOS管与M个所述反相器一一对应相连,所述传输MOS管将对应的反相器的输出端连接字线和位线。本申请提供的抗软错误的SRAM存储器,可以解决相关技术中不具有抗软错误性能,导致存储功能失效的问题。

一种非易失性存储器及其工作方法,所述非易失性存储器通过采用一个阻变式随机存储单元,即可以实现数据的非易失性存储,与采用两个阻变式随机存储单元的非易失性存储器相比,可以有效降低非易失性存储器的功耗,并可以提高非易失性存储器的集成度。

一种存储器装置,包括位于上述存储器装置的第一区域的多个存储器单元。存储器单元包括第一信号线、位于存储器装置的第一区域中的第一电路、以及位于存储器装置的第二区域中的多个逻辑电路。第二区域与第一区域具有不同的设计准则。第一电路被配置以被选择性地使能或去能。当第一电路被使能时,第一信号线与第二信号线并联地电性耦接。

本发明提供了一种面向异质集成的CMOS接口电路,包括：放大电路和双模码字转换电路。通过放大器电路实现信号放大,通过双模码字转换电路实现归零码转非归零码并输出。本发明公开的接口电路具有信噪比高,全自动进行归零码转非归零码,误码率低,延迟低,功耗低等优点；本发明适用于异质集成的接口电路中。

SRAM动态阵列电源控制电路,涉及集成电路技术,本发明包括至少一个输出电压选择器,所述输出电压选择器由电流输出端相连的第一MOS管和第二MOS管构成,其中第一MOS管的电流输入端接第一电平端VDD,第二MOS管的电流输入端接第二电平端Vcc,两个MOS管的电流输出端作为输出电压选择器的输出端,与SRAM存储单元的电源线连接。本发明采用了多阈值CMOS组合设计技术,使得本发明在提高性能的同时,降低了功耗。