本发明提供一种数据存储方法、数据存储装置、存储介质及产品。该方法包括：接收主机端设备发送的数据写入请求,并将所述数据写入请求对应的待写入初始数据块进行压缩获得压缩数据块；根据初始数据块的大小和压缩数据块的大小确定数据压缩率；根据所述压缩率从预设的多个流缓冲中确定匹配的流缓冲,并将所述压缩数据块写入匹配的流缓冲对应的缓冲空间中；将所述对应的缓冲空间中的压缩数据块存储至对应的存储空间内。本发明的方法,基于数据压缩率将数据进行分类,将数据压缩率相同或相近的数据分配至相应的流缓冲中,进而存储至相应的存储空间,不需要对应用或者文件系统内核的写入路径进行修改,使得分类存储过程更加便捷。

公开了一种用于对多个非易失性存储器(NVM)设备进行编程的装置和方法。每个NVM设备自生成并存储唯一加密密钥。每个NVM设备从与所有NVM设备通信地耦接的多设备编程系统同时接收图像。每个NVM设备使用这样的NVM设备的唯一加密密钥对所接收到的图像进行加密,以针对每个NVM设备产生唯一的加密图像。每个NVM设备将其唯一的加密图像存储在这样的NVM设备的非易失性存储器内。然后可以将唯一加密密钥安全地传输至主机设备,以对从NVM设备之一访问的图像进行解密。

一种应用MTJ的全减器,解决了现有在实现对全减器的MTJ随时写入时,在电源电压方向增加MOS管的方式导致写入功耗增大的问题,属于电子电路技术领域。本发明的一种应用MTJ的全减器,所述全减器包括1位全减器、两个写入电路和两个时钟逻辑控制电路；两个时钟逻辑控制电路输出的时钟信号同时发送两个写入电路；时钟逻辑控制电路均采用或非门电路实现；所述时钟逻辑控制电路的三个输入包括全减器工作时钟、正/反向写入的使能控制信号和正/反向写入的输入时钟信号。本发明通过加入控制门对写入电路的时钟进行控制,减少了写入电路时钟电源电压方向MOS管数量,达到降低写入功耗的目的。

一种半导体设备包括时钟门控电路和控制电路。时钟门控电路基于时钟信号输出门控时钟信号。响应于时钟启用信号具有启用值而在门控时钟信号中输出时钟信号的转变,并且响应于时钟启用信号具有禁用值而禁止在门控时钟信号中输出时钟信号的转变。控制电路包括基于时钟信号操作的第一部分。第一部分响应于禁用控制将时钟启用信号设置为禁用值,并且响应于唤醒控制将时钟启用信号设置为启用值。控制电路包括基于门控时钟信号操作的第二部分。第二部分在操作期间向第一部分提供禁用控制。

本发明公开了一种多模式输入的EEPROM芯片,特点是包括串行输入模块、并行输入模块、数据选择器、地址译码模块、数据总合模块和存储模块,地址译码模块用于将外部输入的串行数据或并行数据包含的地址信息转换成对应的块选地址信号、行地址信号和具有预设位数的位地址信号,数据选择器用于根据接收到的外部使能信号选择与当前的外部使能信号对应的串行数据或并行数据从数据输出端传输至数据总合模块,数据总合模块根据接收到的行地址信号将接收到的数据扩展到位宽与存储模块的位宽相一致的待存储数据并发送至存储模块,存储模块根据接收到的块选地址信号将待存储数据存储至对应的存储位置；优点是拥有两种不同的输入模式,实用性和切换灵活性较高。