内存操作能力预测方法
阅读说明：本技术 内存操作能力预测方法 (Memory operation capability prediction method ) 是由 林正隆 梁万栋 于 2020-04-01 设计创作，主要内容包括：一种内存操作能力预测方法,可由内存操作能力预测结构来实施,通过快速改变基本输出入系统(Basic Input/Output System,BIOS)频率与读写时序的延迟,使本发明的主板测试方式可以量测到精准的电压值与电流值,并且是接近实际上多颗动态随机存取内存(dynamic random access memory,DRAM)集成电路(integrated circuit,IC)芯片一起运用的方式,可在操作模式下量测出每一单颗DRAM IC芯片的操作区间范围,从而可以预测每一DRAM IC芯片的操作能力,进而能有效地进行各种条件下的操作能力测试,提升分类的精准值。(A memory operation ability prediction method can be implemented by a memory operation ability prediction structure, by quickly changing the frequency of a Basic Input/Output System (BIOS) and the delay of a read-write time sequence, the mainboard test mode of the invention can measure accurate voltage value and current value, and is close to the mode that actually a plurality of Dynamic Random Access Memory (DRAM) Integrated Circuit (IC) chips are applied together, and the operation interval range of each single DRAM IC chip can be measured under an operation mode, thereby predicting the operation ability of each IC chip, further effectively testing the operation ability under various conditions and improving the classified accurate value.)
技术领域
本发明有关于一种内存操作能力预测方法，尤其涉及一种可量测到精准的电压值与电流值的主板测试方式，特别是指通过快速改变基本输出入系统（Basic Input/OutputSystem，BIOS）频率与读写时序的延迟，可量测出每一单颗动态随机存取内存（dynamicrandom access memory, DRAM）集成电路（integrated circuit, IC）芯片的操作区间范围，从而可以预测每一DRAM IC芯片的操作能力，进而能有效地进行各种条件下的操作能力测试，提升分类的精准值的方法。
背景技术
在内存电路及装置的制造过程中，如动态随机存取内存（dynamic random accessmemory, DRAM），有必要测试该内存电路或装置。通常使用耦接至该内存电路或装置（亦即，被测装置(device under test, DUT)）的自动测试设备（automatic test equipment,ATE）来完成此测试：由该ATE产生某些预定测试信号，并将其传输至该DUT，且该自DUT接收响应信号并基于该等响应评估该DUT。
目前ATE本身就已经有提供精准的电压、电表与时序控制，基本上是自动化测试的分类。然而，因为像ATE的测试设备很昂贵，高测试成本削弱了价格竞争力；而且，测试结果所得的每一颗单颗集成电路（integrated circuit, IC）的操作能力都不是在操作的模式下进行测试，从而无法符合实际使用时需求。另外，已知的技术除了ATE之外，还有使用相对便宜且在实际操作模式下的主板来进行多颗IC一起测试，此方式比较接近实际上IC拿来操作应用的方式，所以主板是较多人选择使用的测试方法；然而，此方法最为人诟病的缺点在于其电压并不够准确、电流无法量测，从而无法得知众多IC中的哪一颗IC耗电量比较大，而时序控制方面又仅有频率能操作与不能操作的测试。因此主板虽是演练在实际操作模式下所进行的测试，但其分类并不够精准。
鉴此，尽管ATE这个方法在内存测试的领域已经是一种标准做法，但其测试装置的成本依旧很高，并且每一颗IC都不是在操作的模式下进行测试，而主板虽是在操作模式下测试但分类又不够精准。因此，一般无法符合使用者于实际使用时所需。
发明内容
本发明的主要目的在于，克服已知技术所遭遇的上述问题，并提供一种内存操作能力预测方法，通过快速改变BIOS频率与CL，使本发明的主板测试方式可以量测到精准的电压值与电流值，并且是接近实际上多颗DRAM IC芯片一起运用的方式，可量测出每一单颗DRAM IC芯片的操作区间范围，从而可以预测每一DRAM IC芯片的操作能力，进而能有效地进行各种条件下的操作能力测试，提升分类精准值。
为达以上目的，本发明所采用的技术方案是：一种内存操作能力预测方法，由内存操作能力预测结构来实施，该方法包含下列步骤：
步骤一：将数个待测内存模块（device under test, DUT）插接至主板上；
步骤二：启动该主板上一输入模块，将具有内存余裕测试功能的基本输出入系统（Basic Input/Output System，BIOS）读入如何测试该待测内存模块，而该内存余裕测试是在特定时序的操作模式下的内存测试模式；
步骤三：启动该主板上一切换模块，对每一待测内存模块依照量测电压或量测电流之一而切换量测模式，使每一待测内存模块进行该内存余裕测试；
步骤四：启动该主板上一量测模块以在不同量测模式下通过内存余裕测试量测每一待测内存模块的内存特性，该量测模块包括电压量测单元及电流量测单元，在切换于量测电压模式下可经由该电压量测单元量测每一待测内存模块的电力供应电压，而在切换于量测电流模式下可经由该电流量测单元量测流经每一待测内存模块的电流，并将量测到的每一待测内存模块的内存特性发送至该主板上的一处理模块；其中，该内存特性包括内存余裕测试量测所得的电压信息及电流信息；
步骤五：处理模块读取该量测模块发送的以内存余裕测试量测每一待测内存模块的内存特性，通过该内存余裕测试与电压及电流量测结合在一起，利用每一该待测内存模块可操作的区间通过不同的BIOS频率设定、不同的读写时序的延迟，记录每一该待测内存模块当前可操作的区间范围，藉此快速筛选、分类，使每一待测内存模块以内存余裕测试能单颗精准的操作，获得每一待测内存模块分类区间的精准值，以预测每一待测内存模块的操作能力。
于本发明上述实施例中，所述切换模块与该输入模块及每一该待测内存模块连接，该量测模块与该切换模块连接，该处理模块与该量测模块连接。
于本发明上述实施例中，每一该待测内存模块可为动态随机存取内存（dynamicrandom access memory, DRAM）集成电路（integrated circuit, IC）芯片。
于本发明上述实施例中，该处理模块可为中央处理单元（central processingunit, CPU）。
于本发明上述实施例中，所述内存余裕测试是在特定时序3200 MHz、3600 MHz或4000 MHz的操作模式下的内存测试模式。
于本发明上述实施例中，所述电压量测单元量测每一待测内存模块由小到大的电力供应电压，及该电流量测单元量测流经每一待测内存模块由小到大的电流。于本发明上述实施例中，所述处理模块更包括一储存单元，用以将每一待测内存模块当前可操作的区间范围记录至该储存单元中。
附图说明
图1是本发明的流程示意图。
图2是本发明的方块示意图。
标号对照：
主板100
待测内存模块1
输入模块2
切换模块3
量测模块4
电压量测单元41
电流量测单元42
处理模块5
储存单元51。
具体实施方式
请参阅图1及图2所示，分别为本发明的流程示意图、及本发明的方块示意图。如图所示：本发明为一种内存操作能力预测方法，由内存操作能力预测结构来实施，其包括数个待测内存模块（device under test, DUT）1、输入模块2、切换模块3、量测模块4以及处理模块5所构成。本发明的内存操作能力预测方法包含下列步骤：
步骤一s1：将数个待测内存模块（device under test, DUT）1插接至一主板100上，每一待测内存模块1可为动态随机存取内存（dynamic random access memory, DRAM）集成电路（integrated circuit, IC）芯片，为DRAM IC芯片 1至DRAM IC芯片N。
步骤二s2：启动主板100上该输入模块2，通过该输入模块2将具有内存余裕测试功能的基本输出入系统（Basic Input/Output System，BIOS）读入如何测试每一待测内存模块1；其中，该内存余裕测试是在特定时序的操作模式下的内存测试模式。
步骤三s3：启动该主板100上连接该输入模块2与每一待测内存模块１的切换模块3，对每一待测内存模块1依照量测电压或量测电流之一而切换量测模式，使每一待测内存模块1进行该内存余裕测试。
步骤四s4：启动该主板100上连接该切换模块3的量测模块4，在不同量测模式（量测电压或量测电流）下通过该量测模块4以内存余裕测试量测每一待测内存模块1的内存特性。该量测模块4包括电压量测单元41及电流量测单元42，在切换于量测电压模式下可经由该电压量测单元41量测每一待测内存模块1的电力供应电压，而在切换于量测电流模式下可经由该电流量测单元42量测流经每一该待测内存模块的电流，并将每一该待测内存模块１的内存特性回馈至该主板100上的处理模块5；其中，该内存特性包括在特定时序的操作模式下量测所得的电压信息及电流信息。
步骤五s5：该处理模块5连接该量测模块4，该处理模块5可为一中央处理单元（central processing unit, CPU），由该处理模块5读取该量测模块4在特定时序的操作模式下量测每一该待测内存模块1的内存特性，通过该内存余裕测试与电压及电流量测结合在一起，利用每一待测内存模块1可操作的区间是通过不同的BIOS频率设定、不同的读写时序的延迟，记录每一待测内存模块1当前可操作的区间范围，藉此快速筛选、分类，使每一待测内存模块１以内存余裕测试可以单颗精准的操作，获得每一该待测内存模块１分类区间的精准值，以预测（prediction）每一待测内存模块1的操作能力。如是，藉由上述揭露的流程构成全新的内存操作能力预测方法。
于一具体实施例中，本发明所提的内存余裕测试是在特定时序的操作模式下的内存测试模式中，特定时序的操作模式是：例如在3200 MHz、3600 MHz或4000 MHz的操作模式。实际运用时，可在每一待测内存模块1前方都设有侦测每一待测内存模块1内存特性的量测模块4，其包含以电压量测单元41及电流量测单元42以量测每一待测内存模块1的电压信息及电流信息，包括由该电压量测单元41量测每一待测内存模块1由小到大的电力供应电压，及该电流量测单元42量测流经每一待测内存模块1由小到大的电流。而且每一量测模块４都与处理模块5直接连接，使该处理模块5可得知每一待测内存模块11的内存特性；举例而言，当时序由BIOS设定在4000 MHz的操作模式下，测试时该量测模块4就在此时序下侦测每一待测内存模块１是否能读写每一待测内存模块1的电压与电流信息，若能成功读写的待测内存模块１即表示其在4000 MHz的操作模式下是可以通过测试。因此成功读写的待测内存模块１可以得知其在4000 MHz下的操作区间，依此方式，从而使各个特定时序的操作模式下的电压值与电流值皆可得知。再由该处理模块5去记录每一待测内存模块1剩余的余裕量，亦即将每一待测内存模块1的操作区间范围写入至一储存单元51中作记录。
本发明透过操作中的一些特定的参数（例如：参考电压(VREF)）可被测量与比较，藉由快速改变BIOS频率与CL设定，而把DRAM IC芯片分类出来，利用每颗DRAM IC芯片可操作的区间是通过不同的频率设定、不同的读写时序的延迟，从而得知每一颗DRAM IC芯片目前可操作的区间范围，通过如此快速的筛选，达成快速的分类，使每一单颗DRAM IC芯片在操作模式下可以单颗精准的操作，找出其分类区间的精准值，从而可以预测每一DRAM IC芯片的操作能力，进而让每一DRAM IC芯片在实际运行的时候可以有更高的操作效率。藉此，通过快速改变BIOS频率与CL，使本发明的主板测试方式可以量测到精准的电压值与电流值，并且是接近实际上多颗DRAM IC芯片一起运用的方式，可量测出每一单颗DRAM IC芯片的操作区间范围，从而能有效地进行各种条件下的操作能力测试，提升分类的精准值。
综上所述，本发明的一种记忆体操作能力预测方法，可有效改善现有技术的种种缺点，通过快速改变基本输出入系统（BIOS）频率与读写时序的延迟，使本发明的主板测试方式可以量测到精准的电压值与电流值，并且是接近实际上多颗动态随机存取内存（DRAM）集成电路（IC）芯片一起运用的方式，可量测出每一单颗DRAM IC芯片的操作区间范围，从而可以预测每一DRAM IC芯片的操作能力，因而能有效地进行各种条件下的操作能力测试，提升分类的精准值，进而使本发明能更进步、更实用、更符合使用者所须，确已符合发明专利申请的要件，依法提出专利申请。
但以上所述，仅为本发明的较佳实施例而已，当不能以此限定本发明实施的范围。因此，凡依本发明申请专利范围及发明说明书内容所作的简单的等效变化与修饰，皆应仍属本发明专利涵盖的范围内。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：内存操作条件检查方法