片上系统装置、扩频时钟生成器及其方法

本申请提供了一种片上系统装置、扩频时钟生成器及其方法。在一个实施例中,一种扩频时钟生成器包括耦接到N分频锁相环(PLL)的数字deltasigma调制器,其中,所述PLL包括离散时间电容倍增器环路滤波器。

2021-11-02

访问量：42

通过频带校准减少锁定时间的装置和方法

与减少锁定时间相关的设备和相关方法包括在启动期间预校准和存储锁相环(PLL)和/或注入锁定振荡器(ILO)自适应值,以及在速率变化期间装载预校准值。在说明性示例中,集成电路可以包括可在多个频带中的每一个频带内的频率处操作的可控频率电路。数据存储器可以存储与多个频带中的每个频率相关联的操作设置。状态机可以耦接到可控频率电路和数据存储器,该数据存储器被配置为响应于指令信号选择预定频带,从数据存储器提取与预定频带相关联的操作设置,并且将提取到的操作设置应用到可控频率电路。通过预校准,可以有利地减少在多速率串行器/解串器(SERDES)链路中速率变化期间的PLL和/或ILO锁定时间。

2021-10-26

访问量：52

一种锁相环

本申请公开了一种锁相环,涉及芯片技术领域,能够解决电荷泵的非理想特性时功耗大、噪声大以及电荷泵电路结构复杂的问题。锁相环包括电荷泵,电荷泵包括一对电流源,两条差分路径,电荷泵还包括第一开关管和第二开关管,第一开关管和第二开关管分别被设置在两条差分路径上,电荷泵还包括第一辅助管和第二辅助管,第一辅助管的栅极被耦合至第一开关管的栅极,第二辅助管的栅极被耦合至第二开关管的栅极,第一辅助管的第一端被耦合至第一电流源,第一辅助管的第二端被耦合至第二开关管的第二端,第二辅助管的第一端被耦合至第一电流源,第一辅助管的第二端被耦合至第一开关管的第二端。本申请实施例用于抑制电荷泵的非理想因素。

2021-10-26

访问量：47

一种低相噪窄带频率合成器

本发明提供一种低相噪窄带频率合成器,包括输入功分电路、第一混频器、第二混频器、第三混频器、第一功分器、第二功分器、输出滤波电路、基带信号发生电路、内插锁相环电路、第一滤波放大电路、DDS信号发生电路、反馈电路、点频信号发生电路、第二滤波放大电路等；通过设置的基带信号发生电路、DDS信号发生电路、点频信号发生电路、内插锁相环电路、第一混频器、第二混频器和第三混频器等可以根据输入信号生成对应的输出信号；其中,基带信号发生电路产生的信号经过两次混频后再与点频信号发生电路产生的信号进行混频,最后通过输出滤波电路进行滤波处理后就可以得到一段窄带的低相噪、低杂散、快速调频的频率输出信号。

2021-10-22

访问量：32

频率切换电路

本公开提供了一种频率切换电路,包括：第一锁相环,其具有第一参考输入端和第一组输出端,并且被配置为通过第一参考输入端接收第一参考时钟信号,基于第一参考时钟信号生成第一组时钟信号,并通过第一组输出端输出第一组时钟信号,其中,第一组时钟信号中的各时钟信号的频率是相互独立的,并且各时钟信号的频率之间是单调变化的；以及至少一个多路复用器,第一锁相环的第一组输出端中的至少一部分输出端连接到至少一个多路复用器的输入端,至少一个多路复用器被配置为接收第一组时钟信号中的至少一部分作为至少一个多路复用器的候选时钟信号集合,并基于候选时钟信号集合输出具有期望频率的期望时钟信号作为频率切换电路的输出。

2021-10-22

访问量：35

用于60G室内高速无线通信的毫米波亚谐波注入锁定锁相环

本发明公开了一种用于60G室内高速无线通信的毫米波亚谐波注入锁定锁相环,可输出低相位噪声、低抖动的14.04～16.74GHz差分信号和57～66GHz差分信号。采用本发明,在五个工艺角(TT,FF,SS,FS,SF)下,输出频率范围均可满足14.04～16.74GHz和57～66GHz,在输出频率为14.04～16.74GHz处的相位噪声优于-120dBc/Hz@500KHz,在输出频率为57～66GHz处的相位噪声优于-106dBc/Hz@500KHz。

2021-10-22

访问量：45

一种锁相环电路及其校准方法和装置

本申请提供一种锁相环电路及其校准方法和装置,该锁相环电路包括鉴相单元、二路选择单元、压控振荡单元、分频单元以及数字算法单元；鉴相单元的输出端与所述二路选择单元的第一输入端连接,二路选择单元的第二输入端用于连接一预设电压信号,二路选择单元的输出端通过压控振荡单元连接分频单元,分频单元的输出端连接所述鉴相单元的第二输入端,鉴相单元的第一输入端用于连接第一频率信号,数字算法单元分别连接鉴相单元的第一输入端、鉴相单元的第二输入端、鉴相单元的输出端、二路选择单元的控制端、压控振荡单元以及分频单元的控制端。

2021-10-22

访问量：32

一种基于可编程三分频器的锁相环自动频率校准器

本发明提供了一种基于可编程三分频器的锁相环自动频率校准器,该频率校准器利用参考信号对反馈信号进行复位的方式,无需采用任何计数器,无需增加额外的时钟电路,可以精确采集到单个周期下参考信号和反馈信号的大小。利用可编程三分频电路对参考和反馈信号进行充电,然后进行充电电压的比较,使得锁定时间只受到参考时钟信号的影响,把锁相环自动频率时间缩减到百纳秒级别。

2021-10-22

访问量：60

一种应用于双路径锁相环的自动电流校准电荷泵电路

本发明公开了一种应用于双路径锁相环的自动电流校准电荷泵电路,包括鉴频鉴相器、第一电荷泵模块、第二电荷泵模块、第一环路滤波器模块、第二环路滤波器模块、第一校准逻辑模块、第二校准逻辑模块、压控振荡器、分频器和检测模块,其中,所述第一电荷泵模块、所述第一环路滤波器模块和所述第一校准逻辑模块形成积分路径,所述第二电荷泵模块、所述第二环路滤波器模块和所述第二校准逻辑模块连接形成比例路径,所述压控振荡器由所述比例路径和所述积分路径两条控制路径共同调谐控制。该电路使得电荷泵的上下拉电流匹配度大大提高,降低了系统稳定后的压控振荡器控制电压上的纹波大小,极大抑制了锁相环的参考杂散使锁相环达到了更好的性能。

2021-10-22

访问量：44

时间同步方法及装置、网络节点设备

本公开实施例提供一种时间同步方法,包括：调节阶段,所述调节阶段包括N个调节周期,N为大于1的整数；在每个调节周期,至少根据预先获取的与该调节周期对应的频率控制字生成物理时钟信号,并至少根据所述物理时钟信号和物理时间偏差转换出逻辑时间；在每个调节周期生成的物理时钟信号的时钟斜率均达到各自对应的目标值,N个调节周期的物理时钟信号的时钟斜率的目标值逐渐接近于1；所述时钟斜率为基于所述物理时钟信号生成的物理时间与参考时间的关系曲线的斜率；所述物理时间偏差为：第N个调节周期的物理时钟信号在第N个调节周期的结束时刻所对应的物理时间与参考时间之间的时间差。本公开实施例还提供一种时间同步装置和网络节点设备。

2021-10-12

访问量：28