阅读说明：本技术 HfO2基栅介质层材料及其制备方法和半导体器件 (HfO2Base gate dielectric layer material, preparation method thereof and semiconductor device ) 是由 裘三君 于 2020-07-16 设计创作，主要内容包括：本发明涉及一种HfO<Sub>2</Sub>基栅介质层材料,包括Y<Sub>2</Sub>O<Sub>3</Sub>,且在所述HfO<Sub>2</Sub>基栅介质层材料中,Y原子个数百分比为0.01-28％。本发明的HfO<Sub>2</Sub>基栅介质层材料,掺杂有Y原子个数百分比为0.01-28％的Y<Sub>2</Sub>O<Sub>3</Sub>,可以有效降低SiC的界面态密度,提高栅介质层质量,同时解决了SiC半导体器件栅极漏电流大,耐压不足的问题,提高了SiC器件的性能。(The invention relates to HfO 2 A base gate dielectric layer material including Y 2 O 3 And in the HfO 2 In the material of the basic grid dielectric layer, the atomic percentage of Y is 0.01-28%. HfO of the invention 2 A base gate dielectric layer material doped with Y atom percentage of 0.01-28% 2 O 3 The method can effectively reduce the interface state density of SiC, improve the quality of a gate dielectric layer and simultaneously solve the problem of a SiC semiconductor device gateThe leakage current is large, the voltage resistance is insufficient, and the performance of the SiC device is improved.)

HfO2基栅介质层材料及其制备方法和半导体器件

技术领域

本发明属于半导体材料技术领域，具体涉及一种HfO₂基栅介质层材料及其制备方法和半导体器件。

背景技术

硅基半导体材料是以硅材料为基础发展起来的新型材料，包括半导体绝缘层上的锗硅材料、多孔硅、微晶硅以及以硅为基底异质外延其他化合物半导体材料等。相比于传统的SiO₂等硅基半导体材料，以SiC为代表的第三代半导体材料不仅具有禁带宽、热导率高、击穿场强高、饱和电子漂移速率高等特点，而且还具有很好的物理及化学稳定性、足够强的抗辐照能力和较高的机械强度等，具有广阔的发展潜力。因此，SiC越来越多地被用于研制高温、大功率、高频功率的半导体器件。

目前，SiC基MOS功率器件的绝缘栅介质层主要通过高温热氧化SiC表面，形成SiO₂介质层，再进行退火处理。但是，热氧化SiC衬底而形成的SiO₂层与SiC衬底之间有较多的界面态，这些界面态对载流子的散射会导致MOS器件沟道的载流子迁移率比SiC材料低一个数量级，从而影响了SiC基半导体材料的性能。另外，由于SiC表面高温氧化后，会有大量碳颗粒残余，导致SiO₂介质层质量变差，功率器件的栅极漏电流很大，加大了驱动芯片的功耗，并且导致栅极介质层耐压不理想。

因此，亟待研究一种用于SiC基的新绝缘介质层材料，以提高栅介质层质量同时降低SiC界面态密度，解决栅极介质层不理想，栅极漏电流流大的问题，从而提高SiC半导体器件的性能。

发明内容

本发明提供了一种掺杂Y₂O₃的HfO₂基栅介质层材料，可以降低SiC的界面态密度，提高栅介质层质量，同时解决了SiC半导体器件栅极漏电流大，耐压不足的问题，提高了SiC器件的性能。

本发明还提供了一种掺杂Y₂O₃的HfO₂基栅介质层，降低了SiC的界面态密度，质量优异，同时解决了SiC半导体器件栅极漏电流大，耐压不足的问题，提高了SiC器件的性能。

本发明还提供了一种半导体器件，包括掺杂Y₂O₃的HfO₂基栅介质层，所述半导体器件具有较低的SiC界面态密度，且栅极漏电流小，耐压性强，性能良好。

本发明还提供了上述半导体器件在MOS电容结构和/或NMOSFET电容结构中的应用。

本发明还提供了所述半导体器件的制备方法，工艺简单，便于规模化生产，利用本发明方法制备半导体器件，栅极漏电流小，耐压性强，安全性和稳定性良好。

本发明提出的技术方案是：

第一方面，本发明提出一种HfO₂基栅介质层材料，包括Y₂O₃，且在所述HfO₂基栅介质层材料中，Y原子个数百分比为0.01-28％。

本发明中，在HfO₂基栅介质层材料中掺杂Y原子个数百分比约为0.01-28％的Y₂O₃，例如5-15％，0.5-5％，2-8％，15-28％，10-15％，可以有效降低SiC的界面态密度，提高栅介质层质量，同时解决了SiC半导体器件栅极漏电流大，耐压不足的问题，提高了SiC器件的性能。

第二方面，本发明提出一种HfO₂基栅介质层，由上述的HfO₂基栅介质层材料制备，并设置在SiC衬底上，且所述HfO₂基栅介质层与所述SiC界面态密度为1×10⁹-9.9×10¹⁰/cm²，5×10¹⁰/cm²，1/cm²，9.9×10¹⁰/cm²，2×10¹⁰/cm²，4×10¹⁰/cm²，9×10¹⁰/cm²，8×10¹⁰/cm²，6×10¹⁰/cm²。

本发明的HfO₂基栅介质层，通过掺杂Y原子个数百分比为0.01-28％的Y₂O₃，可以降低SiC的界面态密度，提高栅介质层质量，同时解决了SiC半导体器件栅极漏电流大，耐压不足的问题，提高了SiC器件的安全性和稳定性。

本发明对SiC衬底不作特别限定，可以理解，在SiC衬底的基础上进行常规的设置均在本发明的保护范围内。例如，可以对SiC衬底进行掺杂，在掺杂浓度约为4.8×10¹⁵-5.2×10¹⁵cm^-3的P型SiC衬底下设置掺杂浓度约0.8×10¹⁵-1.2×10¹⁵cm^-3的N型SiC衬底。

如果HfO₂基栅介质层厚度过大有可能会影响半导体器件的性能，HfO₂基栅介质层厚度过小又有可能无法实现效果。因此，本发明对HfO₂基栅介质层厚度的厚度作了限定，发明人研究发现，当HfO₂基栅介质层厚度大概为10-100nm时，例如40-60nm，可以更好地降低SiC的界面态密度，提高栅介质层质量，更利于提高SiC器件的安全性和稳定性。

第三方面，本发明提出一种半导体器件，所述半导体器件包括上述的HfO₂基栅介质层。

本发明的半导体器件的HfO₂基栅介质层掺杂有Y原子个数百分比为0.01-28％的Y₂O₃，有效降低了SiC的界面态密度，同时解决了SiC半导体器件栅极漏电流大，耐压不足的问题，提高了SiC器件的安全性和稳定性。

第四方面，本发明提出了所述半导体器件在MOS电容结构和/或NMOSFET电容结构中的应用。

第五方面，本发明提出了所述半导体器件的制备方法，包括如下步骤：

首先清洁所述SiC衬底，并去除SiC表面的氧化层，然后将其干燥；

采用磁控溅射法在预处理过的所述SiC衬底上制备所述HfO₂基栅介质层；

在所述HfO₂基栅介质层上制备金属电极。

本发明中，清洁所述SiC衬底的方法可以采用本领域常规的方法，只要实现对SiC衬底的清洁即可，例如可以采用传统的RCA技术进行清洁。在去除SiC表面氧化层时，可以采用酸溶液浸泡的方式，例如，浓度约为1-5％的HF，也可以采用本领域常规的其他方式，本发明对此不作特别限定。干燥的方式可以采取自然干燥，烘干等。

在本发明中，采用溅射法可以精确控制栅介质层的厚度，从而可以得到高保形性、高质量的HfO₂基栅介质层。本发明对金属电极的制备方法不作特别限定，采用本发明的常规技术手段即可实现，例如，可以采用lift-off或者hardmask的方法淀积金属，也可以采用PVD工艺溅射得到金属电极。

本发明的半导体器件的制备方法，工艺简单，便于规模化生产，利用本发明方法制备的半导体器件，栅极漏电流小，耐压性强，安全性和稳定性良好。

作为本发明方法的

具体实施方式

，所述的半导体器件的制备方法，还包括如下步骤：在所述金属电极上沉积光刻胶，然后光刻得到栅极图形，再刻蚀所述金属电极得到栅电极。

作为本发明方法的具体实施方式，所述金属电极的厚度为50-300nm，例如80-100nm，50-90nm，100-200nm，200-300nm，150-250nm。

当然，可以根据预设的需求选择合适的金属元素，可以选自Al、Pt、W、Ni或Au中的一种，例如Ni。

本发明的掺杂Y₂O₃的HfO₂基栅介质层材料，可以降低SiC的界面态密度，提高栅介质层质量，同时解决了SiC半导体器件栅极漏电流大，耐压不足的问题，提高了SiC器件的性能。另外，本发明的掺杂Y₂O₃的HfO₂基栅介质层，降低了SiC的界面态密度，质量优异，同时解决了SiC半导体器件栅极漏电流大，耐压不足的问题，提高了SiC器件的性能。

本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

图1-图7为实施例1的NMOSFET结构的SiC半导体器件的制备工艺流程中的各结构示意图；

图8-图9为实施例2的MOS结构的SiC半导体器件的制备工艺流程中的各结构示意图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。

下面详细描述本发明：

实施例1

实施例1提出了一种NMOSFET结构的SiC半导体器件，其制备方法包括如下步骤：

(1)如图1所示，在净掺杂浓度为1×10¹⁸cm^-3的N型衬底上外延一层掺杂浓度为5×10¹⁵cm^-3的P型SiC衬底101。然后用传统的RCA清洗工艺清洗SiC衬底，再在浓度为2％的HF中浸泡3分钟以去除SiC表面的氧化层，然后用N₂将SiC衬底吹干。接着利用LOCOS的方法进行场区隔离，具体工艺为：先生长缓冲氧化层并利用LPCVD工艺淀积Si₃N₄，然后光刻形成场区102，如图1所示。

(2)采用反应溅射方法生长厚度为40nm的HfO₂栅介质层103，HfO₂栅介质层103中掺杂有Y原子个数百分比为15％的Y₂O₃，如图2所示。

(3)利用磁控溅射沉积方法生长一层约为100nm厚的Au金属层104，如图3所示。

(4)然后在Au金属层104上淀积一层光刻胶105，并光刻形成栅极图形，然后刻蚀Au金属层104形成栅电极，如图4所示。

(5)进行P型离子注入形成源区106和漏区107，并在1650℃的温度下退火30分钟以激活杂质，如图5所示。

(6)去除光刻胶105，并淀积一层二氧化硅，然后利用各向异性刻蚀的方法刻蚀二氧化硅层形成侧墙108，并刻蚀栅介质层103露出源、漏区，如图6所示。

(7)利用PVD工艺溅射一层金属Ni，并在900℃的温度下快速热退火1min，之后进行选择性刻蚀金属Ni，形成源接触109和漏接触110，如图7所示。

实施例2

实施例2提出了一种MOS电容结构的SiC半导体器件，其制备方法包括如下步骤：

(1)利用传统的RCA清洗工艺清洗SiC衬底201，之后在浓度为2％的HF中浸泡3分钟以去除SiC表面的氧化层，然后用N₂吹干。接下来，采用反应溅射方法生长厚度为60nm的HfO₂栅介质层202，HfO₂栅介质层202中掺杂有Y原子个数百分比为5％的Y₂O₃，如图8所示。

(2)在HfO₂栅介质层202上利用lift-off方法淀积厚度为80nm的Pt金属电极203，如图9所示。

对比例1

对比例1与实施例1的区别仅在于，对比例1的HfO₂不掺杂Y₂O₃，其他方法和参数均相同。

对比例2

对比例2与实施例2的区别仅在于，实施例2的HfO₂不掺杂Y₂O₃，其他方法和参数均相同。

分别测量各实施例与对比例的栅极漏电流和界面密度，结果如表1所示。

本发明的栅极漏电流采用如下标准：

检测标准：半导体测试方法测试标准MIL-STD-750E 2006方法3411.1

综上，本发明的掺杂Y₂O₃的HfO₂基栅介质层材料，可以降低SiC的界面态密度，提高栅介质层质量，同时解决了SiC半导体器件栅极漏电流大，耐压不足的问题，提高了SiC器件的性能。本发明的掺杂Y₂O₃的HfO₂基栅介质层，降低了SiC的界面态密度，质量优异，同时解决了SiC半导体器件栅极漏电流大，耐压不足的问题，提高了SiC器件的性能。本发明的半导体器件，具有较低的SiC界面态密度，且栅极漏电流小，耐压性强，性能良好。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。