阅读说明：本技术 半导体元件 (Semiconductor device with a plurality of semiconductor chips ) 是由 陈敏璋 易圣涵 吕承轩 于 2019-04-18 设计创作，主要内容包括：一种半导体元件,其包括基板、第一含锆氧化物层、第一金属氧化物层及顶电极。第一含锆氧化物层位于基板上方且具有铁电性或反铁电性。第一金属氧化物层与第一含锆氧化物层接触。第一金属氧化物层的厚度小于第一含锆氧化物层的厚度。顶电极位于第一含锆氧化物层上方。(A semiconductor device includes a substrate, a first zirconium-containing oxide layer, a first metal oxide layer, and a top electrode. The first zirconium-containing oxide layer is located above the substrate and has ferroelectricity or antiferroelectricity. The first metal oxide layer is in contact with the first zirconium-containing oxide layer. The thickness of the first metal oxide layer is less than the thickness of the first zirconium-containing oxide layer. A top electrode is over the first zirconium-containing oxide layer.)

半导体元件

技术领域

本揭露是关于半导体元件。

背景技术

次临限摆幅是晶体管的电流-电压特性曲线的特征。在次临限区域中，漏极电流行为类似于正向偏压二极管的指数增加的电流。在漏极电压、源极电压及体电压固定的情况下的对数漏极电流相对于栅极电压的曲线将在此金属氧化物半导体场效晶体管(MOSFET)工作区域中显示近似对数线性的行为。为改良次临限特性，已提出使用铁电材料的负电容场效晶体管(NC-FET)。

发明内容

在一些实施例中，半导体元件包括基板、第一含锆氧化物层、第一金属氧化物层及顶电极。第一含锆氧化物层位于基板上方且具有铁电性或反铁电性。第一金属氧化物层与第一含锆氧化物层接触。第一金属氧化物层的厚度小于第一含锆氧化物层的厚度。顶电极位于第一含锆氧化物层上方。

附图说明

本揭露阅读以下详细叙述并搭配对应的附图，可了解本揭露的多个样态。需留意的是，附图中的多个特征并未依照该业界领域的标准作法绘制实际比例。事实上，所述的特征的尺寸可以任意的增加或减少以利于讨论的清晰性。

图1A及图1B分别分别绘示绘示铁电性及反铁电性的能量相对于极化示意图；

图2A绘示在具有三角形波的电场期间所积分的暂态电流的示意图，其中Ec为矫顽电场；

图2B绘示表示为E(t)的交流电场讯号的示意图，此交流电场讯号是时间的函数；

图2C绘示铁电材料的例示性极化-电场(P-E)迟滞回路的示意图；

图3A绘示反铁电性的电流密度相对于电场的示意图；

图3B绘示反铁电性的极化相对于电场的图；

图4A及图4D是根据本揭露的一些实施例的半导体结构的实例；

图4B及图4C绘示图4A的半导体结构的叠加于暂态电流-电场(I-E)回路的极化-电场(P-E)迟滞回路的示意图；

图4E绘示图4D的半导体结构的叠加于暂态电流-电场(I-E)回路的极化-电场(P-E)迟滞回路的示意图；

图5A至图5C绘示制造根据本揭露的一些实施例的图4D的半导体结构的示意图；

图6A及图6C是根据本揭露的一些实施例的半导体结构的实例；

图6B及图6D分别绘示图6A及图6C的半导体结构的叠加于暂态电流-电场(I-E)回路的极化-电场(P-E)迟滞回路的示意图；

图6E及图6F分别绘示图4A及图6C中的半导体结构而言的叠加于暂态电流-电场(I-E)回路的极化-电场(P-E)迟滞回路的示意图；

图7A至图7C绘示制造根据本揭露的一些实施例的图6A的半导体结构的示意图；

图8A至图8D绘示制造根据本揭露的一些实施例的图6C的半导体结构的示意图；

图9A及图9C是根据本揭露的一些实施例的半导体结构的实例；

图9B及图9D分别绘示图9A及图9C的半导体结构的叠加于暂态电流-电场(I-E)回路的极化-电场(P-E)迟滞回路的示意图；

图10A至图10C绘示制造根据本揭露的一些实施例的图9C的半导体结构的示意图；

图11A及图11C是根据本揭露的一些实施例的半导体结构的实例；

图11B及图11D分别绘示图11A及图11C的半导体结构的叠加于暂态电流-电场(I-E)回路的极化-电场(P-E)迟滞回路的示意图；

图12A、图12C及图12E是根据本揭露的一些实施例的半导体结构的实例；

图12B、图12D及图12F分别绘示图12A、图12C及图12E的半导体结构的叠加于暂态电流-电场(I-E)回路的极化-电场(P-E)迟滞回路的示意图；

图13A至图13C绘示制造根据本揭露的一些实施例的图12C的半导体结构的示意图；

图14A至图14D绘示制造根据本揭露的一些实施例的图12E的半导体结构的示意图；

图15A及图15C是根据本揭露的一些实施例的半导体结构的实例；

图15B及图15D分别绘示图15A及图15C中的半导体结构而言的叠加于暂态电流-电场(I-E)回路的极化-电场(P-E)迟滞回路的示意图；

图16A至图16C绘示制造根据本揭露的一些实施例的图15C的半导体结构的示意图；

图17A及图17C是根据本揭露的一些实施例的半导体结构的实例；

图17B及图17D分别绘示图17A及图17C的半导体结构的叠加于暂态电流-电场(I-E)回路的极化-电场(P-E)迟滞回路的示意图；

图17E及图17F分别绘示图17A及图17C的半导体结构的叠加于暂态电流-电场(I-E)回路的极化-电场(P-E)迟滞回路的示意图；

图18是根据本揭露的各种态样的半导体结构的制造方法的流程图；

图19至图21绘示根据一些实施例的对应于图18的流程图的半导体结构的横截面示意图；以及

图22至图56绘示根据本揭露的一些实施例的半导体结构的横截面示意图。

具体实施方式

以下将以附图及详细说明清楚说明本揭露的精神，任何所属技术领域中具有通常知识者在了解本揭露的实施方式后，当可由本揭露所教示的技术，加以改变及修饰，其并不脱离本揭露的精神与范围。举例而言，叙述“一特征形成于第二特征上方或上”，于实施方式中将包含第一特征及第二特征具有直接接触；且也将包含第一特征和第二特征为非直接接触，具有额外的特征形成于第一特征和第二特征之间。此外，本揭露在多个范例中将重复使用元件标号以和/或文字。重复的目的在于简化与厘清，而其本身并不会决定多个实施方式以和/或所讨论的配置之间的关系。

此外，方位相对词汇，如“在…之下”、“下面”、“下”、“上方”或“上”或类似词汇，在本文中为用来便于描述绘示于附图中的一个元件或特征至另外的元件或特征的关系。方位相对词汇除了用来描述装置在附图中的方位外，其包含装置于使用或操作下的不同的方位。当装置被另外设置(旋转90度或者其他面向的方位)，本文所用的方位相对词汇同样可以相应地进行解释。以下实施例揭露可用于具有提升的次临限摆幅的负电容鳍式场效晶体管(negative-capacitance fin field effect transistor；NC-FinFET)的铁电(ferroelectricity)或反铁电(antiferroelectricity)电容结构。

随着晶体管尺寸缩小，持续降低电压(例如电源)是超低功率元件的目标。然而，缩小电压将遇到具有60mV/decade的次临限摆幅的物理限制瓶颈，其伴随着较高的关闭状态漏电流(off-state leakage current)。将负电容引入金属氧化物半导体场效晶体管(Metal Oxide Semiconductor FET；MOSFET)的栅极堆叠的负电容场效晶体管(NC-FET)将克服此问题。负电容可起因于栅极堆叠中的介电层的铁电性或反铁电性。

参阅图1A及图1B。图1A及图1B分别绘示铁电性及反铁电性的能量相对于极化的图。如图1A所绘示，具有铁电性的材料拥有不同非零极化的两个或两个以上稳定状态且因此在不施加电场的情况下显示非零极化。因此，能通过所施加的电场将具有铁电性的材料在不同的极化状态之间切换。相比之下，如图1B所绘示，具有反铁电性的材料具有零极化(非极性反铁电(AFE)相)的稳定状态及非零极化(极性铁电(FE)相)的两个介稳状态，且因此在不施加电场的情况下不显示极化。然而，当施加电场时反铁电材料能切换至非零极化的两个原始介稳状态中的一者(反铁电(AFE)相->铁电(FE)相)。一旦移除所施加的电场，此等材料切换回零极化的稳定状态(铁电(FE)相->反铁电(AFE)相)。

参阅图2A至图3B。图2A绘示在具有三角形波的电场期间的暂态电流的示意图，其中Ec为矫顽电场。图2B绘示表示为E(t)的交流电流(AC)电场讯号的图，此电场讯号是时间的函数。图2C绘示铁电材料的例示性极化-电场(P-E)迟滞回路的图，其中Pr为残余极化量且Ec为矫顽电场。图3A绘示反铁电材料的电流密度相对于电场的图。图形中的标记“AFE-FE”代表切换峰起因于非极性反铁电相至极性铁电相的转换。图3B绘示反铁电材料的极化相对于电场的图。可使用利用具有三角波形(见图2B)的三角电场的动态迟滞量测来量测铁电性或反铁电性，且可通过对时间积分电流而获得极化量。当呈铁电性或反铁电性的材料经历不同极化状态之间的切换时，此材料引起切换电流及极化的突然变化，其分别对应于暂态电流-电场(I-E)回路(见图2A及图3A)中的峰及极化-电场(P-E)迟滞回路(见图2C及图3B)中的陡坡。待发生的切换过程存在着待克服的能障，因此，切换过程发生于电场超过临限值时，其导致呈铁电性或反铁电性的材料的极化-电场(P-E)回路中的迟滞行为。

一旦正三角电场施加于呈铁电性的材料，若上升场超过临限值则发生切换操作，此上升场亦称为矫顽电场(coercive field；Ec)，且此切换操作对应于稳定状态自正极化切换至负极化。若以负三角电场施加，则极化符号相反。此铁电性显示具有两个峰的暂态电流-电场(I-E)回路(见图2A)及单一迟滞极化-电场(P-E)回路(见图2C)。

相比之下，在材料呈反铁电性的情况下，当施加正三角电场时发生两个切换操作。当上升场超过一临限值(EF)时发生第一切换且材料经历自其非极性状态(AFE相)至正极化状态(FE相)的切换。此切换过程称为反铁电材料的“电场诱发相转换”。当下降场降至小于上述临限值(EF)的另一临限值(EA)时发生第二切换，且材料自其极性状态(FE相)切换至其非极性状态(AFE相)(见图3B)。又，若以负三角电场施加，则极化符号相反。因此，呈反铁电性的材料具有包括四个峰的I-E回路(见图3A)及双迟滞P-E回路(见图3B)。

含锆氧化物材料的铁电性或反铁电性的调变将被提供且将于下文中更详细地论述。所对应的迟滞回路如图4B、图4C、图4E、图6B、图6D至图6F、图9B、图9D、图11B、图11D、图12B、图12D、图12F、图15B、图15D、图17B、图17D至图17F所绘示，图中各描绘第一曲线4P1、第一曲线4P2、第一曲线4P3、第一曲线6P1、第一曲线6P2、第一曲线6P3、第一曲线6P4、第一曲线9P1、第一曲线9P2、第一曲线11P1、第一曲线11P2、第一曲线12P1、第一曲线12P2、第一曲线12P3、第一曲线15P1、第一曲线15P2、第一曲线17P1、第一曲线17P2、第一曲线17P3及第一曲线17P4。第一曲线代表单位为微库仑每平方厘米(microcoulombs per squaredcentimeter)的极化电荷相对于单位为微伏每厘米(microvolts per centimeter)的电场，例如图4B中的第一曲线4P1。对应于铁电结构的暂态电流-电场(I-E)回路亦绘示于图4B、图4C、图4E、图6B、图6D至图6F、图9B、图9D、图11B、图11D、图12B、图12D、图12F、图15B、图15D、图17B、图17D至图17F中，其中图中各描绘第二曲线4J1、第二曲线4J2、第二曲线4J3、第二曲线6J1、第二曲线6J2、第二曲线6J3、第二曲线6J4、第二曲线9J1、第二曲线9J2、第二曲线11J1、第二曲线11J2、第二曲线12J1、第二曲线12J2、第二曲线12J3、第二曲线15J1、第二曲线15J2、第二曲线17J1、第二曲线17J2、第二曲线17J3及第二曲线17J4。第二曲线代表单位为微安每平方微米的电流密度相对于单位为微伏每厘米的电场，例如图4B中的第二曲线4J1。

图4A是根据一些实施例的半导体结构1的实例。如图4A所示，底电极104、二氧化锆层106及顶电极108依序形成于基板102上方。底电极104、二氧化锆层106及顶电极108的组合作为金属-绝缘体-金属(metal-insulator-metal；MIM)电容器，其中底电极104及顶电极108为MIM电容器的金属层，且二氧化锆层106为金属层之间的介电层且具有铁电性或反铁电性。在一些实施例中，底电极104及/或顶电极108用铂(Pt)或其他合适的金属制成。在一些实施例中，基板102用硅或其他合适的半导体制成。基板102可为具有例如p型掺杂剂(例如硼)的硅基板。

利用由用于铁电体的朗道(Landau)模型得出的方程式V＝(2αQ+4βQ³)*T，而计算由底电极104、二氧化锆层106及顶电极108形成的MIM电容器上的电压，其中α及β为非等向性常数，Q为表面电荷密度且T为铁电(或反铁电)层厚度。当在MIM电容器上施加电压时，电压由于铁电MIM电容器上的诱发负电压而放大，导致当MIM电容器用于负电容场效晶体管(亦即NC-FET)中时小于60mV/decade的次临限摆幅。

图4B及图4C绘示具有不同厚度的二氧化锆(ZrO₂)层的半导体结构1而言的叠加于暂态电流-电场(I-E)回路的极化-电场(P-E)迟滞回路的示意图。更详细而言，图4B所绘示的图对应于具有厚度约10.3纳米的二氧化锆层106的半导体结构1，图4C所绘示的图对应于具有厚度约6.4纳米的二氧化锆层106的半导体结构1。将图4B中的曲线4P1、曲线4J1与图4C中的曲线4P2、曲线4J2比较，具有厚度约6.4纳米的二氧化锆层106比具厚度约10.3纳米的二氧化锆层106显示更弱的铁电性(例如更小的残余极化量及更宽的转换磁场分布)。因此，缩小二氧化锆层106的大小将导致铁电性减弱，如图4B及图4C所绘示。

图4D绘示类似于半导体结构1的另一半导体结构2，两者的区别在于底电极104与二氧化锆层106之间的晶种层110。更详细而言，半导体结构2包括用二氧化铪(HfO₂)制成且在具有厚度约6.4纳米的二氧化锆层106之下的晶种层110。图4E绘示半导体结构2的叠加于暂态电流-电场(I-E)回路的极化-电场(P-E)迟滞回路的示意图。将图4E中的曲线4P3、曲线4J3与图4C中的曲线4P2、曲线4J2比较，半导体结构2的铁电性及迟滞行为与无晶种层的半导体结构1相比得以增强(例如更大的残余极化量及更窄的转换磁场分布)。基于图4B、图4C及图4E，可知薄二氧化锆(ZrO₂)层(厚度小于10纳米)的铁电性不令人满意，但二氧化铪(HfO₂)晶种层及直接沉积于二氧化铪(HfO₂)晶种层上的薄二氧化锆(ZrO₂)层的组合结构具有提升的铁电性。此外，晶种层110的厚度小于二氧化锆层106的厚度，使得层110及层106的组合结构的厚度可足够薄以满足缩小尺寸的要求。在一些实施例中，晶种层110的厚度介于约1纳米至约5纳米。举例而言，图4E所得到的示意图的晶种层110具有约2.3纳米的厚度。

图5A至图5C绘示制造根据本揭露的一些实施例的图4D的半导体结构2的示意图。如图5A所示，底电极104形成于基板102上方，且晶种层110形成于底电极104上方。在一些实施例中，底电极104用铂(Pt)或其他合适的导电材料制成，且使用诸如电镀、化学气相沉积(chemical vapor deposition；CVD)、原子层沉积(atomic layer deposition；ALD)、物理气相沉积(physical vapor deposition；PVD)及/或以上的组合的合适方法而形成。

在晶种层110包括二氧化铪(HfO₂)的一些实施例中，可通过使用自约270℃至约500℃的制程温度范围的电浆增强原子层沉积(plasma-enhanced atomic layerdeposition；PEALD)形成二氧化铪(HfO₂)晶种层110。若制程温度高于约500℃，由于高温下原子相互扩散，故晶种层110可而与下方的材料(例如底电极104及基板102的材料)混杂。若制程温度低于约270℃，则晶种层110可含有缺陷，诸如将降低铁电元件的效能及可靠性的氧空缺。举例而言，电浆增强原子层沉积制程分别使用四(二甲基胺基)铪(TDMAH或Hf[N(CH₃)₂]₄)及氧电浆分别作为铪及氧前驱物。

如图5B所绘示，二氧化锆层106使用例如化学气相沉积(CVD)、原子层沉积(ALD)、物理气相沉积(PVD)及/或以上的组合的合适方法形成于刚沉积的晶种层110上方。在一些实施例中，可通过使用自约270℃至约500℃的制程温度范围的电浆增强原子层沉积(PEALD)形成二氧化锆层106。若制程温度高于约500℃，由于高温下原子相互扩散，则晶种层110可而与二氧化锆层106混杂。若制程温度低于约270℃，则二氧化锆层106可形成为将对铁电性无有利作用的结晶相。举例而言，电浆增强原子层沉积(PEALD)制程分别使用四(二甲基胺基)锆(TDMAH或Zr[N(CH₃)₂]₄)及氧电浆作为锆及氧前驱物。

控制晶种层110的沉积及二氧化锆层106的沉积使得晶种层110的厚度小于二氧化锆层106的厚度，此将有利于缩小半导体结构2的尺寸及改良二氧化锆层106的铁电性。举例而言，晶种层110可使用原子层沉积(ALD)沉积于底电极104上，且所得的晶种层110的厚度在自约1纳米至约5纳米的范围中。此外，二氧化锆层106可使用原子层沉积(ALD)沉积于晶种层110上，且二氧化锆层106具有在自约6.4纳米至约10纳米的范围中的厚度。

如图5C所绘示，顶电极108形成于二氧化锆层106上方。顶电极108及底电极104在一些实施例中可包括相同的材料。举例而言，顶电极108用铂(Pt)或其他合适的导电材料制成。使用沉积制程形成顶电极108，随后进行图案化制程。沉积制程包括化学气相沉积(CVD)、原子层沉积(ALD)、物理气相沉积(PVD)及/或以上的组合。图案化制程包括合适的微影技术及蚀刻技术。

图6A绘示类似于半导体结构2的另一半导体结构3，两者的区别在于晶种层112由二氧化钛(TiO₂)而非二氧化铪(HfO₂)制成。更详细而言，半导体结构3包括二氧化锆层106及二氧化锆层106上方的二氧化钛晶种层112。二氧化锆层106具有约6.4纳米的厚度，且二氧化钛晶种层112具有约4.5纳米的厚度。图6B绘示半导体结构3的叠加于暂态电流-电场(I-E)回路的极化-电场(P-E)迟滞回路的示意图。图6B中的曲线6P1及曲线6J1显示在二氧化锆层106中通过包括二氧化钛晶种层112而诱发铁电至反铁电的相变换。因此，具有二氧化钛晶种层112位于其下方的二氧化锆层106显示反铁电性。

图6C绘示类似于半导体结构3的另一半导体结构4，两者的区别在于二氧化锆层106与顶电极108之间的覆盖层114。更详细而言，半导体结构4包括由二氧化钛(TiO₂)制成且具有约2.7纳米的厚度的覆盖层114。此外，半导体结构4中的二氧化钛晶种层112的厚度实质上与二氧化钛(TiO₂)覆盖层114的厚度相同。举例而言，二氧化钛晶种层112的厚度约为2.7纳米。图6D绘示半导体结构4的叠加于暂态电流-电场(I-E)回路的极化-电场(P-E)迟滞回路的示意图。图6D中的曲线6P2及曲线6J2绘示在二氧化锆层106中通过包括二氧化钛(TiO₂)覆盖层而诱发铁电至反铁电的相变换。换言之，位于两个TiO₂层112及114之间的二氧化锆层106可呈反铁电性。

图6E绘示图4A的半导体结构1的另一实例的叠加于暂态电流-电场(I-E)回路的极化-电场(P-E)迟滞回路的图。更详细而言，与图6E相关的半导体结构1包括具有约12纳米的厚度的二氧化锆(ZrO₂)层。图6F绘示半导体结构4的另一实例而言的叠加于暂态电流-电场(I-E)回路的极化-电场(P-E)迟滞回路的示意图。更详细而言，与图6F相关的半导体结构4包括具有约12纳米的厚度的二氧化锆(ZrO₂)层、具有约5.7纳米的厚度的二氧化钛晶种层112及具有约5.7纳米的厚度的二氧化钛(TiO₂)覆盖层114。将图6E中的曲线6P3、曲线6J3与图6F中的曲线6P4、曲线6J4比较，当二氧化锆(ZrO₂)层具有约12纳米的厚度时，具有约5.7纳米的厚度的二氧化钛(TiO₂)晶种层及具有约5.7纳米的厚度的二氧化钛(TiO₂)覆盖层可增强铁电性及迟滞行为。

图7A至图7C绘示制造根据本揭露的一些实施例的图6A的半导体结构3的示意图。如图7A所示，底电极104形成于基板102上方，且晶种层112形成于底电极104上方。在一些实施例中，如先前就图5A所论述，底电极104用铂(Pt)或其他合适的导电材料制成，且使用合适的方法形成。

在晶种层112包括二氧化钛(TiO₂)的一些实施例中，可通过使用自约270℃至约500℃的制程温度范围的电浆增强原子层沉积(PEALD)而形成二氧化钛晶种层112。若制程温度高于约500℃，由于高温下原子相互扩散，晶种层112可与下方的材料(例如底电极104及基板102的材料)混杂。若制程温度低于约270℃，则晶种层112可含有缺陷，诸如将降低铁电元件的效能及可靠性的氧空缺。举例而言，在一些实施例中，电浆增强原子层沉积(PEALD)制程使用四(二甲基胺基)钛(TDMAT或Ti[N(CH₃)₂]₄)、四氯化钛(TiCl₄)、甲醇钛(Ti(OMe)₄，其中Me为甲基)作为钛前驱物，且使用氧电浆作为氧前驱物。

如图7B所绘示，如先前就图5B所论述，二氧化锆层106使用合适的方法形成于刚沉积的二氧化钛晶种层112上方。

控制二氧化钛晶种层112的沉积及二氧化锆层106的沉积使得二氧化钛晶种层112的厚度小于二氧化锆层106的厚度，此将有利于缩小半导体结构3的尺寸及改良铁电性。

如图7C所绘示，顶电极108形成于二氧化锆层106上方。顶电极108及底电极104在一些实施例中可包括相同的材料。举例而言，顶电极108用铂(Pt)或其他合适的导电材料制成。如先前就图5C所论述，使用沉积制程随后进行图案化制程以形成顶电极108。

图8A至图8D绘示制造根据本揭露的一些实施例的图6C的半导体结构4的示意图。如图8A所示，底电极104形成于基板102上方，且晶种层112形成于底电极104上方。在一些实施例中，如先前就图5A所论述，底电极104用铂(Pt)或其他合适的导电材料制成，且使用合适的方法形成。

在晶种层112包括二氧化钛(TiO₂)的一些实施例中，如先前就图7A所论述，可通过电浆增强原子层沉积(PEALD)在合适的温度下使用合适的前驱物形成二氧化钛晶种层112。

如图8B所绘示，如先前就图5B所论述，二氧化锆层106使用合适的方法形成于二氧化钛晶种层112上方。

如图8C所绘示，覆盖层114随后形成于二氧化锆层106上方。在覆盖层114包括二氧化钛(TiO₂)的一些实施例中，覆盖层114的沉积条件(例如温度及/或前驱物)实质上与二氧化钛晶种层112的沉积条件相同。举例而言，可通过使用自约270℃至约500℃的制程温度范围的电浆增强原子层沉积(PEALD)形成二氧化钛(TiO₂)覆盖层114。若制程温度高于约500℃，由于高温下原子相互扩散，二氧化钛(TiO₂)覆盖层114可而与二氧化锆层106混杂。若制程温度低于约270℃，则二氧化钛(TiO₂)覆盖层114可含有缺陷，诸如将降低铁电元件的效能及可靠性的氧空缺。举例而言，在一些实施例中，电浆增强原子层沉积(PEALD)制程使用四(二甲基胺基)钛(TDMAT或Ti[N(CH₃)₂]₄)、四氯化钛(TiCl₄)、甲醇钛(Ti(OMe)₄，其中Me为甲基)作为钛前驱物，且使用氧电浆作为氧前驱物。

如图8D所绘示，顶电极108形成于二氧化钛(TiO₂)覆盖层114上方。顶电极108及底电极104在一些实施例中可包括相同的材料。举例而言，顶电极108用铂(Pt)或其他合适的导电材料制成。如先前就图5C所论述，使用沉积制程随后进行图案化制程以形成顶电极108。

图9A绘示类似于半导体结构1的另一半导体结构5，两者的区别在于底电极105用氮化钛(TiN)而非铂(Pt)制成。更详细而言，半导体结构5包括沉积于氮化钛(TiN)底电极105上且具有约6.4纳米的厚度的二氧化锆层106。图9B绘示半导体结构5的叠加于暂态电流-电场(I-E)回路的极化-电场(P-E)迟滞回路的示意图。

图9C绘示类似于半导体结构5的另一半导体结构6，两者的区别在于位于二氧化锆层106与顶电极108之间的覆盖层114。更详细而言，半导体结构6包括二氧化锆层106及二氧化锆层106上方的覆盖层114。二氧化锆层106具有约6.4纳米的厚度。覆盖层114用二氧化钛(TiO₂)制成且具有约5.7纳米的厚度。图9D绘示半导体结构6的极化-电场(P-E)回路的示意图。将图9B中的曲线9P1、曲线9J1与图9D中的曲线9P2、曲线9J2比较，通过包括二氧化钛(TiO₂)覆盖层114，半导体结构6的反铁电性及迟滞行为与无二氧化钛(TiO₂)覆盖层114的半导体结构5相比得以增强。

图10A至图10C绘示制造根据本揭露的一些实施例的图9C的半导体结构6的示意图。如图10A所示，底电极105形成于基板102上方，且二氧化锆层106形成于底电极104上方。在此实施例中，底电极105用氮化钛(TiN)制成，且使用诸如电镀、化学气相沉积(CVD)、原子层沉积(ALD)、物理气相沉积(PVD)及/或以上的组合的合适方法形成。

如图10A所示，如先前就图5B所论述，二氧化锆层106使用合适的方法形成于底电极105上方。

如图10B所示，覆盖层114形成于二氧化锆层106上方。在覆盖层114包括二氧化钛(TiO₂)的一些实施例中，如先前就图8C所论述，二氧化钛(TiO₂)覆盖层114可通过电浆增强原子层沉积(PEALD)形成。

控制二氧化钛(TiO₂)覆盖层114的沉积及二氧化锆层106的沉积使得二氧化钛(TiO₂)覆盖层114的厚度小于二氧化锆层106的厚度，此将有利于缩小半导体结构6的尺寸及改良二氧化锆层106的反铁电性。举例而言，可使用原子层沉积(ALD)沉积覆盖层114及二氧化锆层106，所得的覆盖层114具有介于约1纳米至约6纳米之间的厚度，且二氧化锆层106具有大于6纳米的厚度。

如图10C所示，顶电极108形成于覆盖层114上方。顶电极108可包括与底电极105不同的材料。举例而言，顶电极108包括铂(Pt)且底电极105包括氮化钛(TiN)。在其他实施例中，顶电极108可与底电极105包括相同的材料。举例而言，顶电极108包括氮化钛(TiN)且底电极105亦包括氮化钛(TiN)。如先前就图5C所论述，使用沉积制程随后进行图案化制程以形成顶电极108。

图11A绘示类似于半导体结构1的另一半导体结构7，两者的区别在于半导体结构7省去底电极104。更详细而言，半导体结构7包括与二氧化锆层106的底面接触的具有重掺杂p型掺杂剂(例如硼)的基板102a。重掺杂基板102a由于重的掺杂剂浓度可作为导体且因此作为底电极。在一些实施例中，二氧化锆层106具有约6.4纳米的厚度。图11B绘示半导体结构7的叠加于暂态电流-电场(I-E)回路的极化-电场(P-E)迟滞回路的图。图11B中的曲线11P1及曲线11J1显示与重掺杂基板102a接触的二氧化锆层106呈顺电特性。

图11C绘示类似于半导体结构7的另一半导体结构8，两者的区别在于基板102a与二氧化锆层106之间的晶种层112。在一些实施例中，晶种层112用二氧化钛(TiO₂)制成且具有约2.7纳米的厚度。图11D绘示半导体结构8的叠加于暂态电流-电场(I-E)回路的极化-电场(P-E)迟滞回路的示意图。图11D中的曲线11P2及曲线11J2绘示在二氧化锆层106中通过包括二氧化钛晶种层112而诱发顺电至铁电的相变换。亦即，二氧化锆层106与重掺杂基板102a之间的二氧化钛晶种层112可引起二氧化锆层106的铁电性。

图12A绘示根据一些实施例的半导体结构9。如图12A所示，底电极104、氧化锆铪(Hf_0.5Zr_0.5O₂)层116及顶电极108依序形成于基板102上方。在一些实施例中，氧化锆铪(Hf_0.5Zr_0.5O₂)层116具有约11.9纳米的厚度。底电极104、氧化锆铪(Hf_0.5Zr_0.5O₂)层116及顶电极108的组合作为MIM电容器，其中氧化锆铪(Hf_0.5Zr_0.5O₂)层116为金属层104与金属层108之间的介电层且具有铁电性或反铁电性。图12B绘示半导体结构9的叠加于暂态电流-电场(I-E)回路的极化-电场(P-E)迟滞回路的示意图。

图12C绘示类似于半导体结构9的另一半导体结构10，两者的区别在于底电极104与氧化锆铪(Hf_0.5Zr_0.5O₂)层116之间的二氧化钛晶种层112。更详细而言，氧化锆铪(Hf_0.5Zr_0.5O₂)层116具有约11.9纳米的厚度，且二氧化钛晶种层112具有约2.7纳米的厚度。图12D绘示半导体结构10的叠加于暂态电流-电场(I-E)回路的极化-电场(P-E)迟滞回路的示意图。将图12B中的曲线12P1、曲线12J1与图12D中的曲线12P2、曲线12J2比较，具有二氧化钛晶种层112的半导体结构10的铁电性及迟滞行为与无TiO₂晶种层的半导体结构9相比得以增强。

图12E绘示类似于半导体结构10的另一半导体结构11，两者的区别在于氧化锆铪(Hf_0.5Zr_0.5O₂)层116与顶电极108之间的二氧化钛(TiO₂)覆盖层114。更详细而言，氧化锆铪(Hf_0.5Zr_0.5O₂)层116具有约11.9纳米的厚度，二氧化钛晶种层112具有约2.7纳米的厚度，且二氧化钛(TiO₂)覆盖层114具有约2.7纳米的厚度。图12F绘示半导体结构11的叠加于暂态电流-电场(I-E)回路的极化-电场(P-E)迟滞回路的示意图。将图12B中的曲线12P1、曲线12J1与图12F中的曲线12P3、曲线12J3比较，具有二氧化钛(TiO₂)覆盖层114及二氧化钛晶种层112的半导体结构11的铁电性及迟滞行为与无二氧化钛(TiO₂)覆盖层及TiO₂晶种层的半导体结构9相比得以增强。

图13A至图13C绘示制造根据本揭露的一些实施例的图12C的半导体结构10的示意图。如图13A所示，底电极104形成于基板102上方，且晶种层112形成于底电极104上方。在一些实施例中，如先前就图5A所论述，底电极104用铂(Pt)或其他合适的导电材料制成，且使用合适的方法形成。

在晶种层112包括二氧化钛(TiO₂)的一些实施例中，如先前就图7A所论述，可通过电浆增强原子层沉积(PEALD)在合适的温度下使用合适的前驱物形成二氧化钛晶种层112。

如图13B所示，氧化锆铪(Hf_0.5Zr_0.5O₂)层116使用例如化学气相沉积(CVD)、原子层沉积(ALD)、物理气相沉积(PVD)及/或以上的组合的合适方法形成于刚沉积的晶种层112上方。在一些实施例中，可通过使用自约270℃至约500℃的制程温度范围的电浆增强原子层沉积(PEALD)形成氧化锆铪(Hf_0.5Zr_0.5O₂)层116。若制程温度高于约500℃，则氧化锆铪(Hf_0.5Zr_0.5O₂)层116可形成为对铁电性无贡献的结晶相。若制程温度低于约270℃，则氧化锆铪(Hf_0.5Zr_0.5O₂)层116将不具有充分的结晶度以呈铁电特性。举例而言，在一些实施例中，电浆增强原子层沉积(PEALD)制程使用四(二甲基胺基)锆(TDMAZ、Zr[N(CH₃)₂]₄)作为锆前驱物，使用四(二甲基胺基)铪(TDMAH或Hf[N(CH₃)₂]₄)作为铪前驱物，且使用氧电浆作为氧前驱物。

控制二氧化钛晶种层112的沉积及氧化锆铪(Hf_0.5Zr_0.5O₂)层116的沉积使得晶种层112的厚度小于氧化锆铪(Hf_0.5Zr_0.5O₂)层116的厚度，此将有利于缩小半导体结构10的尺寸及提升铁电性。举例而言，可使用原子层沉积(ALD)沉积晶种层112及底电极104，且所得的晶种层112具有介于约1纳米至约5纳米的厚度，且氧化锆铪(Hf_0.5Zr_0.5O₂)层116具有介于约5纳米至约12纳米的厚度。

如图13C所示，顶电极108形成于氧化锆铪(Hf_0.5Zr_0.5O₂)层116上方。顶电极108及底电极104在一些实施例中可包括相同的材料。举例而言，顶电极108包括用铂(Pt)或其他合适的导电材料或用铂(Pt)或其他合适的导电材料制成。如先前就图5C所论述，使用沉积制程随后进行图案化制程以形成顶电极108。

图14A至图14D绘示制造根据本揭露的一些实施例的图12E的半导体结构11的示意图。如图14A所示，底电极104形成于基板102上方，且晶种层112形成于底电极104上方。在一些实施例中，如先前就图5A所论述，底电极104用铂(Pt)或其他合适的导电材料制成，且使用合适的方法形成。

在晶种层112包括二氧化钛(TiO₂)的一些实施例中，如先前就图7A所论述，可通过电浆增强原子层沉积(PEALD)在合适的温度下使用合适的前驱物形成二氧化钛晶种层112。

如图14B所绘示，如先前就图13B所论述，氧化锆铪(Hf_0.5Zr_0.5O₂)层116使用电浆增强原子层沉积(PEALD)在合适的温度下使用合适的前驱物形成于刚沉积的晶种层112上方。

如图14C所示，覆盖层114形成于氧化锆铪(Hf_0.5Zr_0.5O₂)层116上方。在覆盖层114包括二氧化钛(TiO₂)的一些实施例中，如先前就图8C所论述，二氧化钛(TiO₂)覆盖层114可通过电浆增强原子层沉积(PEALD)在合适的温度下使用合适的前驱物形成。

控制晶种层112、覆盖层114的沉积及氧化锆铪(Hf_0.5Zr_0.5O₂)层116的沉积使得二氧化钛晶种层112及二氧化钛(TiO₂)覆盖层114的厚度小于氧化锆铪(Hf_0.5Zr_0.5O₂)层116的厚度，此将有利于缩小半导体结构11的尺寸及提升铁电性。

如图14D所绘示，顶电极108形成于二氧化钛(TiO₂)覆盖层114上方。顶电极108及底电极104在一些实施例中可包括相同的材料。举例而言，顶电极108用铂(Pt)或其他合适的导电材料制成。如先前就图5C所论述，使用沉积制程随后进行图案化制程以形成顶电极108。

图15A绘示类似于半导体结构9的另一半导体结构12，两者的区别在于用氮化钛(TiN)而非铂(Pt)制成的底电极105。图15B绘示半导体结构12的叠加于暂态电流-电场(I-E)回路的极化-电场(P-E)迟滞回路的示意图。

图15C绘示类似于半导体结构12的另一半导体结构13，两者的区别在于氧化锆铪(Hf_0.5Zr_0.5O₂)层116与顶电极108之间的二氧化钛(TiO₂)覆盖层114。在一些实施例中，氧化锆铪(Hf_0.5Zr_0.5O₂)层116具有约11.9纳米的厚度，且二氧化钛(TiO₂)覆盖层114具有约2.7纳米的厚度。图15D绘示半导体结构13的叠加于暂态电流-电场(I-E)回路的极化-电场(P-E)迟滞回路的示意图。将图15B中的曲线15P1、曲线15J1与图15D中的曲线15P2、曲线15J2比较，具有二氧化钛(TiO₂)覆盖层114的半导体结构13的铁电性及迟滞行为与无二氧化钛(TiO₂)覆盖层的半导体结构12相比得以增强。

图16A至图16C绘示制造根据本揭露的一些实施例的图15C的半导体结构13的示意图。如图16A所示，底电极105形成于基板102上方。在一些实施例中，底电极105用氮化钛(TiN)制成，且使用诸如电镀、化学气相沉积(CVD)、原子层沉积(ALD)、物理气相沉积(PVD)及/或以上的组合的合适方法形成。

如先前就图13B所论述，氧化锆铪(Hf_0.5Zr_0.5O₂)层116使用电浆增强原子层沉积(PEALD)在合适的温度下使用合适的前驱物形成于氮化钛(TiN)底电极105上方。

如图16B所示，覆盖层114形成于氧化锆铪(Hf_0.5Zr_0.5O₂)层116上方。在覆盖层114包括二氧化钛(TiO₂)的一些实施例中，如先前就图8C所论述，二氧化钛(TiO₂)覆盖层114可通过电浆增强原子层沉积(PEALD)在合适的温度下使用合适的前驱物形成。

控制二氧化钛(TiO₂)覆盖层114的沉积及氧化锆铪(Hf_0.5Zr_0.5O₂)层116的沉积使得二氧化钛(TiO₂)覆盖层114的厚度小于氧化锆铪(Hf_0.5Zr_0.5O₂)层116的厚度，此将有利于缩小半导体结构13的尺寸及提升铁电性。

如图16C所示，顶电极108形成于二氧化钛(TiO₂)覆盖层114上方。顶电极108及底电极105在一些实施例中可包括相同的材料。举例而言，顶电极108用氮化钛(TiN)制成且底电极105用氮化钛(TiN)制成。在其他实施例中，顶电极108可包括与底电极105的材料不同的材料。举例而言，顶电极108包括铂(Pt)且底电极105包括氮化钛(TiN)。在其他实施例中，顶电极108可包括其他合适的导电材料。如先前就图5C所论述，使用沉积制程随后进行图案化制程以形成顶电极108。

图17A绘示类似于图15A所绘示的半导体结构12的另一半导体结构14，两者的区别在于半导体结构14省去底电极105。更详细而言，半导体结构14包括与氧化锆铪(Hf_0.5Zr_0.5O₂)层116的底面接触的具有重掺杂p型掺杂剂(例如硼)的基板102a。重掺杂基板102a由于重的掺杂剂浓度可作为导体且因此可作为底电极。在一些实施例中，氧化锆铪(Hf_0.5Zr_0.5O₂)层116具有约11.9纳米的厚度。图17B绘示半导体结构14的叠加于暂态电流-电场(I-E)回路的极化-电场(P-E)迟滞回路的示意图。

图17C绘示类似于半导体结构14的另一半导体结构15，两者的区别在于用二氧化钛(TiO₂)制成的二氧化钛晶种层112及二氧化钛(TiO₂)覆盖层114位于氧化锆铪(Hf_0.5Zr_0.5O₂)层116的相对侧上。更详细而言，二氧化钛晶种层112及二氧化钛(TiO₂)覆盖层114具有实质上相同的厚度(例如约2.7纳米)。图17D绘示半导体结构15的叠加于暂态电流-电场(I-E)回路的极化-电场(P-E)迟滞回路的示意图。将图17B中的曲线17P1、曲线17J1与图17D中的曲线17P2、曲线17J2比较，具有二氧化钛晶种层112及二氧化钛(TiO₂)覆盖层114的半导体结构15的铁电性及迟滞行为与无TiO₂晶种层及二氧化钛(TiO₂)覆盖层的半导体结构14相比得以增强。

图17E绘示半导体结构14的另一实例的叠加于暂态电流-电场(I-E)回路的极化-电场(P-E)迟滞回路的示意图。更详细而言，与图17E相关的半导体结构14包括具有约7纳米的厚度的氧化锆铪(Hf_0.5Zr_0.5O₂)层116。图17E中的曲线17P3及曲线17J3显示具有7纳米的厚度且与重掺杂基板102a接触的氧化锆铪(Hf_0.5Zr_0.5O₂)层116显示顺电特性。图17F绘示半导体结构15的另一实例的叠加于暂态电流-电场(I-E)回路的极化-电场(P-E)迟滞回路的示意图。更详细而言，与图17F相关的半导体结构15包括具有约7纳米的厚度的氧化锆铪(Hf_0.5Zr_0.5O₂)层116、具有约2.7纳米的厚度的二氧化钛晶种层112及具有约2.7纳米的厚度的二氧化钛(TiO₂)覆盖层114。将图17E中的曲线17P3、曲线17J3与图17F中的曲线17P4、曲线17J4比较，由于Hf_0.5Zr_0.5O₂层116的相对侧上的二氧化钛(TiO₂)层112及二氧化钛(TiO₂)层114诱发在氧化锆铪(Hf_0.5Zr_0.5O₂)层116中的顺电至铁电的相变换。

基于以上论述，可见可通过形成与含锆氧化物层的底面及/或顶面接触的无锆金属氧化物层(例如二氧化铪(HfO₂)层或二氧化钛(TiO₂)层)增强或调控含锆氧化物层(例如二氧化锆(ZrO₂)层或Hf_0.5Zr_0.5O₂层)的铁电性或反铁电性。此外，无锆金属氧化物层的厚度可小于含锆氧化物层的厚度，有助于缩小半导体结构的尺寸。另外，因为可通过包括无锆金属氧化物层满足铁电性或反铁电性，所以可省去用于提升刚沉积的含锆氧化物层的铁电性或反铁电性的退火或其他热处理。通过薄的无锆金属氧化物层提升含锆氧化物层的铁电性或反铁电性的概念可用于诸如负电容鳍式场效晶体管(NC-FET)、铁电随机存取记忆体(ferroelectric random access memory；FeRAM)元件、铁电穿隧接面(ferroelectrictunnel junction；FTJ)元件或类似物的各种元件中。下面的实施例是关于使用以上概念的负电容鳍式场效晶体管(NC-FET)。

根据各种例示性实施例提供场效晶体管(FET)及其形成方法。形成场效晶体管(FET)的中间阶段被绘示。论述了实施例的态样。于各种视图及说明性实施例中，相同的元件符号用于表示相同的元件。

参考图18至图21描述负电容鳍式场效晶体管(NCFET)及其形成方法的实例。具体而言，图18是根据本揭露的各种态样的制造具有负电容栅极堆叠的半导体结构的方法1000的流程图。可在方法1000之前、期间及之后提供额外的步骤，且可替换或除去所描述步骤中的一些获得方法1000的其他实施例。图19至图21绘示根据一些实施例的对应于图18的流程图的半导体结构的横截面示意图。

参阅图18的方块1001及图19，半导体结构16被提供。半导体结构16包括基板102，元件待形成于其上。在各种实例中，基板102包括诸如晶体结构中的硅或锗的元素(单一元素)半导体；诸如硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟的化合物半导体；诸如钠钙玻璃、熔硅石、熔石英及/或氟化钙(CaF₂)的非半导体材料及/或以上的组合。

基板102可在成分上为均匀的或可包括各种层。层可具有相似的成分或不同的成分，且在各种实施例中，一些基板层具有不均匀的成分以诱发元件应变且进而调整元件效能。层叠基板的实例包括绝缘体上硅(silicon-on-insulator；SOI)基板102。在一些此等实例中，基板102的层可包括诸如半导体氧化物、半导体氮化物、半导体氮氧化物、半导体碳化物的绝缘体及/或其他合适的绝缘体材料。在一些实施例中，基板102亦可包括通过诸如离子植入及/或离子扩散的制程所执行的各种p型掺杂区域及/或n型掺杂区域。

半导体结构16包括形成于基板102上方的栅极介电层118。栅极介电层118用氧化物制成，诸如一些实施例中的氧化硅。在其他实施例中，栅极介电层118包括一或多个高k介电层(例如具有大于3.9的介电常数)。举例而言，一或多个栅极介电层118可包括金属氧化物或铪(Hf)、铝(Al)、锆(Zr)的硅酸盐的一或多层，其组合及其多个层。其他合适的材料包括镧(La)、镁(Mg)、钡(Ba)、钛(Ti)、铅(Pb)、锆(Zr)的金属氧化物、金属合金氧化物及以上的组合。例示性材料包括氧化镁(MgO_x)、钛酸钡(BaTi_xO_y)、钛酸锶钡(BaSr_xTi_yO_z)、钛酸铅(PbTi_xO_y)、锆钛酸铅(PbZr_xTi_yO_z)、氮碳化硅(SiCN)、氮氧化硅(SiON)、氮化硅(SiN)、氧化铝(Al₂O₃)、氧化镧(La₂O₃)、氧化钽(Ta₂O₃)、氧化钇(Y₂O₃)、氧化铪(HfO₂)、氧化锆(ZrO₂)、氧化锗(GeO₂)、氧化锆铪(HfZrO₂)、氧化镓(Ga₂O₃)、氧化钆(Gd₂O₃)、氧化硅钽(TaSiO₂)、氧化钛(TiO₂)、氮氧化硅铪(HfSiON)、氧化钇锗(YGe_xO_y)、氧化硅钇(YSi_xO_y)、氧化镧铝(LaAlO₃)及其类似物。栅极介电层118的形成方法包括分子束沉积(molecular-beam deposition；MBD)、原子层沉积(ALD)、物理气相沉积(PVD)及类似方法。

底电极104设置于栅极介电层118上。在一些实施例中，底电极104作为内部栅极或浮动栅极(floating gate)以平均随后形成的层中的不均匀电荷及沿源极/漏极方向的非均匀电位分布。底电极104可为选自由钨(W)、铜(Cu)、钛(Ti)、银(Ag)、铝(Al)、钛铝(TiAl)、氮化钛铝(TiAlN)、碳化钽(TaC)、氮碳化钽(TaCN)、氮化硅钽(TaSiN)、锰(Mn)、钴(Co)、钯(Pd)、镍(Ni)、铼(Re)、铱(Ir)、钌(Ru)、铂(Pt)及锆(Zr)组成的群组的金属。在一些实施例中，底电极104包括选自由氮化钛(TiN)、氮化钨(WN)、氮化钽(TaN)及钌(Ru)组成的群组的金属。可使用诸如钛-铝(Ti-Al)、钌-钽(Ru-Ta)、钌-锆(Ru-Zr)、铂-钛(Pt-Ti)、钴-镍(Co-Ni)及镍-钽(Ni-Ta)的金属合金，及/或可使用诸如氮化钨(WN_x)、氮化钛(TiN_x)、氮化钼(MoN_x)、氮化钽(TaN_x)及氮硅化钽(TaSi_xN_y)的金属氮化物。

随后，如图19所示，第一晶种层120、第一含锆氧化物层122及顶电极108依序形成于底电极104上方。第一晶种层120可为能够增强或改变第一含锆氧化物层的铁电性或反铁电性的无锆金属氧化物层。用于第一晶种层120的合适材料可为二氧化铪(HfO₂)、二氧化钛(TiO₂)或以上的组合。二氧化铪(HfO₂)或二氧化钛(TiO₂)增强或改变含锆氧化物的铁电性或反铁电性的能力如先前就图4B、图4C、图4E、图6B、图6D至图6F、图9B、图9D、图11B、图11D、图12B、图12D、图12F、图15B、图15D、图17B及图17D至图17F所论述。

可通过诸如化学气相沉积(CVD)、原子层沉积(ALD)、电浆增强化学气相沉积(PECVD)或电浆增强原子层沉积(PEALD)的任何合适技术形成第一晶种层120。在第一晶种层120包括二氧化钛(TiO₂)的一些实施例中，如先前就图7A所论述，可通过电浆增强原子层沉积(PEALD)在合适的温度下使用合适的前驱物形成二氧化钛(TiO₂)晶种层120。在第一晶种层120包括二氧化铪(HfO₂)的一些实施例中，如先前就图5A所论述，可通过电浆增强原子层沉积(PEALD)在合适的温度下使用合适的前驱物形成二氧化铪(HfO₂)晶种层120。在一些实施例中，第一晶种层120的厚度小于第一含锆氧化物层122的厚度。举例而言，第一晶种层120的厚度介于约1纳米至约6纳米。

在一些实施例中，第一含锆氧化物层122用二氧化锆(ZrO₂)或氧化锆铪(Hf_0.5Zr_0.5O₂)制成。可通过诸如化学气相沉积(CVD)、原子层沉积(ALD)、电浆增强化学气相沉积(PECVD)或电浆增强化学气相沉积(PEALD)等任何合适技术形成第一含锆氧化物层122。在第一含锆氧化物层122包括二氧化锆(ZrO₂)的一些实施例中，如先前就图5B所论述，二氧化锆(ZrO₂)层122可通过电浆增强化学气相沉积(PEALD)在合适的温度下使用合适的前驱物形成。在第一含锆氧化物层122包括氧化锆铪(Hf_0.5Zr_0.5O₂)的一些实施例中，如先前就图13B所论述，Hf_0.5Zr_0.5O₂层122可通过电浆增强化学气相沉积(PEALD)在合适的温度下使用合适的前驱物形成。在一些实施例中，第一含锆氧化物层122的厚度介于约6纳米至约100纳米。在一些实施例中，第一含锆氧化物层122的厚度介于约6纳米至约20纳米以有利于缩小半导体结构16的尺寸。

顶电极108可与底电极104具有相同的材料。替代地，顶电极108相比于底电极104可具有不同的材料。可通过电镀、化学气相沉积(CVD)、原子层沉积(ALD)、物理气相沉积(PVD)、以上的组合及/或其他合适的技术形成顶电极108。

参阅图18的方块1003及图20，使用合适的微影技术及蚀刻技术图案化栅极介电层118、底电极104、第一晶种层120、第一含锆氧化物层122及顶电极108。由于第一含锆氧化物层122的铁电性或反铁电性，栅极介电层118、底电极104、第一晶种层120、第一含锆氧化物层122及顶电极108可称为半导体结构16的负电容栅极堆叠。

参阅图18的方块1005及图21，基板102中的部分124在一些实施例中可掺杂有n型掺杂剂(例如磷)且作为源极/漏极区域124。源极/漏极区域124之间的基板102的部分可称为通道区域126。相对的源极/漏极区域124由通道区域126横向地分离。经由通道区域126的载子流动由施加于顶电极108的电压控制。在一些实施例中，为应变效果或其他性能增强，源极/漏极区域124可由不同半导体材料的磊晶生长形成。举例而言，通过蚀刻凹陷基板102，且半导体材料用原位(in-situ)掺杂磊晶生长于凹陷区域上以形成源极/漏极区域124。在部分实施例中，方法1000可在形成源极/漏极区域124之后形成栅极堆叠，例如后栅极制程。举例而言，形成虚设栅极；在虚设栅极的侧面上形成源极/漏极区域124；且随后形成包括层118、层104、层120、层122及层108的栅极堆叠以通过栅极替换制程替换虚设栅极。

第一晶种层120及第一含锆氧化物层122的组合提供负电容。又，第一含锆氧化物层122的铁电相可通过第一晶种层120增强或变为反铁电相。因此，半导体结构16可作为负电容场效晶体管(NC-FET)。

图22绘示类似于半导体结构16的另一半导体结构16a，两者的区别在于半导体结构16a增加第一覆盖层128且省去第一晶种层120。第一覆盖层128在顶电极108与第一含锆氧化物层122之间。第一覆盖层128可为能够增强或改变第一含锆氧化物层122的铁电性或反铁电性的无锆金属氧化物层。用于第一覆盖层128的合适材料可为二氧化铪(HfO₂)、二氧化钛(TiO₂)或其组合。

可通过诸如化学气相沉积(CVD)、原子层沉积(ALD)、电浆增强化学气相沉积(PECVD)或电浆增强原子层沉积(PEALD)的任何合适技术形成第一覆盖层128。在第一覆盖层128包括二氧化钛(TiO₂)的一些实施例中，如先前就图8C所论述，二氧化钛(TiO₂)覆盖层128可通过电浆增强化学气相沉积(PECVD)在合适的温度下使用合适的前驱物形成。在第一覆盖层128包括二氧化铪(HfO₂)的一些实施例中，如先前就图5A所论述，二氧化铪(HfO₂)覆盖层128可通过电浆增强化学气相沉积(PECVD)在合适的温度下使用合适的前驱物形成。在一些实施例中，第一覆盖层128的厚度小于第一含锆氧化物层122的厚度。举例而言，第一覆盖层128的厚度介于约1纳米至约6纳米。

第一晶种层120及第一含锆氧化物层122的组合提供负电容。又，第一含锆氧化物层122的铁电相可通过第一覆盖层128增强或变为反铁电相。因此，半导体结构16a可作为负电容场效晶体管(NC-FET)。

图23绘示类似于半导体结构16的另一半导体结构16b，两者的区别在于第一含锆氧化物层122与底电极104之间的第一晶种层120。第一晶种层120、第一含锆氧化物层122及第一覆盖层128的组合提供负电容。又，第一含锆氧化物层122的铁电相可通过第一晶种层120及第一覆盖层128增强或变为反铁电相。因此，半导体结构16b可作为负电容场效晶体管(NC-FET)。

图24绘示类似于半导体结构16的另一半导体结构17，两者的区别在于半导体结构17省去底电极104。由于省去底电极104，第一晶种层120与栅极介电层118接触。第一晶种层120及第一含锆氧化物层122的组合提供负电容。又，第一含锆氧化物层122的铁电相可通过第一晶种层120增强或变为反铁电相。因此，半导体结构17可作为负电容场效晶体管(NC-FET)。

图25绘示类似于半导体结构16a的另一半导体结构17a，两者的区别在于半导体结构17a省去底电极104。第一含锆氧化物层122及第一覆盖层128的组合提供负电容。又，第一含锆氧化物层122的铁电相可通过第一覆盖层128增强或变为反铁电相。因此，半导体结构17a可作为负电容场效晶体管(NC-FET)。

图26绘示类似于半导体结构16b的另一半导体结构17b，两者的区别在于半导体结构17b省去底电极104。第一晶种层120、第一含锆氧化物层122及第一覆盖层128的组合提供负电容。又，第一含锆氧化物层122的铁电相可通过第一晶种层120及第一覆盖层128增强或变为反铁电相。因此，半导体结构17b可作为负电容场效晶体管(NC-FET)。

图27绘示类似于半导体结构17的另一半导体结构18，两者的区别在于半导体结构18省去栅极介电层118。由于省去栅极介电层118，第一晶种层120与通道区域126接触。第一晶种层120及第一含锆氧化物层122的组合提供负电容。又，第一含锆氧化物层122的铁电相可通过第一晶种层120增强或变为反铁电相。因此，半导体结构18可作为负电容场效晶体管(NC-FET)。

图28绘示类似于半导体结构17a的另一半导体结构18a，两者的区别在于半导体结构18a省去栅极介电层118。第一含锆氧化物层122及第一覆盖层128的组合提供负电容。又，第一含锆氧化物层122的铁电相可通过第一覆盖层128增强或变为反铁电相。因此，半导体结构18a可作为负电容场效晶体管(NC-FET)。

图29绘示类似于半导体结构17b的另一半导体结构18b，两者的区别在于半导体结构18b省去底电极104。第一晶种层120、含锆氧化物层122及第一覆盖层128的组合提供负电容。又，第一含锆氧化物层122的铁电相可通过第一晶种层120及第一覆盖层128增强或变为反铁电相。因此，半导体结构18b可作为负电容场效晶体管(NC-FET)。

图30绘示类似于半导体结构16的另一半导体结构19，两者的区别在于中间电极130、第二晶种层132及第二含锆氧化物层134。更详细而言，中间电极130、第二晶种层132及第二含锆氧化物层134依序形成于第一含锆氧化物层122上方。顶电极108在第二含锆氧化物层134上方。中间电极130可与顶电极108及底电极104具有相同的材料。替代地，中间电极130相比于顶电极108及底电极104可具有不同的材料。可通过电镀、化学气相沉积(CVD)、原子层沉积(ALD)、物理气相沉积(PVD)、以上的组合及/或其他合适的技术形成中间电极130。中间电极130可为选自由钨(W)、铜(Cu)、钛(Ti)、银(Ag)、铝(Al)、钛铝(TiAl)、氮化钛铝(TiAlN)、碳化钽(TaC)、氮碳化钽(TaCN)、氮化硅钽(TaSiN)、锰(Mn)、钴(Co)、钯(Pd)、镍(Ni)、铼(Re)、铱(Ir)、钌(Ru)、铂(Pt)及锆(Zr)组成的群组的金属。在一些实施例中，底电极104包括选自由氮化钛(TiN)、氮化钨(WN)、氮化钽(TaN)及钌(Ru)组成的群组的金属。可使用诸如钛-铝(Ti-Al)、钌-钽(Ru-Ta)、钌-锆(Ru-Zr)、铂-钛(Pt-Ti)、钴-镍(Co-Ni)及镍-钽(Ni-Ta)的金属合金，及/或可使用诸如氮化钨(WN_x)、氮化钛(TiN_x)、氮化钼(MoN_x)、氮化钽(TaN_x)及氮化硅钽(TaSi_xN_y)的金属氮化物。在一些实施例中，中间电极130作为内部栅极或浮动栅极以平均随后形成的层中的不均匀电荷及沿源极/漏极方向不均匀的电位分布。

第二晶种层132可为能够增强或改变第二含锆氧化物层134的铁电性或反铁电性的无锆金属氧化物层。用于第二晶种层132的合适材料可为二氧化铪(HfO₂)、二氧化钛(TiO₂)或以上的组合。二氧化铪(HfO₂)或二氧化钛(TiO₂)增强或改变含锆氧化物的铁电性或反铁电性的能力如先前就图4B、图4C、图4E、图6B、图6D至图6F、图9B、图9D、图11B、图11D、图12B、图12D、图12F、图15B、图15D、图17B及图17D至图17F所论述。

可通过诸如化学气相沉积(CVD)、原子层沉积(ALD)、电浆增强化学气相沉积(PECVD)或电浆增强原子层沉积(PEALD)的任何合适技术形成第二晶种层132。在第二晶种层132包括二氧化钛(TiO₂)的一些实施例中，如先前就图7A所论述，可通过电浆增强原子层沉积(PEALD)在合适的温度下使用合适的前驱物形成二氧化钛(TiO₂)晶种层132。在第二晶种层132包括二氧化铪(HfO₂)的一些实施例中，如先前就图5A所论述，可通过电浆增强原子层沉积(PEALD)在合适的温度下使用合适的前驱物形成二氧化铪(HfO₂)晶种层132。在一些实施例中，第二晶种层132的厚度小于第二含锆氧化物层134的厚度。举例而言，第二晶种层132的厚度介于约1纳米至约6纳米。

在一些实施例中，第二含锆氧化物层134用二氧化锆(ZrO₂)或氧化锆铪(Hf_0.5Zr_0.5O₂)制成。可通过诸如化学气相沉积(CVD)、原子层沉积(ALD)、电浆增强化学气相沉积(PECVD)或电浆增强原子层沉积(PEALD)的任何合适技术形成第二含锆氧化物层134。在第二含锆氧化物层134包括二氧化锆(ZrO₂)的一些实施例中，如先前就图5B所论述，二氧化锆(ZrO₂)层134可通过电浆增强原子层沉积(PEALD)在合适的温度下使用合适的前驱物形成。在第二含锆氧化物层134包括氧化锆铪(Hf_0.5Zr_0.5O₂)的一些实施例中，如先前就图13B所论述，氧化锆铪(Hf_0.5Zr_0.5O₂)层134可通过电浆增强原子层沉积(PEALD)在合适的温度下使用合适的前驱物形成。在一些实施例中，第二含锆氧化物层134的厚度介于约6纳米至约100纳米。在一些实施例中，第二含锆氧化物层134的厚度介于约6纳米至约20纳米以有利于缩小半导体结构16的尺寸。

第二含锆氧化物层134及第二晶种层132的组合提供负电容。又，第二含锆氧化物层134的铁电相可通过第二晶种层132增强或变为反铁电相。因此，半导体结构19可作为负电容场效晶体管(NC-FET)。

在一些实施例中，第一含锆氧化物层122具有通过第一晶种层120增强或改变的铁电性，且第二含锆氧化物层134具有通过第二晶种层132增强或改变的反铁电性。换言之，在一些实施例中，第一晶种层120及第一含锆氧化物层122提供铁电负电容(ferroelectricnegative capacitance；NC-FE)且第二晶种层132及第二含锆氧化物层134提供反铁电负电容(antiferroelectric negative capacitance；NC-AFE)。在其他实施例中，第一晶种层120及第一含锆氧化物层122提供反铁电负电容(NC-AFE)且第二晶种层132及第二含锆氧化物层134提供铁电负电容(NC-FE)。栅极介电层118、底电极104、第一晶种层120、第一含锆氧化物层122、中间电极130、第二晶种层132、第二含锆氧化物层134及顶电极108的堆叠可作为用于负电容场效晶体管(NC-FET)的栅极堆叠。此反铁电-铁电(AFE-FE)混合负电容场效晶体管(NC-FET)可调整陡坡朗道(Landau)开关的临限且允许实现陡次临限以实现负电容场效晶体管(NC-FET)的高导通电流(Ion)。

在一些实施例中，如先前就图4B、图4C、图4E、图6B、图6D至图6F、图9B、图9D、图11B、图11D、图12B、图12D、图12F、图15B、图15D、图17B及图17D至图17F所论述，可通过选择含锆氧化物层122及含锆氧化物层134的合适材料及相关的晶种层120及晶种层132的合适材料而实现含锆氧化物层122及含锆氧化物层134的铁电性或反铁电性。

图31绘示类似于半导体结构19的另一半导体结构19a，两者的区别在于半导体结构19a增加第二覆盖层136且省去第二晶种层132。更详细而言，第二覆盖层136位于顶电极108与第二含锆氧化物层134之间。第二覆盖层136可为能够增强或改变第二含锆氧化物层134的铁电性或反铁电性的无锆金属氧化物层。用于第二覆盖层136的合适材料可为二氧化铪(HfO₂)、二氧化钛(TiO₂)或以上的组合。

可通过诸如化学气相沉积(CVD)、原子层沉积(ALD)、电浆增强化学气相沉积(PECVD)或电浆增强原子层沉积(PEALD)的任何合适技术形成第二覆盖层136。在第二覆盖层136包括二氧化钛(TiO₂)的一些实施例中，如先前就图8C所论述，二氧化钛(TiO₂)覆盖层136可通过电浆增强原子层沉积(PEALD)在合适的温度下使用合适的前驱物形成。在第二覆盖层136包括二氧化铪(HfO₂)的一些实施例中，如先前就图5A所论述，二氧化铪(HfO₂)覆盖层136可通过电浆增强原子层沉积(PEALD)在合适的温度下使用合适的前驱物形成。在一些实施例中，第二覆盖层136的厚度小于第二含锆氧化物层134的厚度。举例而言，第二覆盖层136的厚度介于约1纳米至约6纳米。由于第二含锆氧化物层134的通过第二覆盖层136改变或增强的铁电性或反铁电性，第二含锆氧化物层134及第二覆盖层136的组合提供负电容。在一些实施例中，第一含锆氧化物层122具有通过第一晶种层120增强或改变的铁电性，且第二含锆氧化物层134具有通过第二覆盖层136增强或改变的反铁电性。在其他实施例中，第一含锆氧化物层122具有通过第一晶种层120增强或改变的反铁电性，且第二含锆氧化物层134具有通过第二覆盖层136增强或改变的铁电性。

图32绘示类似于半导体结构19的另一半导体结构19b，两者的区别在于半导体结构19b增加第二覆盖层136。更详细而言，第二覆盖层136位于顶电极108与第二含锆氧化物层134之间，且第二晶种层132位于第二含锆氧化物层134与中间电极130之间。由于第二含锆氧化物层134的通过层136及层136改变或增强的铁电性或反铁电性，第二晶种层132、第二含锆氧化物层134及第二覆盖层136的组合提供负电容。在一些实施例中，第一含锆氧化物层122具有通过第一晶种层120增强或改变的铁电性，且第二含锆氧化物层134具有通过第二晶种层132及第二覆盖层136增强或改变的反铁电性。在其他实施例中，第一含锆氧化物层122具有通过第一晶种层120增强或改变的反铁电性，且第二含锆氧化物层134具有通过第二晶种层132及第二覆盖层136增强或改变的铁电性。

图33绘示类似于半导体结构19的另一半导体结构19c，两者的区别在于半导体结构19c增加第一覆盖层128且省去第一晶种层120。第一覆盖层128位于中间电极130与第一含锆氧化物层122之间。第一覆盖层128可为能够增强或改变第一含锆氧化物层122的铁电性或反铁电性的无锆金属氧化物层。用于第一覆盖层129的合适材料可为二氧化铪(HfO₂)、二氧化钛(TiO₂)或以上的组合。由于第一含锆氧化物层122的通过第一覆盖层128改变或增强的铁电性或反铁电性，第一含锆氧化物层122及第一覆盖层128的组合提供负电容。在一些实施例中，第一含锆氧化物层122具有通过第一覆盖层128增强或改变的铁电性，且第二含锆氧化物层134具有通过第二晶种层132增强或改变的反铁电性。在其他实施例中，第一含锆氧化物层122具有通过第一覆盖层128增强或改变的反铁电性，且第二含锆氧化物层134具有通过第二晶种层132增强或改变的铁电性。

图34绘示类似于半导体结构19a的另一半导体结构19d，两者的区别在于半导体结构19d增加第一覆盖层128且省去第一晶种层120。由于第一含锆氧化物层122的通过第一覆盖层128改变或增强的铁电性或反铁电性，第一含锆氧化物层122及第一覆盖层128的组合提供负电容。在一些实施例中，第一含锆氧化物层122具有通过第一覆盖层128增强或改变的铁电性，且第二含锆氧化物层134具有通过第二覆盖层136增强或改变的反铁电性。在其他实施例中，第一含锆氧化物层122具有通过第一覆盖层128增强或改变的反铁电性，且第二含锆氧化物层134具有通过第二覆盖层136增强或改变的铁电性。

图35绘示类似于半导体结构19b的另一半导体结构19e，两者的区别在于半导体结构19e增加第一覆盖层128且省去第一晶种层120。由于第一含锆氧化物层122的通过第一覆盖层128改变或增强的铁电性或反铁电性，第一含锆氧化物层122及第一覆盖层128的组合提供负电容。在一些实施例中，第一含锆氧化物层122具有通过第一覆盖层128增强或改变的铁电性，且第二含锆氧化物层134具有通过第二晶种层132及第二覆盖层136增强或改变的反铁电性。在其他实施例中，第一含锆氧化物层122具有通过第一覆盖层128增强或改变的反铁电性，且第二含锆氧化物层134具有通过第二晶种层132及第二覆盖层136增强或改变的铁电性。

图36绘示类似于半导体结构19的另一半导体结构19f，两者的区别在于半导体结构19f增加第一覆盖层128。由于第一含锆氧化物层122的通过第一含锆氧化物层122的相对侧上的层120及层128改变或增强的铁电性或反铁电性，第一晶种层120、第一含锆氧化物层122及第一覆盖层128的组合提供负电容。在一些实施例中，第一含锆氧化物层122具有通过第一晶种层120及第一覆盖层128增强或改变的铁电性，且第二含锆氧化物层134具有通过第二晶种层132增强或改变的反铁电性。在其他实施例中，第一含锆氧化物层122具有通过第一晶种层120及第一覆盖层128增强或改变的反铁电性，且第二含锆氧化物层134具有通过第二晶种层132增强或改变的铁电性。

图37绘示类似于半导体结构19a的另一半导体结构19g，两者的区别在于半导体结构19g增加第一覆盖层128。由于第一含锆氧化物层122的通过第一含锆氧化物层122的相对侧上的层120及层128改变或增强的铁电性或反铁电性，第一晶种层120、第一含锆氧化物层122及第一覆盖层128的组合提供负电容。在一些实施例中，第一含锆氧化物层122具有通过第一晶种层120及第一覆盖层128增强或改变的铁电性，且第二含锆氧化物层134具有通过第二覆盖层136增强或改变的反铁电性。在其他实施例中，第一含锆氧化物层122具有通过第一晶种层120及第一覆盖层128增强或改变的反铁电性，且第二含锆氧化物层134具有通过第二覆盖层136增强或改变的铁电性。

图38绘示类似于半导体结构19b的另一半导体结构19h，两者的区别在于半导体结构19h增加第一覆盖层128。由于第一含锆氧化物层122的通过第一含锆氧化物层122的相对侧上的层120及层128改变或增强的铁电性或反铁电性，第一晶种层120、第一含锆氧化物层122及第一覆盖层128的组合提供负电容。在一些实施例中，第一含锆氧化物层122具有通过第一晶种层120及第二覆盖层136增强或改变的铁电性，且第二含锆氧化物层134具有通过第二晶种层132及第二覆盖层136增强或改变的反铁电性。在其他实施例中，第一含锆氧化物层122具有通过第一晶种层120及第一覆盖层128增强或改变的反铁电性，且第二含锆氧化物层134具有通过第二晶种层132及第二覆盖层136增强或改变的铁电性。

图39绘示类似于半导体结构19的另一半导体结构20，两者的区别在于半导体结构20省去底电极104及中间电极130。更详细而言，第二晶种层132与第一含锆氧化物层122的顶面接触。在一些实施例中，第一含锆氧化物层122具有通过第一晶种层120增强或改变的铁电性，且第二含锆氧化物层134具有通过第二晶种层132增强或改变的反铁电性。在其他实施例中，第一含锆氧化物层122具有通过第一晶种层120增强或改变的反铁电性，且第二含锆氧化物层134具有通过第二晶种层132增强或改变的铁电性。

图40绘示类似于半导体结构20的另一半导体结构20a，两者的区别在于半导体结构20a增加第二覆盖层136且省去第二晶种层132。更详细而言，第二含锆氧化物层134与第一含锆氧化物层122的顶面接触。在一些实施例中，第一含锆氧化物层122具有通过第一晶种层120增强或改变的铁电性，且第二含锆氧化物层134具有通过第二覆盖层136增强或改变的反铁电性。在其他实施例中，第一含锆氧化物层122具有通过第一晶种层120增强或改变的反铁电性，且第二含锆氧化物层134具有通过第二覆盖层136增强或改变的铁电性。

图41绘示类似于半导体结构20的另一半导体结构20b，两者的区别在于半导体结构20b增加第二覆盖层136。在一些实施例中，第二覆盖层136位于顶电极108与第二含锆氧化物层134之间。在一些实施例中，第一含锆氧化物层122具有通过第一晶种层120增强或改变的铁电性，且第二含锆氧化物层134具有通过第二晶种层132及第二覆盖层136增强或改变的反铁电性。在其他实施例中，第一含锆氧化物层122具有通过第一晶种层120增强或改变的反铁电性，且第二含锆氧化物层134具有通过第二晶种层132及第二覆盖层136增强或改变的铁电性。

图42绘示类似于半导体结构20的另一半导体结构20c，两者的区别在于半导体结构20c增加第一覆盖层128且省去第一晶种层120。在一些实施例中，第二晶种层132与第一覆盖层128的顶面接触。在一些实施例中，第一含锆氧化物层122具有通过第一覆盖层128增强或改变的铁电性，且第二含锆氧化物层134具有通过第二晶种层132增强或改变的反铁电性。在其他实施例中，第一含锆氧化物层122具有通过第一覆盖层128增强或改变的反铁电性，且第二含锆氧化物层134具有通过第二晶种层132增强或改变的铁电性。

图43绘示类似于半导体结构20a的另一半导体结构20d，两者的区别在于半导体结构20d增加第一覆盖层128且省去第一晶种层120。在一些实施例中，第二含锆氧化物层134与第一覆盖层128的顶面接触。在一些实施例中，第一含锆氧化物层122具有通过第一覆盖层128增强或改变的铁电性，且第二含锆氧化物层134具有通过第二覆盖层136增强或改变的反铁电性。在其他实施例中，第一含锆氧化物层122具有通过第一覆盖层128增强或改变的反铁电性，且第二含锆氧化物层134具有通过第二覆盖层136增强或改变的铁电性。

图44绘示类似于半导体结构20e的另一半导体结构20e，两者的区别在于半导体结构20e增加第一覆盖层128且省去第一晶种层120。在一些实施例中，第二晶种层132与第一覆盖层128的顶面接触。在一些实施例中，第一含锆氧化物层122具有通过第一覆盖层128增强或改变的铁电性，且第二含锆氧化物层134具有通过第二晶种层132及第二覆盖层136增强或改变的反铁电性。在其他实施例中，第一含锆氧化物层122具有通过第一覆盖层128增强或改变的反铁电性，且第二含锆氧化物层134具有通过第二晶种层132及第二覆盖层136增强或改变的铁电性。

图45绘示类似于半导体结构20的另一半导体结构20f，两者的区别在于半导体结构20f增加第一覆盖层128。在一些实施例中，第二晶种层132与第一覆盖层128的顶面接触。在一些实施例中，第一含锆氧化物层122具有通过第一晶种层120及第一覆盖层128增强或改变的铁电性，第二含锆氧化物层134具有通过第二晶种层132增强或改变的反铁电性。在其他实施例中，第一含锆氧化物层122具有通过第一晶种层120及第一覆盖层128增强或改变的反铁电性，第二含锆氧化物层134具有通过第二晶种层132增强或改变的铁电性。

图46绘示类似于半导体结构20a的另一半导体结构20g，两者的区别在于半导体结构20g增加第一覆盖层128。在一些实施例中，第二含锆氧化物层134与第一覆盖层128的顶面接触。在一些实施例中，第一含锆氧化物层122具有通过第一晶种层120及第一覆盖层128增强或改变的铁电性，且第二含锆氧化物层134具有通过第二覆盖层136增强或改变的反铁电性。在其他实施例中，第一含锆氧化物层122具有通过第一晶种层120及第一覆盖层128增强或改变的反铁电性，且第二含锆氧化物层134具有通过第二覆盖层136增强或改变的铁电性。

图47绘示类似于半导体结构20b的另一半导体结构20h，两者的区别在于半导体结构20h增加第一覆盖层128。在一些实施例中，第二晶种层132与第一覆盖层128的顶面接触。在一些实施例中，第一含锆氧化物层122具有通过第一晶种层120及第一覆盖层128增强或改变的铁电性，且第二含锆氧化物层134具有通过第二晶种层132及第二覆盖层136增强或改变的反铁电性。在其他实施例中，第一含锆氧化物层122具有通过第一晶种层120及第一覆盖层128增强或改变的反铁电性，且第二含锆氧化物层134具有通过第二晶种层132及第二覆盖层136增强或改变的铁电性。

图48绘示类似于半导体结构20的另一半导体结构21，两者的区别在于半导体结构21省去栅极介电层118。在一些实施例中，第一晶种层120与基板102的通道区域126接触。在一些实施例中，第一含锆氧化物层122具有通过第一晶种层120增强或改变的铁电性，且第二含锆氧化物层134具有通过第二晶种层132增强或改变的反铁电性。在一些其他实施例中，第一含锆氧化物层122具有通过第一晶种层120增强或改变的反铁电性，且第二含锆氧化物层134具有通过第二晶种层132增强或改变的铁电性。

图49绘示类似于半导体结构21的另一半导体结构21a，两者的区别在于半导体结构21a增加第二覆盖层136且省去第二晶种层132。在一些实施例中，第二含锆氧化物层134与第一含锆氧化物层122的顶面接触。在一些实施例中，第一含锆氧化物层122具有通过第一晶种层120增强或改变的铁电性，且第二含锆氧化物层134具有通过第二覆盖层136增强或改变的反铁电性。在一些其他实施例中，第一含锆氧化物层122具有通过第一晶种层120增强或改变的反铁电性，且第二含锆氧化物层134具有通过第二覆盖层136增强或改变的铁电性。

图50绘示类似于半导体结构21的另一半导体结构21b，两者的区别在于半导体结构21b增加第二覆盖层136。在一些实施例中，第一含锆氧化物层122具有通过第一晶种层120增强或改变的铁电性，且第二含锆氧化物层134具有通过第二晶种层132及第二覆盖层136增强或改变的反铁电性。在一些其他实施例中，第一含锆氧化物层122具有通过第一晶种层120增强或改变的反铁电性，且第二含锆氧化物层134具有通过第二晶种层132及第二覆盖层136增强或改变的铁电性。

图51绘示类似于半导体结构21的另一半导体结构21c，两者的区别在于半导体结构21c增加第一覆盖层128且省去第一晶种层120。在一些实施例中，第一含锆氧化物层122具有通过第一覆盖层128增强或改变的铁电性，且第二含锆氧化物层134具有通过第二晶种层132增强或改变的反铁电性。在一些其他实施例中，第一含锆氧化物层122具有通过第一覆盖层128增强或改变的反铁电性，且第二含锆氧化物层134具有通过第二晶种层132增强或改变的铁电性。

图52绘示类似于半导体结构21a的另一半导体结构21d，两者的区别在于半导体结构21d增加第一覆盖层128且省去第一晶种层120。在一些实施例中，第一含锆氧化物层122具有通过第一覆盖层128增强或改变的铁电性，且第二含锆氧化物层134具有通过第二覆盖层136增强或改变的反铁电性。在一些其他实施例中，第一含锆氧化物层122具有通过第一覆盖层128增强或改变的反铁电性，且第二含锆氧化物层134具有通过第二覆盖层136增强或改变的铁电性。

图53绘示类似于半导体结构21b的另一半导体结构21e，两者的区别在于半导体结构21e增加第一覆盖层128且省去第一晶种层120。在一些实施例中，第一含锆氧化物层122具有通过第一覆盖层128增强或改变的铁电性，且第二含锆氧化物层134具有通过第二晶种层132及第二覆盖层136增强或改变的反铁电性。在一些其他实施例中，第一含锆氧化物层122具有通过第一覆盖层128增强或改变的反铁电性，且第二含锆氧化物层134具有通过第二晶种层132及第二覆盖层136增强或改变的铁电性。

图54绘示类似于半导体结构21的另一半导体结构21f，两者的区别在于半导体结构21f增加第一覆盖层128。在一些实施例中，第一含锆氧化物层122具有通过第一晶种层120及第一覆盖层128增强或改变的铁电性，且第二含锆氧化物层134具有通过第二晶种层132增强或改变的反铁电性。在一些其他实施例中，第一含锆氧化物层122具有通过第一晶种层120及第一覆盖层128增强或改变的反铁电性，且第二含锆氧化物层134具有通过第二晶种层132增强或改变的铁电性。

图55绘示类似于半导体结构21a的另一半导体结构21g，两者的区别在于半导体结构21g增加第一覆盖层128。在一些实施例中，第一含锆氧化物层122具有通过第一晶种层120及第一覆盖层128增强或改变的铁电性，且第二含锆氧化物层134具有通过第二覆盖层136增强或改变的反铁电性。在一些其他实施例中，第一含锆氧化物层122具有通过第一晶种层120及第一覆盖层128增强或改变的反铁电性，且第二含锆氧化物层134具有通过第二覆盖层136增强或改变的铁电性。

图56绘示类似于半导体结构21b的另一半导体结构21h，两者的区别在于半导体结构21h增加第一覆盖层128。在一些实施例中，第一含锆氧化物层122具有通过第一晶种层120及第一覆盖层128增强或改变的铁电性，且第二含锆氧化物层134具有通过第二晶种层132及第二覆盖层136增强或改变的反铁电性。在一些其他实施例中，第一含锆氧化物层122具有通过第一晶种层120及第一覆盖层128增强或改变的反铁电性，且第二含锆氧化物层134具有通过第二晶种层132及第二覆盖层136增强或改变的铁电性。

基于以上论述，可见本揭露提供一些优点。然而应理解其他实施例可能提供额外的优点，且本文不一定揭露所有优点。此外，无特定优点是所有实施例必需的。一个优点是无须进行退火制程以增强或改变刚沉积的二氧化锆(ZrO2)或氧化锆铪(Hf_0.5Zr_0.5O₂)层的铁电性或反铁电性，因此沉积的半导体元件的层具有低热积存(thermal budget)，而有益于制程整合。另一优点是可减少负电容栅极堆叠中的层的厚度，导致进一步缩小负电容场效晶体管(NC-FET)的尺寸。另一优点是当铁电层用二氧化锆(ZrO₂)制成时，可在无额外掺杂剂的情况下在铁电层中实现铁电性或反铁电性。另一优点是可在无栅极介电层的情况下直接在基板上制备铁电层。另一优点是当铁电层用二氧化锆(ZrO₂)制成时，通过包括晶种层及覆盖层中的至少一者，可实现铁电相或反铁电相，提供形成负电容场效晶体管(NCFET)的灵活性。另一优点是二氧化锆(ZrO₂)及氧化锆铪(Hf_0.5Zr_0.5O₂)均与硅相容，且因此二氧化锆(ZrO₂)或氧化锆铪(Hf_0.5Zr_0.5O₂)层可在无额外栅极介电质的情况下直接沉积于硅基板的通道区域上。

在一些实施例中，半导体元件包括基板、第一含锆氧化物层、第一金属氧化物层及顶电极。第一含锆氧化物层位于基板上方且具有铁电性或反铁电性。第一金属氧化物层与第一含锆氧化物层接触。第一金属氧化物层的厚度小于第一含锆氧化物层的厚度。顶电极位于第一含锆氧化物层上方。

在一些实施例中，半导体元件进一步包括第二金属氧化物层。第一含锆氧化物层位于第一金属氧化物层与第二金属氧化物层之间。

在一些实施例中，第二金属氧化物层的厚度小于第一含锆氧化物层的厚度。

在一些实施例中，第一金属氧化物层及第二金属氧化物层用相同材料制成。

在一些实施例中，半导体元件进一步包括第二含锆氧化物层及第二金属氧化物层。第二含锆氧化物层位于第一含锆氧化物层上方。第二金属氧化物层接触第二含锆氧化物层。

在一些实施例中，第二金属氧化物层的厚度小于第二含锆氧化物层的厚度。

在一些实施例中，半导体元件进一步包括第三金属氧化物层。第二含锆氧化物层位于第二金属氧化物层与第三金属氧化物层之间。

在一些实施例中，第三金属氧化物层的厚度小于第二含锆氧化物层的厚度。

在一些实施例中，第二金属氧化物层及第三金属氧化物层用相同材料制成。

在一些实施例中，第一含锆氧化物层具有铁电性，且第二含锆氧化物层具有反铁电性。

在一些实施例中，第一含锆氧化物层具有反铁电性，且第二含锆氧化物层具有铁电性。

在一些实施例中，半导体元件包括半导体基板、第一含锆氧化物层、第一金属氧化物层及顶电极。半导体基板具有源极/漏极区域及源极/漏极区域之间的通道区域。第一含锆氧化物层位于半导体基板的通道区域上方且具有铁电性或反铁电性。第一金属氧化物层接触第一含锆氧化物层。顶电极位于第一含锆氧化物层上方。

在一些实施例中，第一金属氧化物层位于第一含锆氧化物层上方。

在一些实施例中，半导体元件进一步包括第二含锆氧化物层，第二含锆氧化物层位于第一含锆氧化物层上方且具有铁电性或反铁电性。

在一些实施例中，第二含锆氧化物层位于第一金属氧化物层与顶电极之间。

在一些实施例中，半导体元件进一步包括与第二含锆氧化物层接触的第二金属氧化物层。

在一些实施例中，第二金属氧化物层位于第一金属氧化物层与第二含锆氧化物层之间。

在一些实施例中，第二金属氧化物层位于顶电极与第二含锆氧化物层之间。

在一些实施例中，半导体元件的制作方法包括在半导体基板中形成源极/漏极区域；在位于半导体基板中且在源极/漏极区域之间的通道区域上方沉积含锆氧化物层；形成与含锆氧化物层接触的金属氧化物层；及在含锆氧化物层上方形成顶电极，其中在沉积含锆氧化物层之后且在形成顶电极之前不执行退火。

在一些实施例中，执行形成金属氧化物层使得金属氧化物层比含锆氧化物层薄。

上文概述了若干实施例的特征使得熟悉此项技术者可更好地理解本揭露的态样。熟悉此项技术者将了解他们可容易地以本揭露为基础设计或修改用于达到相同目的及/或实现本文中所引入的实施例的相同优点的其他制程及结构。熟悉此项技术者亦应了解此等等效构造不脱离本揭露的精神及范畴，且他们可在不脱离本揭露的精神及范畴的情况下作出各种改变、替换及变更。