阅读说明：本技术 Njfet器件及制备方法 (NJFET device and preparation method ) 是由 张忆 苏贵东 汪强 刘文军 陈竹江 刘欢 于 2020-04-30 设计创作，主要内容包括：NJFET器件及制备方法,涉及半导体技术,本发明的NJFET器件包括P衬底、隔离介质、N外延区、P型埋层、深磷注入区、源区、漏区、沟道区、栅区、二氧化硅氧化层,其特征在于,还包括P阱,所述P型埋层、深磷注入区、源区、漏区、沟道区和栅区嵌入P阱。本发明可以使现有P衬底N外延SOI互补双极工艺支持NJFET器件,使得该工艺可以同时包含PJFET和NJFET器件两种互补的JFET器件。(The invention discloses an NJFET device and a preparation method thereof, and relates to the semiconductor technology. The invention can make the prior P substrate N epitaxial SOI complementary bipolar process support the NJFET device, so that the process can simultaneously comprise two complementary JFET devices of a PJFET device and an NJFET device.)

NJFET器件及制备方法

技术领域

本发明涉及半导体技术。

背景技术

在现有的SOI双极型工艺条件下，NJFET器件由N衬底P外延工艺制备而得，PJFET器件由P衬底N外延的SOI互补双极工艺制备而得，两种器件需要两种截然不同的工艺环境，成本较高。

发明内容

本发明所要解决的技术问题是，提供一种在P衬底N外延的SOI互补双极工艺基础上开发NJFET器件的技术。

本发明解决所述技术问题采用的技术方案是，NJFET器件，包括P衬底、隔离介质、N外延区、P型埋层、深磷注入区、源区、漏区、沟道区、栅区、二氧化硅氧化层，其特征在于，还包括P阱，所述P型埋层、深磷注入区、源区、漏区、沟道区、栅区嵌入P阱。

本发明还提供NJFET器件的制备方法，包括下述步骤：

1)在P型衬底的晶圆上填充底层隔离介质，

2)通过外延生长的方式生成N型外延区，

3)生成掺杂半导体埋层，

4)生成二氧化硅氧化层，

5)通过P型注入方式生成PJFET的源极和漏极，

6)通过N型注入方式生成PJFET的栅极，

7)通过掺杂注入方式形成沟道区，

8)通过深磷注入方式生成PJFET的背栅，

9)通过填充的方式生成侧壁隔离介质，

其特征在于，所述步骤3)为：在N型外延区中，通过P型注入的方式生成P阱，并在P阱中生成掺杂半导体埋层，所述掺杂半导体埋层为P型埋层。

本发明克服了现有技术的不足，在现有的P衬底N外延SOI互补双极工艺上开发NJFET器件，使得该工艺的应用更加灵活，能够满足集成电路设计的更特殊的需求。本发明可以使现有P衬底N外延SOI互补双极工艺支持NJFET器件，使得该工艺可以同时包含PJFET和NJFET器件两种互补的JFET器件，在电路设计中可以灵活处理应用，完成单种JFET器件不能完成的复杂设计。

附图说明

图1是现有技术的器件结构示意图。

图2是本发明的器件结构示意图。图2中的阴影区域为P阱。

附图标记说明：

BN:N型埋层，BP：P型埋层，DC：深磷注入区，TR：隔离墙，OX：二氧化硅氧化层，IN：轻掺杂N型注入区，IP：轻掺杂P型注入区，IV：沟道区，NC：N型注入区。

具体实施方式

参见图1、2。本发明在P衬底N外延的SOI互补双极工艺的PJFET制程工序基础上增加一道刻蚀工序和一道注入(或扩散)工序，在N外延上生成一个P阱(图2的阴影区域)，在该P阱中制作NJFET器件的主要结构；在P阱中进行N型轻掺杂的注入形成NJFET沟道；在此基础上再进行一次P轻掺杂型浅结注入，形成NJFET的栅上极板；可以通过控制离子注入能量，或增大N型轻掺杂的高温退火时间，使得N型轻掺杂的结深大于P型轻掺杂的结深；通过控制N型轻掺杂和P型轻掺杂的结深差和N型轻掺杂的浓度来调整NJFET的阈值电压。

本发明的NJFET器件包括P衬底、隔离介质、N外延区、P型埋层、深磷注入区、源区、漏区、沟道区、栅区、二氧化硅氧化层，还包括P阱，所述P型埋层、深磷注入区、源区、漏区、沟道区、栅区嵌入P阱。

本发明所提供的NJFET器件的制备方法包括下述步骤：

1)在P型衬底的晶圆上填充底层隔离介质，

2)通过外延生长的方式生成N型外延区，

3)在N型外延区中，通过P型注入的方式生成P阱(图中阴影区)，并在P阱中生成掺杂半导体埋层，所述掺杂半导体埋层为P型埋层(图中的BP)，

4)生成二氧化硅氧化层OX，

5)在P阱中通过N型注入方式生成PJFET的源极和漏极(图中的NC)，

6)通过P型注入方式生成PJFET的栅极(图中的IP)，

7)通过掺杂注入方式形成沟道区(图中IV)，

8)通过深磷注入方式生成PJFET的背栅(图中的DC)，

9)通过填充的方式生成侧壁隔离介质。

本发明在传统P衬底N外延SOI互补双极工艺基础上开发NJFET器件，同时兼容PJFET和NJFET两种互补JFET器件的存在，电路设计更为灵活；该NJFET器件的阈值电压更精确可控，应用更加广泛，可作为电路设计中的差分对输入级、镜像电流源或电平移位等电路结构使用。

本发明系对现有工艺的改进，说明书已经充分说明了实施的必要技术内容，故不再赘述具体工艺参数等细节。