阅读说明：本技术 晶体管及形成晶体管的方法 (Transistor and method of forming a transistor ) 是由 D·V·N·拉马斯瓦米 于 2019-01-03 设计创作，主要内容包括：本发明揭示一种晶体管,其包括一对源极/漏极区域,所述对源极/漏极区域之间具有沟道。晶体管栅极构造是操作地接近所述沟道。所述沟道包括Si<Sub>1-y</Sub>Gey,其中“y”是从0到0.6。所述源极/漏极区域中的每一者的至少一部分包括Si<Sub>1-</Sub><Sub>x</Sub>Ge<Sub>x</Sub>,其中“x”是从0.5到1。本发明还揭示包含方法的其它实施例。(A transistor includes a pair of source/drain regions having a channel therebetween. A transistor gate is configured to be operatively proximate to the channel. The channel comprises Si 1‑y Gey, where "y" is from 0 to 0.6. At least a portion of each of the source/drain regions comprises Si 1‑ x Ge x Wherein "x" is from 0.5 to 1. Other embodiments including methods are also disclosed.)

晶体管及形成晶体管的方法

技术领域

本文中所揭示的实施例涉及晶体管及形成晶体管的方法。

背景技术

存储器是一种类型的集成电路，且用于在计算机系统中存储数据。可将存储器制造成个别存储器单元的一或多个阵列。可使用数字线(其还可称为位线、数据线或感测线)及存取线(其还可称为字线)来对存储器单元写入或从存储器单元读取。感测线可沿阵列的列导电地互连存储器单元，且存取线可沿阵列的行导电地互连存储器单元。可通过感测线及存取线的组合来唯一地寻址每一存储器单元。

存储器单元可为易失性、半易失性或非易失性的。非易失性存储器单元可在缺少电力的情况下长时间存储数据。非易失性存储器通常特指具有至少约10年的保存时间的存储器。易失性存储器消耗且因此被刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更短的保存时间。无论如何，存储器单元经配置以将存储保存或存储成至少两个不同可选状态。在二元系统中，将状态视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储信息的两个以上层或状态。

场效应晶体管是可用于存储器单元中的一种类型的电子组件。这些晶体管包括一对导电源极/漏极区域，其之间具有半导电沟道区域。导电栅极相邻于沟道区域且通过薄栅极绝缘体来与沟道区域分离。将合适电压施加到栅极允许电流从源极/漏极区域中的一者流动通过沟道区域而到另一者。当从栅极移除电压时，基本上防止电流流动通过沟道区域。场效应晶体管还可包含额外结构(例如可逆可编程电荷存储区域)作为栅极绝缘体与导电栅极之间的栅极构造的部分。

晶体管可用于除存储器电路之外的电路中。

具体实施方式

本发明的实施例涵盖晶体管、晶体管阵列及包括一或多个晶体管的装置。参考图1到4来描述第一实例实施例。衬底片段、构造或装置10包括基底衬底11，其可包含传导/导体(即，本文中的电传导/导体)材料、半导电/半导体材料或绝缘/绝缘体(即，本文中的电绝缘/绝缘体)材料中的一或多者。各种材料已竖向形成于基底衬底11上方。材料可位于图1到4所描绘的材料的两侧、其竖向内及/或其竖向外。例如，集成电路的其它部分或完全制造组件可设置于基底衬底11上方、基底衬底11周围及/或基底衬底11内的某位置处。用于操作晶体管阵列内的组件的控制及/或其它***电路还可被制造且可或可不完全或部分位于晶体管阵列或子阵列内。此外，多个子阵列还可独立地、协力地或否则相对于彼此地被制造及操作。如本发明中所使用，“子阵列”还可被视为阵列。

衬底构造10包括晶体管12，其包括一对源极/漏极区域16、18，源极/漏极区域16、18之间具有沟道14。晶体管栅极构造30操作地接近沟道14。栅极构造30包括导电栅极材料34(例如导电掺杂半导体材料及/或金属材料)与栅极绝缘体32(例如二氧化硅、氮化硅及/或其它高k电介质、铁电材料及/或其它可编程材料等)。栅极材料34可包括使多个晶体管的栅极一起互连成一个别行或列的存取线35(图2)的部分。无论如何，在一个实施例中，在直线垂直横截面(例如图1的垂直横截面且无论以直摆、横摆或纸平面或图1所在的视觉表示的任何其它旋转定向呈现)中，栅极构造30位于沟道14的横向对置侧(例如侧61及63)上方。在一个实施例中且如所展示，在全部直线垂直横截面中，栅极构造30完全环绕沟道14，如观看图1及2时所共同固有展示。

沟道14包括电流在源极/漏极区域对16与18之间流动通过沟道的方向20(即，电流流动方向)。在一个实施例中且如所展示，电流流动方向20在源极/漏极区域16与18之间的每一位置处呈直线且可被视为平面(例如所描绘的两个对置栅极绝缘体32之间的图1所在页面)。沟道14包括Si_1-yGe_y，其中“y”是从0到0.6，且在一个实施例中，沟道14全部沿电流流动方向20延伸。沟道14可包括Si_1-yGe_y、基本上由Si_1-yGe_y组成或由Si_1-yGe_y组成。电流流动方向20上的实例最大沟道长度是200到2,000埃。

每一源极/漏极区域16、18的至少一部分包括Si_1-xGe_x，其中“x”是从0.5到1。例如，源极/漏极区域16包括此一部分26且源极/漏极区域18包括此一部分28。部分26及28可包括Si_1-xGe_x、基本上由Si_1-xGe_x组成或由Si_1-xGe_x组成。在一个实施例中，每一部分26及28正交于电流流动方向20(例如沿正交方向25(例如，其可为平面))而完全延伸穿过相应源极/漏极区域，如图1到4中所展示。无论如何，在一个实施例中且理想地，“x”大于“y”，且在另一实施例中，“x”等于“y”。在一个实施例中，“y”是0。每一源极/漏极区域16、18在正交方向25上的实例最大尺寸是50到2,000埃。

每一源极/漏极区域16、18包括其至少一部分，所述至少一部分内包括导电性增强掺杂剂，所述导电性增强掺杂剂在相应源极/漏极区域16、18内具有此导电性增强掺杂剂的最大浓度，以(例如)使此部分导电(例如，具有至少10²⁰个原子/cm³的最大掺杂剂浓度)。因此，每一源极/漏极区域16、18的全部或仅一部分可具有导电性增强掺杂剂的此最大浓度。无论如何，在一个实施例中，每一部分26及28是部分或完全位于最大浓度掺杂剂部分内。源极/漏极区域16及18可包含其它掺杂区域(未展示)，例如光晕区域、LDD区域等。

沟道14可经适当掺杂有导电性增强掺杂剂，其可具有源极/漏极区域16、18中的掺杂剂的相反导电性类型，且(例如)在沟道中具有不大于1×10¹⁶个原子/cm³的最大浓度。在一个实施例中，沟道14包括在沟道中具有不大于1×10¹⁴个原子/cm³的最大浓度的导电性增强掺杂剂，且在一个实施例中，沟道14内包括不可量测数量的导电性增强掺杂剂。

在一个实施例中且如所展示，每一源极/漏极区域16、18包括Si_1-yGe_y(例如源极/漏极区域16中的Si_1-yGe_y部分22及源极/漏极区域18中的Si_1-yGe_y部分24)，且在一个实施例中，Si_1-yGe_y直接紧靠沟道14的Si_1-yGe_y。每一部分22及24在电流流动方向20上的实例最大厚度(例如T₁)是在0到200埃之间，且在一个实施例中，是从2到200埃。部分22及24可具有彼此相同或不同的厚度。在图1到4中，电介质材料45(例如二氧化硅及/或氮化硅)是展示于各种操作特征上方及其两侧。上文所描述及展示的其它材料、区域及部分(对本发明来说，不是特别重要的材料)可具有任何合适相应厚度。然而，在一个实施例中，晶体管12是薄膜晶体管。

图5展示具有晶体管12a的衬底构造10a的替代实例实施例，其中源极/漏极区域16及18分别缺乏Si_1-yGe_y区域22、24(图5中未展示)。已适当使用来自上述实施例的相同元件符号，其中用后缀“a”指示一些构造差异。可使用本文中相对于其它实施例所展示及/或所描述的任何其它属性或方面。

在一个实施例中，晶体管12竖向延伸，且在所展示的一个此实施例中，是垂直的或在垂直的10°内。明确来说且在此实例中，源极/漏极区域16是上源极/漏极区域且源极/漏极区域18是下源极/漏极区域。沟道14竖向延伸于源极/漏极区域16与18之间且包括顶部36(即，最上外延)及底部38(即，最下外延)。此外，在此实施例中，上源极/漏极区域16的部分22是其最下部分且包括顶部40及底部42，其中底部42直接紧靠沟道14的顶部36。在一个实施例中且如所展示，沟道14的顶部36及最下部分22的底部42可为平面且沿正交方向25竖向重合。部分26是上源极/漏极区域16的最上部分且包括顶部46及底部44。在一个实施例中，源极/漏极对16、18及沟道14的组合具有至少3:1的纵横比。

下源极/漏极区域18的部分24包括其最上部分且包括顶部48及底部50，在一个实施例中，顶部48直接紧靠沟道14的底部38。在一个实施例中且如所展示，沟道14的底部38及最下部分22的顶部48可为平面且沿正交方向25竖向重合。部分28是下源极/漏极区域18的最下部分且包括顶部52及底部54。

源极/漏极区域16、18及沟道14在水平横截面中展示为呈圆形，但各种区域的其它形状(例如椭圆形、正方形、矩形、三角形、五边形等)可被使用且无需全部为彼此相同的形状。

作为替代实例，晶体管12可不竖向延伸，例如，水平延伸。明确来说且举例来说，图1到4中的任何者向右或向左旋转90°描绘水平延伸晶体管，无论实例衬底材料11的位置或组成如何。无论如何，可使用本文中相对于其它实施例所展示及/或所描述的任何其它属性或方面，无论晶体管是垂直、水平或其它定向。

接着，参考图6来描述衬底构造10b的替代实例实施例晶体管12b。已适当使用来自上述实施例的相同元件符号，其中用后缀“b”或不同元件符号来指示一些构造差异。绝缘体材料区域60位于每一源极/漏极区域16、18中，且绝缘体材料区域60个别地正交于电流流动方向20(例如，沿正交方向25)延伸且在电流流动方向20上不厚于10埃(例如厚度T₂)。在一个实施例中，每一绝缘体材料区域60是至少2埃厚，且在一个实施例中，不超过5埃厚。绝缘体材料区域60可具有彼此相同或不同的厚度。在一个实施例中，每一绝缘体材料区域60包括SiO₂。在一个实施例中，每一绝缘体材料区域60包括C，例如包括非晶碳及/或Si_xO_yC_z(例如，其中“z”是“x”、“y”及“z”的总和的1％到10％；其中“x”是“x”、“y”及“z”的总和的25％到33％；且其中“y”是“x”、“y”及“z”的总和的50％到66％[每一此百分比是原子百分比])。在一个实施例中，每一绝缘体材料区域60正交于电流流动方向20(例如，沿方向25)完全延伸穿过相应源极/漏极区域16、18。每一绝缘体材料区域60可至少部分充当(a)与(b)之间的导电性调整掺杂剂的扩散限制器，其中(a)是每一源极/漏极区域16、18且(b)是沟道14。可使用本文中相对于其它实施例所展示及/或所描述的任何其它属性或方面。

图6展示实例实施例晶体管12b，其中每一绝缘体材料区域60不直接紧靠沟道14。替代地，每一绝缘体材料区域60可直接紧靠沟道14，例如相对于图7中的衬底构造10c的替代实施例晶体管12c中所展示。已适当使用来自上述实施例的相同元件符号，其中用后缀“c”指示一些构造差异。作为另一替代实例，绝缘体材料区域60可直接紧靠沟道14且另一绝缘体材料区域60不直接紧靠沟道14(未展示)。无论如何，可使用本文中相对于其它实施例所展示及/或所描述的任何其它属性或方面。

图8展示相对于衬底构造10d的另一实例替代实施例晶体管12d。已适当使用来自上述实施例的相同元件符号，其中用后缀“d”指示一些构造差异。晶体管12d中的绝缘体材料区域60个别地位于沟道14中且直接紧靠源极/漏极区域对16、18中的一者。在一个实施例中且如所展示，每一绝缘体材料区域60正交于电流流动方向20(例如，沿方向25)完全延伸穿过沟道14。可使用本文中相对于其它实施例所展示及/或所描述的任何其它属性或方面。图9展示相对于衬底构造10e的替代实例此实施例晶体管12e。已适当使用来自上述实施例的相同元件符号，其中用后缀“e”指示一些构造差异。图9展示其中每一绝缘体材料区域60位于沟道14内且延伸到相应源极/漏极区域16、18中的一者中的实例。可使用本文中相对于其它实施例所展示及/或所描述的任何其它属性或方面。

图10展示替代实例实施例衬底构造10f。已适当使用来自上述实施例的相同元件符号，其中用后缀“f”指示一些构造差异。晶体管12f的栅极构造30f不完全环绕沟道14f，确切来说且替代地，在直线垂直横截面中，栅极构造30f仅位于沟道14f的两个横向对置侧61、63上方。此可为存取线构造35f的部分，且可或可不直接电耦合在一起。可使用本文中相对于其它实施例所展示及/或所描述的任何其它属性或方面。

图11及12展示又一替代实例实施例衬底构造10g，其中在直线垂直横截面中，晶体管12g的栅极构造30g仅位于沟道14f的横向侧(例如侧61)上方。已适当使用来自上述实施例的相同元件符号，其中用后缀“g”指示一些构造差异。可使用本文中相对于其它实施例所展示及/或所描述的任何其它属性或方面。

在一个实施例中，每一部分26及28涵盖相应源极/漏极区域16、18的全部(例如图5及8)。在一个实施例中，每一部分26及28仅涵盖相应源极/漏极区域16、18的一部分(例如图1、6、7、9及11)。在一个实施例中，每一部分26及28及其内的Si_1-xGe_x直接紧靠沟道14(例如图5及8)。在一个实施例中，部分26及28两者或其内的Si_1-xGe_x不直接紧靠沟道14(例如图1、6、7、9及11)。在此实施例中，每一源极/漏极区域16、18包括Si_1-yGe_y且直接紧靠沟道14的Si_1-yGe_y(例如图1、6及11)。在一个实施例中，部分26及28中的一者及其内的Si_1-xGe_x直接紧靠沟道且部分26及28中的另一者及其内的Si_1-xGe_x不直接紧靠沟道(未展示)。在一个实施例中，沟道14的Si_1-yGe_y不完全沿电流流动方向20延伸(例如图8及9)。可使用本文中相对于其它实施例所展示及/或所描述的任何其它属性或方面。

本发明的实施例包括晶体管(例如12b、12c、12d、12e)，其包括一对源极/漏极区域(例如16、18，且无论其内是否具有任何Si_1-xGe_x)，所述源极/漏极区域之间具有沟道(例如14，且无论是否具有任何Si_1-yGe_y)。沟道包括电流在源极/漏极区域对之间流动通过沟道的方向(例如20)。在一个实施例中，绝缘体材料区域(例如图6、7及9中的60)位于每一源极/漏极区域16、18中，且此类绝缘体材料区域个别地正交于电流流动方向(例如，沿方向25)延伸且在电流流动方向上不厚于10埃。在一个实施例中，一对绝缘体材料区域(例如图8及9中的60)位于沟道中且各自正交于电流流动方向伸长且在电流流动方向上各自不厚于10埃，其中绝缘体材料区域个别地直接紧靠源极/漏极区域对中的一者。可使用本文中相对于其它实施例所展示及/或所描述的任何其它属性或方面。

如上文所描述，将锗并入沟道及源极/漏极区域中的一或两者中可实现活化温度降低(即，在为了活化源极/漏极区域及/或沟道内的掺杂剂而进行的退火步骤中)。在一个实施例中，形成晶体管的方法包括形成一对源极/漏极区域，所述源极/漏极区域之间具有沟道。所述沟道包括Si_1-yGe_y，其中“y”是从0到0.6。每一源极/漏极区域的至少一部分包括Si_1-xGe_x，其中“x”是从0.5到1。每一源极/漏极区域内包括导电性增强掺杂剂。在不超过600℃(且在一个实施例中，不超过550℃)的温度处活化每一源极/漏极区域中的所述导电性增强掺杂剂。在活化所述源极/漏极区域中的所述导电性增强掺杂剂的动作之前或其之后，操作地形成接近所述沟道的晶体管栅极构造。在一个实施例中，所述沟道在开始所述活化动作时是结晶的，且在另一实施例中，沟道在开始所述活化动作时是非晶的且在所述活化期间变成结晶的。在本发明中，“结晶”材料或状态是至少90体积％结晶。在本发明中，“非晶”材料或状态是至少90体积％非晶。相对于上述结构实施例的任何其它属性可应用于方法实施例，且反之亦然。

在本发明中，除非另有指示，否则“竖向”、“较高”、“上”、“下”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“下面”、“底下”、“向上”及“向下”一般是参考垂直方向。“水平”是指沿主衬底表面的大体方向(即，在10°内)且可相对于在制造期间处理的衬底，且“垂直”是大体上正交于“水平”的方向。“完全水平”是指沿主衬底表面的方向(即，与主衬底表面成0°角)且可相对于在制造期间处理的衬底。此外，如本文中所使用，“垂直”及“水平”是大体彼此垂直的方向且无关于三维空间中的衬底的定向。另外，“竖向延伸”是指从“完全水平”偏移至少45°的方向。此外，相对于场效应晶体管“竖向延伸”及“水平延伸”是参考晶体管的沟道长度的定向，电流在操作中沿所述定向流动于源极/漏极区域之间。针对双极接面晶体管，“竖向延伸”及“水平延伸”是参考基底长度的定向，电流在操作中沿所述定向流动于射极与集极之间。

此外，“直接上方”及“直接下方”需要两个所述区域/材料/组件彼此至少部分横向重叠(即，水平地)。此外，使用前面未加“直接”的“上方”仅需所述区域/材料/组件上方的另一所述区域/材料/组件的一些部分是在所述区域/材料/组件的竖向外(即，无关于是否两个所述区域/材料/组件是否存在任何横向重叠)。类似地，使用前面未加“直接”的“下方”仅需所述区域/材料/组件下方的另一所述区域/材料/组件的一些部分是在所述区域/材料/组件的竖向内(即，无关于两个所述区域/材料/组件是否存在任何横向重叠)。

本文中所描述的任何材料、区域及结构可为均质或非均质的，且无论如何，可在其上覆的任何材料上方连续或不连续。此外，除非另有说明，否则可使用任何合适或待开发的技术(例如原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂及离子植入)来形成每一材料。

另外，“厚度”本身(前面无定向形容词)被界定为从不同组成的直接相邻材料或直接相邻区域的最靠近表面垂直穿过给定材料或区域的平均直线距离。另外，本文中所描述的各种材料或区域可具有大体上恒定厚度或可变厚度。如果具有可变厚度，那么除非另有指示，否则厚度是指平均厚度，且归因于厚度是可变的，此材料或区域将具有某一最小厚度及某一最大厚度。如本文中所使用，“不同组成”仅需可彼此直接紧靠的两个所述材料或区域的部分在化学及/或物理上是不同的，例如，此类材料或区域是非均质的。如果两个所述材料或区域彼此不直接紧靠，那么“不同组成”仅需彼此最靠近的两个所述材料或区域的部分在化学及/或物理上是不同的，例如，此类材料或区域是非均质的。在本发明中，当材料、区域或结构及另一材料、区域或结构彼此至少部分物理碰触接触时，所述材料、区域或结构是彼此“直接紧靠”。相比来说，前面未加“直接”的“上方”、“上”、“相邻”、“沿”及“紧靠”涵盖“直接紧靠”及其中介入材料、区域或结构导致所述材料、区域或结构彼此不物理触碰接触的构造。

在本文中，如果在正常操作中电流能够从区域-材料-组件连续流动到另一区域-材料-组件，那么区域-材料-组件彼此经“电耦合”，且当产生足够亚原子正及/或负电荷时，主要通过移动此类亚原子正及/或负电荷来达成“电耦合”。另一电子组件可介于区域-材料-组件之间且经电耦合到区域-材料-组件。相比来说，当区域-材料-组件被认为是“直接电耦合”时，则无介入电子组件(例如无二极管、晶体管、电阻器、传感器、开关、熔断器等)介于经直接电耦合的区域-材料-组件之间。

另外，“金属材料”是元素金属、两个或两个以上元素金属的混合物或合金及任何导电金属化合物中的任何者或组合。

总结

在一些实施例中，一种晶体管包括一对源极/漏极区域，其之间具有沟道。晶体管栅极构造操作地接近所述沟道。所述沟道包括Si_1-yGe_y，其中“y”是从0到0.6。所述源极/漏极区域中的每一者的至少一部分包括Si_1-xGe_x，其中“x”是从0.5到1。

在一些实施例中，一种晶体管包括一对源极/漏极区域，其之间具有沟道。晶体管栅极构造操作地接近所述沟道。所述沟道包括电流在所述对源极/漏极区域之间流动通过所述沟道的方向。绝缘体材料区域位于所述源极/漏极区域中的每一者中。所述绝缘体材料区域个别地正交于所述电流流动方向而伸长且在所述电流流动方向上不厚于10埃。

在一些实施例中，一种晶体管包括一对源极/漏极区域，其之间具有沟道。晶体管栅极构造操作地接近所述沟道。所述沟道包括电流在所述对源极/漏极区域之间流动通过所述沟道的方向。一对绝缘体材料区域位于所述沟道中且各自正交于所述电流流动方向而伸长且在所述电流流动方向上各自不厚于10埃。所述绝缘体材料区域个别地直接紧靠所述对源极/漏极区域中的一者。

在一些实施例中，一种形成晶体管的方法包括：形成一对源极/漏极区域，所述源极/漏极区域之间具有沟道。所述沟道包括Si_1-yGe_y，其中“y”是从0到0.6。所述源极/漏极区域中的每一者的至少一部分包括Si_1-xGe_x，其中“x”是从0.5到1。所述源极/漏极区域中的每一者内包括导电性增强掺杂剂。在不超过600℃的温度处活化所述源极/漏极区域中的每一者中的所述导电性增强掺杂剂。形成操作地接近所述沟道的晶体管栅极构造。