阅读说明：本技术 用于裸片上存储器电力分析及管理的方法及设备 (Method and apparatus for on-die memory power analysis and management ) 是由 F·巴德瑞尔 T·H·金斯利 B·崔 于 2020-02-12 设计创作，主要内容包括：标的物是针对用于裸片上存储器电力分析及管理的方法及设备。在一些实例中,所述存储器分析及管理可包含存储器裸片的频率相依性分析或模拟模型以确定所述裸片的操作特性。可选择所述存储器裸片的端口集合,且可将一或多个交流电AC激励信号施加到所述端口以确定与所述端口相关联的阻抗。所述阻抗可用以确定一或多个参数(例如,散布、阻抗)以分析裸片且随后管理所述裸片上的电力分配。对裸片上的端口的子集的分析可用以模拟整个存储器裸片的电响应,且因此管理所述裸片的电力递送。(The subject matter is directed to methods and apparatus for on-die memory power analysis and management. In some examples, the memory analysis and management may include frequency dependence analysis or simulation models of memory dies to determine operational characteristics of the dies. A set of ports of the memory die may be selected, and one or more Alternating Current (AC) excitation signals may be applied to the ports to determine an impedance associated with the ports. The impedance may be used to determine one or more parameters (e.g., spread, impedance) to analyze a die and then manage power distribution on the die. Analysis of a subset of ports on a die can be used to simulate the electrical response of the entire memory die and thus manage power delivery of the die.)

用于裸片上存储器电力分析及管理的方法及设备

交叉参考

本专利申请案要求2019年2月12日由Badrieh等人提交的标题为“裸片上存储器电力分析及管理(ON-DIE MEMORY POWER ANALYTICS AND MANAGEMENT)”的第62/804,329号美国临时专利申请案的优先权，所述美国临时专利申请案让渡给本受让人且明确地以全文引用的方式并入本文中。

技术领域

技术领域涉及裸片上存储器电力分析及管理。

背景技术

下文大体上涉及电路之模拟，且更具体地说，涉及用于模拟存储器裸片的电响应的存储器模拟工具。

存储器装置广泛用于将信息存储在例如计算机、相机、数字显示器等的各种电子装置中。通过编程存储器装置的不同状态来存储信息。举例来说，二进制装置具有两个状态，通常表示为逻辑“1”或逻辑“0”。在其它系统中，可存储两个以上状态。为了存取所存储的信息，电子装置的组件可读取或感测存储器装置中的所存储的状态。为了存储信息，电子装置的组件可写入或编程存储器装置中的状态。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、静态RAM(SRAM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)、自选择存储器(SSM)，等。存储器装置可为易失性或非易失性的。非易失性存储器单元可维持其所存储逻辑状态很长一段时间，甚至在不存在外部电源的情况下也是如此。易失性存储器装置单元除非被外部电源周期性地刷新，否则可能随时间推移而丢失其存储的状态。

存储器裸片(例如，在存储器装置中)可包含数千或甚至数百万个例如电阻器及电容器等电组件。通过模拟存储器裸片中的每一组件来模拟存储器裸片的电响应可能过分地耗时。

发明内容

在一些实例中，一种方法可包含：选择存储器裸片的多个端口，所述多个端口为所述存储器裸片的端口的总数量的子集；将一或多个信号施加到所述多个端口中的每一端口以确定与每一端口相关联的阻抗；至少部分地基于与每一端口相关联的阻抗来确定所述存储器裸片的操作特性；以及至少部分地基于所述操作特性来产生与操作包括所述存储器裸片及至少一个其它组件的系统相关联的数据集。

在一些实例中，一种非暂时性计算机可读媒体可包含存储指令，所述指令可操作以致使处理器：接收存储器裸片的多个端口的选择的指示，所述多个端口为所述存储器裸片的端口的总数量的子集；至少部分地基于与所述所选多个端口中的每一端口相关联的阻抗来确定所述存储器裸片的操作特性；以及至少部分地基于所述操作特性来产生与操作包括所述存储器裸片及至少一个其它组件的系统相关联的数据集。

在一些实例中，一种设备可包含：处理器；存储器，其与所述处理器电子通信；以及存储于所述存储器中的指令，所述指令可操作以致使所述处理器：接收存储器裸片的多个端口的选择的指示，所述多个端口为所述存储器裸片的端口的总数量的子集；将一或多个信号施加到所述多个端口中的每一端口以确定与每一端口相关联的阻抗；至少部分地基于与每一端口相关联的阻抗来确定所述存储器裸片的操作特性；以及至少部分地基于所述操作特性来产生与操作包括所述存储器裸片及至少一个其它组件的系统相关联的数据集。

附图说明

图1说明根据本文所公开的实例的实例存储器裸片。

图2说明可支持如本文中所公开的裸片上存储器电力分析及管理的电路的实例。

图3说明可支持如本文中所公开的裸片上存储器电力分析及管理的电路的实例。

图4说明可支持如本文中所公开的裸片上存储器电力分析及管理的处理流程的实例。

图5展示可支持如本文中所公开的裸片上存储器电力分析及管理的计算系统的框图。

图6说明可支持如本文中所公开的裸片上存储器电力分析及管理的装置的框图。

图7说明可支持如本文中所公开的裸片上存储器电力分析及管理的一或多种方法。

具体实施方式

存储器裸片可包含电力分配网络(PDN)以跨越存储器裸片分配电力。举例来说，存储器裸片可包含用于从一或多个电力供应器或电压源接收电力的衬垫，且可使用例如电阻器及导电线的栅格跨越所述裸片分配电力。在一些情况下，存储器裸片可能在存储器裸片的操作期间经历存储器裸片的衬垫与存储器裸片上的各种其它组件之间的电压降，其可能影响存储器裸片上的组件的性能。在一些情况下，测量或评估电压降以确保各种组件跨越存储器裸片的操作条件范围接收足够电力、预测衬垫或存储器裸片中其它处的电压或其它目的可为有用的。

因此，可能需要开发裸片的模拟模型，所述模拟模型例如准确地模拟裸片跨越操作条件范围的电响应以便评估及表征PDN、预测存储器裸片的衬垫与存储器裸片上的各种组件之间的电压降、评估包含存储器裸片的封装及板设计及/或预测存储器裸片的衬垫处的电压。然而，模拟存储器裸片的电响应由于可包含在裸片中的大量晶体管、电阻器、电容器、导电线等且由于与对可能贯穿裸片分布的各种电流源(例如，可消耗电流的电路元件，例如逆变器、存储器单元或其它电路元件)进行建模相关联的复杂性而可能耗时及/或计算密集。

此外，存储器裸片的电响应可为频率相依性的。这意味着，存储器裸片的电阻率、电容及/或电感(其中的每一者可影响存储器裸片的电响应)可取决于裸片操作频率而变化。

举例来说，在一些情况下，存储器裸片可包含贯穿裸片定位且连接于电力供应轨之间(例如VDD与VSS电力供应器之间)的多个裸片上解耦电容器。解耦电容器可基于连接于电力轨之间而被充电到初始电压，且在某些情况下，可在短暂时间周期(例如高需求周期)内将额外电压提供到存储器裸片。在此类周期期间，在导电线的电压下降到阈值以下时，解耦电容器可将其存储电荷中的一些或全部放电到存储器裸片的导电线上。此类解耦电容器因此可在此类短暂的高需求周期期间充当存储器裸片的辅助电力供应器，且由于其频率相依性电容，可能促成模拟存储器裸片的电响应及执行裸片上电力分析及管理的复杂性。

由于这些复杂度，通过简单地模拟存储器裸片中的每一组件来模拟存储器裸片的电响应可能导致模拟的执行花费数日或数周。因此，在一些情况下，可能需要确定存储器裸片的简化模拟模型，其可使得能够较快地模拟存储器裸片(作为独立组件且在例如封装或板等较大系统的上下文内)。此类模型应提供存储器裸片的电响应的足够准确的表示，同时还实现较快模拟。

在一些情况下，在裸片的特定所关心端口处(例如在衬垫处及裸片上的电流源(例如，汲取电流的电路)中的一些或全部处)确定裸片的电响应可能已足够。因此，在一些情况下，可通过以下操作来确定存储器裸片的简化模拟模型：选择存储器裸片上的端口的子集；将一或多个激励信号(例如，交流电(AC)信号)施加到所选端口中的每一者；以及响应于施加激励信号而通过模拟或测量在所选端口中的每一者处产生的电压或电流来确定与所选端口中的每一者相关联的阻抗。

在一些情况下，与端口中的每一者相关联的阻抗可接着用以产生裸片的简化模拟模型，所述简化模拟模型准确地对所选端口中的每一者处的电响应进行建模，而不对裸片上其余端口处的电响应进行建模。即，模拟模型可包含(例如，建模)存储器裸片的所关心所选端口，而排除存储器裸片上的其余端口。在一些情况下，阻抗可用以确定散布参数或阻抗参数以产生简化模拟模型。模拟模型可表示或可用以确定存储器裸片的各种操作特性，包含存储器裸片在所关心的所选端口处的电响应。

在一些情况下，存储器裸片的简化模拟模型可与较大系统中的一或多个其它组件的模拟模型耦合(例如，使用模拟工具)，使得较之于使用完整存储器裸片的表示执行较大系统的全模拟，可以较少时间来执行较大系统的全模拟。此类模拟可用以产生与操作全系统相关联的数据集，例如表示在操作期间的存储器裸片或系统的电响应的数据。举例来说，所述数据可包含在操作系统的同时所关心的所选端口中的每一者的电流、电压、阻抗或其它参数的值。所述数据集可不包含存储器裸片中的其余(未被选择的)端口的此类信息。如前文所述，此类值可为频率相依性的。所述数据集可用以调谐系统设计、选择不同组件、验证操作特性，或用于其它目的。

本文在如参考图1和2所描述的存储器阵列或电路的上下文中描述上文引入的本公开的特征。接着描述包含PDN的存储器裸片的特定实例。本公开的这些和其它特征通过参考如参考图3到7所描述的涉及产生及使用存储器裸片的简化模拟模型进行裸片上电力分析及管理的处理流程、设备图及流程图来进一步说明及描述。

图1说明根据本公开的各种实例的存储器裸片100的实例。在一些情况下，存储器裸片100可称为存储器芯片、存储器装置或电子存储器设备或为其一部分。存储器裸片100可包含可编程以存储不同逻辑状态的一或多个存储器单元105。每一存储器单元105可为可编程的以存储两个或更多个状态。举例来说，存储器单元105可经配置以每次存储一个位的数字逻辑(例如，逻辑0和逻辑1)。在一些情况下，单个存储器单元105(例如，多层级存储器单元)可经配置以每次存储多于一个位的数字逻辑(例如，逻辑00、逻辑01、逻辑10或逻辑12)。存储器单元105可例如为DRAM单元、SRAM单元、PCM单元、FeRAM单元，或另一类型的存储器单元。

存储器单元105可存储表示电容器中的可编程状态的电荷。举例来说，DRAM架构可包含电容器，所述电容器包含介电材料以存储表示可编程状态的电荷，如图1中所描绘。在其它存储器架构中，其它存储装置和组件是可能的。举例来说，可使用非线性介电材料。

可通过启动或选择例如字线110及/或数字线115的存取线来对存储器单元105执行例如读取和写入等操作。在一些情况下，数字线115也可称为位线。对存取线、字线和数字线或其类似物的引用可以互换，但不影响理解或操作。启动或选择字线110或数字线115可包含将电压施加到相应线。

存储器裸片100可包含布置成栅格状图案的存取线(例如，字线110和数字线115)。存储器单元105可定位在字线110与数字线115的交叉点处。通过对字线110和数字线115施加偏压(例如，将电压施加到字线110或数字线115)，可存取其交叉点处的单个存储器单元105。

可通过行解码器120或列解码器125控制对存储器单元105的存取。举例来说，行解码器120可从本地存储器控制器160接收行地址，且基于所接收的行地址而启动字线110。列解码器125可从本地存储器控制器160接收列地址，且可基于接收的列地址启动数字线115。举例来说，存储器裸片100可包含标记为WL_1到WL_M的多个字线110和标记为DL_1到DL_N的多个数字线115，其中M和N取决于存储器阵列的大小。因此，通过启动字线110和数字线115，例如WL_1和DL_3，可存取其交叉点处的存储器单元105。在二维或三维配置中的字线110和数字线115的交叉点可称为作存储器单元105的地址。

存储器单元105可包含逻辑存储组件，例如电容器130和切换组件135。电容器130可为介电电容器或铁电电容器的实例。电容器130的第一节点可与切换组件135耦合，且电容器130的第二节点可与电压源140耦合。在一些情况下，电压源140可为单元板参考电压，例如Vpl，或可为接地，例如Vss。在一些情况下，电压源140可为与板线驱动器耦合的板线的实例。切换组件135可为选择性地建立或撤销建立两个组件之间的电子通信的晶体管或任何其它类型的开关装置的实例。

选择或撤销选择存储器单元105可通过启动或撤销启动切换组件135来实现。电容器130可使用切换组件135与数字线115电子通信。举例来说，当撤销启动切换组件135时，电容器130可与数字线115隔离，且当启动切换组件135时，电容器130可与数字线115耦合。在一些情况下，切换组件135是晶体管且可通过对晶体管栅极施加电压来控制其操作，其中晶体管栅极与晶体管源极之间的电压差可大于或小于晶体管的阈值电压。在一些情况下，切换组件135可为p型晶体管或n型晶体管。字线110可与切换组件135的栅极电子通信，且可基于施加到字线110的电压而启动/撤销启动切换组件135。

字线110可为与用于对存储器单元105执行存取操作的存储器单元105电子通信的导电线。在一些架构中，字线110可与存储器单元105的切换组件135的栅极电子通信，且可经配置以控制存储器单元的切换组件135。在一些架构中，字线110可与存储器单元105的电容器的节点电子通信，且存储器单元105可不包含切换组件。

数字线115可为将存储器单元105与感测组件145连接的导电线。在一些架构中，存储器单元105可在存取操作的部分期间选择性地与数字线115耦合。举例来说，字线110和存储器单元105的切换组件135可经配置以耦合和/或隔离存储器单元105的电容器130和数字线115。在一些架构中，存储器单元105可与数字线115电子通信(例如，恒定)。

感测组件145可经配置以检测存储在存储器单元105的电容器130上的状态(例如，电荷)，且基于所存储状态确定存储器单元105的逻辑状态。在一些情况下，由存储器单元105存储的电荷可能极小。由此，感测组件145可包含一或多个感测放大器以放大由存储器单元105输出的信号。感测放大器可在读取操作期间检测数字线115的电荷的小变化，且可基于检测到的电荷产生对应于逻辑状态0或逻辑状态1的信号。在读取操作期间，存储器单元105的电容器130可将信号输出(例如，放电)到其对应的数字线115。信号可致使数字线115的电压发生改变。感测组件145可经配置以将跨越数字线115从存储器单元105接收的信号与参考信号150(例如，参考电压)进行比较。感测组件145可基于所述比较确定存储器单元105的所存储状态。

举例来说，在二进制信令中，如果数字线115具有比参考信号150高的电压，则感测组件145可确定存储器单元105的所存储状态为逻辑1，且如果数字线115具有比参考信号150低的电压，则感测组件145可确定存储器单元105的所存储状态为逻辑0。感测组件145可包含各种晶体管或放大器，以检测和放大信号中的差异。存储器单元105的检测到的逻辑状态可作为输出155经由列解码器125输出。在一些情况下，感测组件145可为另一组件(例如，列解码器125、行解码器120)的部分。在一些情况下，感测组件145可与行解码器120或列解码器125电子通信。

本地存储器控制器160可以通过各种组件(例如，行解码器120、列解码器125和感测组件145)控制存储器单元105的操作。在一些情况下，行解码器120、列解码器125和感测组件145中的一或多者可以与本地存储器控制器160处于相同位置。本地存储器控制器160可经配置以从外部存储器控制器或装置存储器控制器接收命令和/或数据，将命令和/或数据转译成存储器裸片100可使用的信息，对存储器裸片100执行一或多个操作，且响应于执行一或多个操作而将数据从存储器裸片100传达到外部存储器控制器(或装置存储器控制器)。本地存储器控制器160可产生行和列地址信号以启动目标字线110和目标数字线115。本地存储器控制器160还可产生且控制在存储器裸片100的操作期间使用的各种电压或电流。一般来说，本文中论述的所施加电压或电流的振幅、形状或持续时间可经调整或变化，并可针对操作存储器裸片100的过程中论述的各种操作而不同。

在一些情况下，存储器裸片100的电响应可受包含在存储器裸片100中(例如可包含在解码器120、125、存储器控制器160、感测组件145、存储器单元105、字线110、位线115等中)的晶体管、电阻器、电容器、电流源(例如，可汲取电流的电路)、导电线等影响。在一些情况下，存储器裸片100可包含可在短暂高需求周期期间充当存储器裸片100的辅助电力供应器的一或多个解耦电容器。在一些情况下，存储器裸片100可包含衬垫，所述衬垫可使得存储器裸片100能够发射或从包含存储器裸片100的较大系统中的其它组件(例如包含存储器裸片100的电路板或芯片封装上的其它组件)接收数据、控制信号、供电电压等。

在一些情况下，本地存储器控制器160可经配置以对存储器裸片100的一或多个存储器单元105执行写入操作(例如编程操作)。在写入操作期间，存储器裸片100的存储器单元105可经编程以存储所需逻辑状态。在一些情况下，可在单个写入操作期间对多个存储器单元105进行编程。本地存储器控制器160可识别将被执行写入操作的目标存储器单元105。本地存储器控制器160可识别与目标存储器单元105(例如，目标存储器单元105的地址)电子通信的目标字线110和目标数字线115。本地存储器控制器160可启动目标字线110和目标数字线115(例如，将电压施加到字线110或数字线115)以存取目标存储器单元105。本地存储器控制器160可在写入操作期间将特定信号(例如，电压)施加到数字线115以将特定状态(例如，电荷)存储在存储器单元105的电容器130中，所述特定状态(例如，电荷)可指示所要逻辑状态。

在一些情况下，本地存储器控制器160可经配置以对存储器裸片100的一或多个存储器单元105执行读取操作(例如，感测操作)。在读取操作期间，可确定存储在存储器裸片100的存储器单元105中的逻辑状态。在一些情况下，可在单个读取操作期间感测多个存储器单元105。本地存储器控制器160可识别待被执行读取操作的目标存储器单元105。本地存储器控制器160可识别与目标存储器单元105(例如，目标存储器单元105的地址)电子通信的目标字线110和目标数字线115。本地存储器控制器160可启动目标字线110和目标数字线115(例如，将电压施加到字线110或数字线115)以存取目标存储器单元105。目标存储器单元105可响应于对存取线加偏压而将信号传送到感测组件145。感测组件145可放大所述信号。本地存储器控制器160可激发感测组件145(例如，锁存感测组件)且进而将从存储器单元105接收的信号与参考信号150进行比较。基于所述比较，感测组件145可确定存储在存储器单元105上的逻辑状态。作为读取操作的部分，本地存储器控制器160可将存储在存储器单元105上的逻辑状态传达到外部存储器控制器(或装置存储器控制器)。

在一些情况下，存储器裸片100可包含PDN，所述PDN包含电阻性元件及电容性元件，例如解耦电容器。PDN可跨越裸片分配电力，包含将电力分配到例如存储器单元105、解码器120、125、感测组件145或存储器裸片100上可从PDN汲取电流的其它电路元件等各种电流源。在一些情况下，可产生存储器裸片100的简化模拟模型，且可对存储器裸片100的频率相依性电响应进行建模以使得能够快速地模拟存储器裸片100。在一些情况下，存储器裸片100的简化模拟模型可表示可用以确定存储器裸片100的各种操作特性，例如存储器裸片100上的各种端口处的电流、电压、阻抗或其它特性。

图2说明可支持如本文中所公开的裸片上存储器电力分析及管理的电路200的实例。电路200可表示可使用如本文中所公开的简化模拟模型建模的存储器裸片的一部分。在一些实例中，电路200可提供可包含在用于例如存储器裸片100等存储器裸片的PDN中的逻辑或物理电阻性元件205(例如，具有电阻特性的电阻器或其它元件)及导电线的简化表示。

电路200包含可通过栅格图案的导电线电耦合的多个电阻性元件205。因此，在一些情况下，电路200可称为电阻性栅格。在一些情况下，存储器裸片中的电阻性栅格可包含数千个电阻性元件205。电路200包含与电阻性元件205耦合的多个衬垫210。在一些情况下，衬垫210可系结(例如，连接或耦合)到将电力提供到存储器裸片的电压轨，例如VSS、VCC或VDD电压轨。因此，在一些情况下，电路200可分别称为(例如)VSS栅格、VCC栅格或VDD栅格。电路200可跨越存储器裸片分配在衬垫210处接收的电力，且因此可为存储器裸片的PDN的部分。在一些情况下，一或多个衬垫210可与存储器装置或存储器封装的一或多个对应接脚(例如，输入/输出连接)耦合，所述接脚又可与供应干线电压的电压源耦合。

在一些情况下，存储器裸片的电响应可受电阻性元件205的电阻或阻抗的影响。如本文中更详细地论述，在一些情况下，可通过将一或多个激励信号施加到每一衬垫210并响应于激励信号而基于在每一衬垫处测量或模拟的电压或电流确定对应阻抗来确定每一衬垫210处所见的阻抗。激励信号可为例如AC信号，其可用以确定例如电路200等电路的频率相依性电响应。

图3说明可支持如本文中所公开的裸片上存储器电力分析及管理的电路300的实例。电路300可表示可使用如本文中所公开的简化模拟模型建模的存储器裸片。在一些实例中，电路300可提供可包含在例如存储器裸片100等存储器裸片中的逻辑或物理电阻性元件305(例如，具有电阻特性的电阻器或其它元件)、电容性元件330(例如，具有电容特性的电容器或其它元件)及电流源345(例如，可消耗电流的组件或电路)的表示。在一些情况下，此类电阻性元件305、电容性元件330及电流源345可影响存储器裸片的电响应。电阻性元件及电容性元件还可能促成与存储器裸片100相关联的有意或寄生阻抗。因此，电路300可描绘存储器裸片的电阻-电容(RC)或电阻-电感-电容(RLC)表示。

电路300可包含多个电阻性元件305，其可耦合成二维栅格图案；例如，具有上部栅格310及下部栅格315。在一些情况下，上部栅格310可系结到第一电压轨(例如，第一电压源320，VSS源)，且下部栅格315可系结到第二(不同)电压轨(例如，第二电压源325，例如VDD源)。

电路300可包含多个电容性元件330，其可连接于上部栅格310与下部栅格315之间。电容性元件330可包含有意添加到电路(例如离散电容器，包含容器电容器、金属电容器、互补型金属氧化物半导体(CMOS)电容器，等)以提供电路300中的电容的元件。电容性元件330还可包含可促成电路300中的寄生电容的其它类型的元件。在一些情况下，电容性元件330可能并非理想电容器，且因此可各自通过RC电路335建模或由RC电路335表示。在一些情况下，电容性元件330的电抗可为频率相依性的；因此，电路300的总体阻抗也可为频率相依性的。在一些情况下，可使用频率相依性裸片模型近似得出组件(例如，电阻性组件、电感性组件及/或电容性组件)的全栅格，所述频率相依性裸片模型可针对各种电流刺激对跨越裸片的电压响应进行建模。在一些情况下，模型可用以尝试不同电容器模型及/或不同电阻性/电感性砂粒(grit)以优化裸片上电力递送。

在一些情况下，电容性元件330可包含解耦电容器或可为其实例，所述解耦电容器可充当辅助电力供应器以在短暂高需求周期期间将额外电压(例如，电荷)提供到电路300。

电路300可包含多个衬垫340-a、340-b，其中的一或多者可与电压源320、325耦合以将电力提供到电路300。举例来说，上部栅格310的一或多个衬垫340-a可与第一电压源320耦合，且下部栅格315的一或多个衬垫340-b可与第二(不同)电压源325耦合。在一些情况下，一或多个衬垫340可连接到可与电压源320、325耦合的存储器封装的接脚。

电路300可包含多个电流源345，其可与上部栅格310及下部栅格315耦合且从上部栅格310及/或下部栅格315接收电力。电流源345可为电路300中的组件或电路的表示，其可从PDN(例如从上部栅格310及/或下部栅格315)汲取(例如，消耗)电流。电流源345的实例可包含存储器单元(例如，存储器单元105)、解码器(例如，行解码器120或列解码器125)、感测组件(例如，感测组件145)、输入/输出电路(例如，输入/输出155)，或其它组件或电路。因此，在输入信号(包含激励信号)由电路300接收时，电流源345可影响电路300的电响应。在一些情况下，电流源345可为理想电流源的表示或实际电路元件的表示。在一些情况下，使用频率相依性裸片模型的暂态模拟可用以预测裸片中的电压降(在模型中使用理想组件及/或实际组件两者)。

在一些情况下，电路或系统设计者可能希望确定电路300的一或多个衬垫340与电路300的一或多个电流源345之间的电压降。此类确定可例如用于评估PDN的性能，或用于预测衬垫340或电流源345处的电压。然而，模拟电路300的所有电阻性元件、电容性元件及电流源可能过分地耗时。因此，可能需要产生电路300的简化模拟模型。

电路300包含多个端口350。在一些情况下，端口350可称为电路300的端子或节点。举例来说，端口350可例如为衬垫340(例如，端口350-a)或电流源345的节点(例如，端口350-b)或电容性元件330的节点(例如，端口350-c)。在一些情况下，存储器裸片100中的一些或全部节点可视为存储器裸片100的端口350。在一些情况下，端口350可为连接到不同电阻性栅格的两个衬垫340之间的电压差的表示。

在一些情况下，存储器裸片(例如，包含电路300的存储器裸片)上的特定端口350(例如，所关心的特定端口)可经选择用于确定(例如，产生)存储器裸片100的简化模拟模型且分析存储器裸片100的电响应。

在一些情况下，所选端口集合可为存储器裸片100或电路300的端口的总数量的子集；即，并非电路300或存储器裸片100的每一端口350(例如，节点、端子)都可用以确定存储器裸片100的简化模型。

在一些情况下，端口350的集合可包含电路300中备受电路或系统设计者关注的特定节点；即，端口集合可为设计者在存储器裸片100的模拟期间可能需要确定(例如，测量)电压或电流或施加信号的节点。举例来说，端口集合可包含电路300的所有衬垫340及电路300的一些或全部电流源345的节点。在其它实例中，端口集合可包含在存储器单元的特定操作期间(例如在读取或写入操作期间)可在作用中以使得能够在特定操作的模拟期间对这些电流源345处的电压或电流进行后续分析的一组电流源345的节点。

尽管电路300描绘处于两个不同轨处的两个电阻性栅格310、315，但在一些情况下，存储器裸片100可包含处于相同轨条处的多个电阻性栅格(例如，与具有相同电压的电压源耦合)，或多个轨共享电压源(例如VSS电压源)。

在一些情况下，一或多个激励信号可施加到所选端口350以确定每一端口350处的阻抗(例如，包含自我阻抗及相互阻抗)且产生电路300(或存储器裸片100)的简化模型，如相对于图4更详细描述的。

图4说明可支持如本文所描述的裸片上电力分析及管理的示范性处理流程400。处理流程400可用于确定(例如，产生)可由电路300表示或包含所述电路的例如存储器裸片100等存储器裸片的简化模拟模型(例如，频率相依性裸片模型)，及/或用于确定存储器裸片100的操作特性。处理流程400可由例如电路设计者或经配置以辅助设计电路的计算装置执行，以使用各种电路设计及模拟工具产生存储器裸片100的模型。与电阻、电阻器、电阻性栅格等相关的特征的描述也可施加到电感、电感器、电感性栅格或电阻性与电感性组件的组合，且反之亦然。处理流程可施加到单个堆叠裸片或具有多个堆叠的立方体。

在405处，处理流程可包含产生存储器裸片的电阻性栅格(例如相对于图3描述的电阻性栅格310、315)的布局。可使用布局工具或通过手动地或使用算法绘制金属栅格或通过从全芯片布局提取电力递送栅格来产生电阻性栅格的布局。用于产生电阻性栅格的布局的此类技术可在例如相对于图5描述的计算系统500等计算系统上执行或使用其执行。

在410处，处理流程可包含将接脚添加到电阻性栅格的布局以使得能够后续连接解耦电容器与电流源，例如相对于图3描述的解耦电容器330与电流源345。可使用例如布局工具添加接脚。接脚可用以使得能够将裸片连接到一或多个衬垫。在一些情况下，连接点可与一或多个衬垫、一或多个电流源、一或多个电容器、一或多个电阻器或可探测电压的任一点或其组合耦合。

在415处，处理流程可包含产生表示存储器裸片100的金属对象(例如，层)及电组件(例如，电阻器、电容器，)的接线对照表(netlist)。接线对照表可为例如SPICE接线对照表。(SPICE代表以集成电路为中心的模拟程序，其为一种开源模拟电路模拟工具。)接线对照表可包含例如电阻性栅格的所有组件及互连件的表示。在一些情况下，接线对照表可包含两个接线对照表，每一电阻性栅格一个。可使用例如布局工具执行提取。

在420处，处理流程可包含将接线对照表加载到模拟工具中。模拟工具可为能够模拟例如电路的电响应的工具。模拟工具可为例如SPICE兼容模拟工具，其可在计算系统(例如相对于图5描述的计算系统500)上执行。

在425处，处理流程可包含使用模拟工具将解耦电容器(例如，解耦电容器330)或解耦电容器的模型(例如，RC电路335)添加到电路。解耦电容器或解耦电容器的模型可使用例如在410处添加的接脚添加到电路。

在430处，处理流程可包含选择用于产生简化模型的电路端口(例如，衬垫、电流源的节点，或其它节点)。在一些情况下，可通过应用所选衬垫及其它节点处的端子来使用模拟工具选择端口。

在435处，处理流程可包含例如通过产生存储器裸片的简化模型来运行电路的交流电(AC)分析以确定电路的操作特性。在一些情况下，运行AC分析包含使用在430处应用的端子将一或多个激励信号(例如，AC信号)施加到所选端口(例如，在所选衬垫及其它节点处)，并通过确定所述端口处的自我阻抗及相互阻抗来确定电路的电响应。在一些情况下，运行AC分析可包含在其余端口断开(例如，不连接)的同时将激励信号施加到每一端口(一次一个地)，并依据频率测量端口处的电压以依据频率确定所述端口处的自我阻抗及相互阻抗。

在一些情况下，运行AC分析可包含产生可用以(分别)产生存储器裸片的电扫相控阵雷达(S-par)模型、阻抗模型或导纳模型的散布参数、阻抗参数或导纳参数，其可为裸片的简化模拟模型。可基于针对所选端口中的每一者确定的自我阻抗及相互阻抗产生此类参数。

在一些情况下，存储器裸片的简化模型可为俘获(例如，建模)其表示的存储器裸片的一或多个操作特性(例如，电行为)的多端口频率相依性模型。在一些情况下，简化模型可包含所选端口，其可用以例如在后续模拟期间将信号(例如，电压或电流)供应到模型或从模型接收所述信号。在一些情况下，简化模型可包含或组合两个电阻性栅格(例如，VDD及VSS域，举例来说)。

在一些情况下，存储器裸片的简化模型(例如，频率相依性裸片模型)可随后用于系统级(例如，封装级或板级)模拟。举例来说，可使用模拟工具连接简化模拟模型的一或多个端口与表示封装或系统中的一或多个额外组件的一或多个其它模型，以实现系统级模拟。可使用存储器裸片及封装或印刷电路板的组合模型执行全系统分析。系统级模拟可产生表示系统在模拟期间(例如，在系统的操作期间)的电行为的数据集。以此方式，可模拟及分析总体系统行为。在一些情况下，存储器裸片的简化模型可用以模拟具有不同组件的多个不同系统，或可用以在一或多个组件已改变之后重新模拟系统。此类组件可包含例如电容器、电阻器、存储器、处理器、输入/输出电路，等。在一些情况下，可根据操作特性与一或多个其它组件组合地操作存储器裸片；例如，可使用可基于操作特性而确定的各种组件、电压供应器等与其它组件组合地操作存储器裸片。

图5描绘计算系统500的图，其包含支持用于使用如本文中所公开的简化模拟模型模拟存储器裸片的电响应的存储器模拟工具的装置505。装置505可为计算装置、个人计算机、无线装置或如本文所描述的其它装置或组件的实例或包含计算装置、个人计算机、无线装置或如本文所描述的其它装置或组件。装置505可包含用于双向数据通信的组件，包含用于发射及接收通信的组件、I/O控制器525、可存储代码520的存储器515，及处理器510。这些组件可经由一或多个总线(例如，总线530)电子通信。

在一些情况下，I/O控制器525可表示调制解调器、键盘、鼠标、触摸屏或类似装置，或与这些装置交互。在一些情况下，I/O控制器525可实施为处理器的部分。在一些情况下，用户可经由I/O控制器525或经由I/O控制器525所控制的硬件组件与装置505交互。

存储器515可包含随机存取存储器(RAM)和只读存储器(ROM)。存储器515可存储包含指令的计算机可读、计算机可执行软件(例如，代码520)，所述指令在执行时致使处理器执行本文中所描述的各种功能，例如将信号施加到存储器裸片的端口、确定与存储器裸片的端口相关联的阻抗、使用存储器裸片的模型模拟系统的电响应、提取电路以产生接线对照表，或运行存储器裸片的AC分析(举例来说)。

处理器510可包含智能硬件装置(例如，通用处理器、数字信号处理器(DSP)、中央处理单元(CPU)、微控制器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、可编程逻辑装置、离散门或晶体管逻辑组件、离散硬件组件，或其任何组合)。处理器510可经配置以执行存储于存储器515中的计算机可读指令以执行各种功能(例如，可支持产生存储器裸片的简化模拟模型及/或使用模型进行模拟的功能或任务)。

图6展示支持如本文中所公开的存储器模拟工具的装置605的框图600。装置605可包含选择组件610、信号组件615、操作特性组件620及产生组件625。这些模块中的每一者可直接或间接地彼此通信(例如，经由一或多个总线)。

选择组件610可选择存储器裸片的端口集合。在一些实例中，端口集合为存储器裸片的端口的总数量的子集。

信号组件615可将一或多个信号施加到所述集合中的每一端口以确定与每一端口相关联的阻抗。

操作特性组件620可基于与每一端口相关联的阻抗确定存储器裸片的操作特性。在一些实例中，存储器裸片的操作特性可包含存储器裸片的电响应。

产生组件625可基于操作特性产生与操作包含存储器裸片及至少一个其它组件的系统相关联的数据集。在一些实例中，数据集可包含可在系统的操作期间在所选端口中的每一者处模拟或测量的电压、电流、阻抗或其它电参数。

图7展示说明用于产生及在如本文中所公开的存储器模拟工具中使用存储器裸片的模拟模型的方法700的流程图。在一些实例中，方法700可由如参考图5所描述的计算系统500或装置505及/或如参考图6所描述的装置605实施或执行。

在705处，所述方法可包含选择存储器裸片的端口集合，所述端口集合为存储器裸片的端口的总数量的子集。在一些实例中，可使用如参考图5所描述的计算系统执行705的操作的方面。

在710处，所述方法可包含将一或多个信号施加到端口集合的每一端口以确定与每一端口相关联的阻抗。在一些实例中，可使用如参考图5所描述的计算系统执行705的操作的方面。

在715处，所述方法可包含至少部分地基于与每一端口相关联的阻抗来确定存储器裸片的操作特性。在一些实例中，可使用如参考图5所描述的计算系统执行705的操作的方面。

在720处，所述方法可包含至少部分地基于操作特性产生与操作包含存储器裸片及至少一个其它组件的系统相关联的数据集。在一些实例中，可使用如参考图5所描述的计算系统执行705的操作的方面。

应注意，本文中所描述的方法描述可能的实施方案，且操作和步骤可以重新布置或以其它方式加以修改，且其它实施方案是可能的。此外，可组合来自方法中的两个或多于两个的方面。

在一些实例中，如本文所描述的一或多个设备可执行例如方法700等一或多个方法。所述设备可包含用于选择存储器裸片的端口集合(所述端口集合为存储器裸片的端口的总数量的子集)并将一或多个信号施加到所述集合中的每一端口以确定与每一端口相关联的阻抗的特征、控制器、电路、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)。所述方法可包含：基于与每一端口相关联的阻抗确定所述存储器裸片的操作特性；以及基于所述操作特性产生与操作包含所述存储器裸片及至少一个其它组件的系统相关联的数据集。

本文中所描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于基于施加一或多个信号而确定与每一端口相关联的阻抗的操作、特征、控制器、电路、构件或指令。

本文中所描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于基于施加一或多个信号而确定与端口的总数量的子集相关联的散布参数的操作、特征、控制器、电路、构件或指令，其中确定所述存储器裸片的操作特性是基于确定所述散布参数。在一些情况下，存储器裸片的操作特性是基于散布参数而确定。

本文中所描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于基于施加一或多个信号而确定与端口的总数量的子集相关联的阻抗参数的操作、特征、控制器、电路、构件或指令，其中确定所述存储器裸片的操作特性是基于确定所述阻抗参数。在一些情况下，存储器裸片的操作特性是基于阻抗参数而确定。

本文中所描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于基于数据集选择第二组件且基于操作特性产生与操作包含存储器裸片及第二组件的第二系统相关联的第二数据集的操作、特征、控制器、电路、构件或指令。

本文中所描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于使用模拟组件连接端口的总数量的子集的表示的至少一部分与对应于至少一个其它组件的至少一第二模型的操作、特征、控制器、电路、构件或指令。

在本文中所描述的方法、设备及非暂时性计算机可读媒体的一些实例中，所述系统包含芯片封装，所述芯片封装包含所述存储器裸片及所述至少一个其它组件。

在本文中所描述的方法、设备及非暂时性计算机可读媒体的一些实例中，所述系统包含电路板，所述电路板包含所述存储器裸片及所述至少一个其它组件。

在本文中所描述的方法、设备及非暂时性计算机可读媒体的一些实例中，所述存储器裸片的操作特性包含所述存储器裸片的频率相依性电阻及电容(RC)特性。

在本文中所描述的方法、设备及非暂时性计算机可读媒体的一些实例中，所述存储器裸片的所述操作特性包含所述存储器裸片的频率相依性电感特性。

本文中所描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于基于与每一端口相关联的阻抗确定所述存储器裸片的模型的操作、特征、控制器、电路、构件或指令，所述模型包含端口的总数量的子集的表示且不包含不同于端口的总数量的所述子集的端口的总数量的第二端口子集的表示，其中产生所述数据集包含使用所述存储器裸片的所述模型模拟所述存储器裸片的电行为。

本文中所描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于根据所确定的操作特性与所述至少一个其它组件组合地操作所述存储器裸片的操作、特征、控制器、电路、构件或指令。

描述了一种设备。在一些实例中，所述设备可包含处理器、与所述处理器电子通信的存储器以及存储在存储器中的指令。所述指令可以是可操作的以致使所述处理器：接收存储器裸片的多个端口的选择的指示，所述多个端口为所述存储器裸片的端口的总数量的子集；将一或多个信号施加到所述多个端口中的每一端口以确定与每一端口相关联的阻抗；至少部分地基于与每一端口相关联的阻抗来确定所述存储器裸片的操作特性；以及至少部分地基于所述操作特性来产生与操作包括所述存储器裸片及至少一个其它组件的系统相关联的数据集。

在一些实例中，所述指令可以是可操作的以致使所述处理器至少部分地基于施加所述一或多个信号来确定与每一端口相关联的所述阻抗。在一些实例中，所述指令可以是可操作的以致使所述处理器至少部分地基于所述操作特性来产生与操作包括所述存储器裸片及不同于所述至少一个其它组件的第二组件的第二系统相关联的第二数据集。

在一些实例中，所述指令可以是可操作的以致使所述处理器至少部分地基于施加一或多个信号来确定与端口的总数量的子集相关联的散布参数，且其中可操作以致使所述处理器确定所述存储器裸片的所述操作特性的所述指令可操作以致使所述处理器至少部分地基于所述散布参数来确定所述存储器裸片的所述操作特性。在一些实例中，所述指令可以是可操作的以致使所述处理器至少部分地基于施加一或多个信号来确定与端口的总数量的子集相关联的阻抗参数，且其中可操作以致使所述处理器确定所述存储器裸片的所述操作特性的所述指令可操作以致使所述处理器至少部分地基于所述阻抗参数来确定所述存储器裸片的所述操作特性。

在一些实例中，所述存储器裸片的所述操作特性指示所述存储器裸片的频率相依性电阻及电容(RC)特性。在一些实例中，所述指令可以是可操作的以致使所述处理器至少部分地基于与每一端口相关联的阻抗来确定所述存储器裸片的模型，所述模型包括端口的总数量的子集的表示且不包含不同于端口的总数量的所述子集的端口的总数量的第二端口子集的表示，其中产生所述数据集包括使用所述存储器裸片的所述模型模拟所述存储器裸片的电行为。

可使用多种不同技术和技艺中的任一者来表示本文中所描述的信息和信号。举例来说，可用电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号示出为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中总线可具有多种位宽度。

术语“电子通信”、“导电接触”、“连接”和“耦合”可指代组件之间支持信号在组件之间流动的关系。如果组件之间存在可在任何时间支持组件之间的信号流动的任何导电路径，则认为所述组件彼此电子通信(导电接触或连接或耦合)。在任何给定时间，彼此电子通信(或导电接触或连接或耦合)的组件之间的导电路径可基于包含连接的组件的装置的操作而为断开电路或闭合电路。所连接组件之间的导电路径可为组件之间的直接导电路径，或所连接组件之间的导电路径可为可以包含例如开关、晶体管或其它组件等中间组件的间接导电路径。在一些情况下，可例如使用例如开关或晶体管的一或多个中间组件将所连接组件之间的信号流动中断一段时间。

术语“耦合”指代从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前无法通过导电路径在组件之间传达，在闭路关系中，信号能够通过导电路径在组件之间传达。当例如控制器等组件将其它组件耦合在一起时，组件起始允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。

术语“隔离”指代信号当前无法在组件之间流动的组件之间的关系。如果组件之间存在开路，则它们彼此隔离。举例来说，由定位于组件之间的开关分开的两个组件在开关断开时彼此隔离。当控制器隔离两个组件时，控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。

本文中论述的装置，包含存储器阵列，可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些情况下，衬底为半导体晶片。在其它情况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可以通过使用包含但不限于磷、硼或砷的各种化学物种的掺杂来控制衬底或衬底的子区的导电性。可以在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法来执行掺杂。

本文所论述的切换组件或晶体管可表示场效应晶体管(FET)，并包括包含源极、漏极和栅极的三端子装置。所述端子可通过例如金属的导电材料连接到其它电子元件。源极和漏极可以是导电的，并可以包括经重掺杂半导体区，例如简并半导体区。源极与漏极可由轻掺杂半导体区或通道分离。如果通道是n型(即，大部分载体为信号)，则FET可被称作n型FET。如果通道是p型(即，大部分载体为电洞)，则FET可称为p型FET。通道可以由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制通道导电性。举例来说，将正电压或负电压分别施加到n型FET或p型FET可导致通道变得导电。当大于或等于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“接通”或“启动”。当将小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“撤销启动”。

本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”是指“充当实例、例子或说明”，且不“优选于”或“优于”其它实例。具体实施方式包含提供对所描述的技术的理解的特定细节。然而，可在没有这些特定细节的情况下实践这些技术。在一些例子中，以框图的形式展示众所周知的结构和装置以免混淆所描述的实施例的概念。

在附图中，类似组件或特征可具有相同的参考标记。此外，通过遵循虚线和第二标记的参考标记可以区分相同类型的各种组件，这些虚线和第二标记在相似组件当中予以区分。若在说明书中仅使用第一参考标记，则描述适用于具有相同第一参考标记而与第二参考标记无关的类似组件中之任一者。

可使用多种不同技术和技艺中的任一者来表示本文中所描述的信息和信号。举例来说，可用电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。

结合本文中的公开内容所描述的各种说明性块和模块可使用通用处理器、DSP、ASIC、FPGA或经设计以执行本文中所描述的功能的其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可以是微处理器，但在替代方案中，处理器可以是任何处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器、一或多个微处理器结合DSP核心，或任何其它此类配置)。

本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件实施，则功能可作为一或多个指令或代码存储在计算机可读媒体上或经由其传输。其它实例和实施方案在本公开及所附权利要求书的范围内。举例来说，由于软件的性质，上文所描述的功能可使用由处理器、硬件、固件、硬连线或这些中的任何者的组合执行的软件实施。实施功能的特征也可在物理上位于各个位置处，包含经分布以使得功能的各部分在不同物理位置处实施。而且，如本文中所使用，包含在权利要求书中，项目的列表(例如，以例如“中的至少一者”或“中的一或多者”的短语开始的项目的列表)中所使用的“或”指示包含性列表，使得(例如)A、B或C中的至少一者的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。另外，如本文所用，短语“基于”不应理解为提及封闭条件集。举例来说，在不脱离本发明的范围的情况下，描述为“基于条件A”的示例性步骤可基于条件A和条件B两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。

计算机可读媒体包含非暂时性计算机存储媒体以及包含促进将计算机程序从一处传递到另一处的任何媒体的通信媒体两者。非暂时性存储媒体可为可由通用或专用计算机存取的任何可供使用的媒体。借助于实例而非限制，非暂时性计算机可读媒体可以包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用以携载或存储呈指令或数据结构形式的所要程序代码装置且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。而且，可适当地将任何连接称为计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源传输软件，则所述同轴电缆、光纤电缆、双绞线、数字订户线(digital subscriber line，DSL)或例如红外线、无线电和微波的无线技术包含在媒体的定义中。如本文中所使用，磁盘和光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软性磁盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。以上各者的组合也包含在计算机可读媒体的范围内。

提供本文描述以使得所属领域的技术人员能够制造或使用本公开。对本公开的各种修改将对所属领域的技术人员显而易见，且本文中界定的通用原理可应用于其它变化而不脱离本公开的范围。因此，本公开不限于本文所述的实例和设计，而应符合与本文所揭示的原理和新颖特征一致的最宽范围。