阅读说明：本技术 存储单元测试方法、装置、存储介质及电子设备 (Storage unit testing method and device, storage medium and electronic equipment ) 是由 雷泰 刘冲 李振华 于 2020-04-28 设计创作，主要内容包括：本发明公开了一种存储单元测试方法、装置、存储介质及电子设备,该存储单元测试方法包括：获取测试数据；将测试数据按照预设间隔依次写入待测存储单元并对应读取,得到待测数据,对待测数据与测试数据进行一致性比较,得到比较结果；将测试数据按照预设间隔重复执行上述写入、读取和比较步骤,直至待测存储单元上的每一个地址至少被写入过一次；根据所有比较结果输出测试结果。本发明能检测出包括单cell的存储故障和多cell之间的存储故障,以保证存储单元的故障覆盖率；同时无需进行多次的先后升降测试,能有效的降低时间复杂度,有利于提高产能,降低成本,即本发明在保证存储单元的故障覆盖率的同时能减少测试时间。(The invention discloses a storage unit testing method, a device, a storage medium and electronic equipment, wherein the storage unit testing method comprises the following steps: acquiring test data; sequentially writing the test data into the storage unit to be tested according to a preset interval and correspondingly reading the test data to obtain data to be tested, and performing consistency comparison on the data to be tested and the test data to obtain a comparison result; repeatedly executing the writing, reading and comparing steps on the test data according to preset intervals until each address on the memory unit to be tested is written at least once; and outputting a test result according to all the comparison results. The invention can detect the storage fault of a single cell and the storage fault among multiple cells so as to ensure the fault coverage rate of the storage unit; meanwhile, repeated sequential lifting tests are not needed, time complexity can be effectively reduced, productivity can be improved, and cost is reduced.)

存储单元测试方法、装置、存储介质及电子设备

技术领域

本发明涉及LPDDR芯片测试技术领域，特别涉及一种存储单元测试方法、装置、存储介质及电子设备。

背景技术

LPDDR(Low Power Double Data Rate SDRAM，低功耗内存)的基本存储单元为cell，计算机及嵌入式系统通过在cell中写入高电平或低电平的方式进行数据存储和读写。但是由于制程工艺的影响使得存储单元在读写时有可能造成数据存储故障。

除了单cell的存储故障外，多cell之间互相影响导致的故障占比也很高，检测难度也更大。多cell的典型故障有：桥连故障(Bridging Fault,BF)和耦合故障(CouplingFault，CF)。针对这两个故障，传统的检测方式是对地址空间里的存储单元进行升序的写读，再进行降序的写读，检测是否有数据错误。由于单纯的升序和降序读写过于简单，所以对于故障的覆盖率不高，所以通过增加读写的先后顺序以及次数来提高算法的覆盖率，但是也会大大提高算法的时间复杂度进而增加测试时间。

发明内容

本发明所要解决的技术问题是：提供一种存储单元测试方法、装置、存储介质及电子设备，在保证存储单元的故障覆盖率的同时减少测试时间。

为了解决上述技术问题，本发明采用的技术方案为：

一种存储单元测试方法，包括步骤：

获取测试数据；

将所述测试数据按照预设间隔依次写入待测存储单元并对应读取，得到待测数据，对所述待测数据与所述测试数据进行一致性比较，得到比较结果；

将所述测试数据按照预设间隔重复执行上述写入、读取和比较步骤，直至所述待测存储单元上的每一个地址至少被写入过一次；

根据所有所述比较结果输出测试结果。

为了解决上述技术问题，本发明采用的另一种技术方案为：

一种存储单元测试装置，包括：

输入模块用于获取测试数据；

比较模块用于将所述测试数据按照预设间隔依次写入待测存储单元并对应读取，得到待测数据，对所述待测数据与所述测试数据进行一致性比较，得到比较结果；将所述测试数据按照预设间隔重复执行上述写入、读取和比较步骤，直至所述待测存储单元上的每一个地址至少被写入过一次；

输出模块用于根据所有所述比较结果输出测试结果。

为了解决上述技术问题，本发明采用的另一种技术方案为：

一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序存储有上述的存储单元测试方法。

为了解决上述技术问题，本发明采用的另一种技术方案为：

一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述的存储单元测试方法。

本发明的有益效果在于：一种存储单元测试方法、装置、存储介质及电子设备，将测试数据按照预设间隔依次写入待测存储单元的每一个地址上，并进行对应的读取和比较，使得每一次数据的写入都是间隔写入、读取和比较，比如间隔1就是地址0、2、4如此类推，间隔2就是地址0、3、6如此类推，使得最终比较的结果能反应出多cell之间的存储故障，加上待测存储单元上的所有地址至少被写入过一次能保证单cell的存储故障覆盖率，从而实现了单cell的存储故障和多cell之间的存储故障的同时检测，以保证存储单元的故障覆盖率；同时无需进行多次的先后升降测试，能有效的降低时间复杂度，有利于提高产能，降低成本，即本发明在保证存储单元的故障覆盖率的同时能减少测试时间。

附图说明

图1为本发明实施例的一种存储单元测试方法的流程示意图；

图2为本发明实施例涉及的存储单元上偶行偶列地址和奇行奇列地址的结构示意图；

图3为本发明实施例涉及的存储单元上偶行奇列地址和奇行偶列地址的结构示意图；

图4为本发明实施例涉及的存储单元的数据变化示意图；

图5为本发明实施例的存储单元测试装置的模块连接示意图；

图6为本发明实施例的电子设备的结构示意图。

标号说明：

1、存储单元测试装置；2、电子设备；11、输入模块；12、比较模块；13、输出模块；21、处理器；7、存储器。

具体实施方式

为详细说明本发明的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。

请参照图1至图4，本发明实施例提供了一种存储单元测试方法，包括步骤：

获取测试数据；

将所述测试数据按照预设间隔依次写入待测存储单元并对应读取，得到待测数据，对所述待测数据与所述测试数据进行一致性比较，得到比较结果；

将所述测试数据按照预设间隔重复执行上述写入、读取和比较步骤，直至所述待测存储单元上的每一个地址至少被写入过一次；

根据所有所述比较结果输出测试结果。

其中，对于本实施例中，LPDDR的存储单元排列的逻辑方式是通过给定行地址和列地址来确定某个cell的位置，但是在当前的存储技术下，列的操作是通过突发长度(BurstLength，BL)进行的，其中突发长度由JEDEC标准确定，也可以自由设置，即一次操作多位(如8或16位)列地址的读写，并对每个突发长度里写入或读取0和1的数据(例如定位的地址是0行，突发长度为8bit，那么在0行0列这个位置开始同时写入存储单元的前8个数值，第二个突发长度写入存储单元的9-16位数值，一直连续写入。当一行的存储位置全部写完时，测试软件重新定位下一行的地址，继续上一行的操作，直到全盘写入数据。读数据也是类似的操作)，即本实施方式中，对于每一行的存储位置上都是重新写入测试数据，比如测试数据为101010…1010，则第一行写入101，第二行也是101，而非是接上第一行末尾的010。

另外，对于按照预设间隔的写入解释如下：比如间隔为1，那么测试数据写入存储单元上某一行上0列、2列、4列等地址，如果间隔为2，那么测试数据写入存储单元上某一行上0列、3列、6列等地址。由于多cell之间的存储故障一般是相邻cell之间的故障，因此间隔写入、读取和比较能够识别出多cell之间的存储故障。

从上述描述可知，本发明的有益效果在于：将测试数据按照预设间隔依次写入待测存储单元的每一个地址上，并进行对应的读取和比较，使得每一次数据的写入都是间隔写入、读取和比较，使得最终比较的结果能反应出多cell之间的存储故障，加上待测存储单元上的所有地址至少被写入过一次能保证单cell的存储故障覆盖率，从而实现了单cell的存储故障和多cell之间的存储故障的同时检测，以保证存储单元的故障覆盖率；同时无需进行多次的先后升降测试，能有效的降低时间复杂度，有利于提高产能，降低成本，即本发明在保证存储单元的故障覆盖率的同时能减少测试时间。

进一步地，所述将所述测试数据按照预设间隔依次写入待测存储单元具体包括以下步骤：

将所述测试数据按照预设间隔提取间隔数据并按照所述预设间隔将所述间隔数据依次写入待测存储单元。

从上述描述可知，即先对测试数据按照预设间隔提取数据再写入，比如测试数据为101010…1010，间隔为1，则提取的数据为111……11，然后在存储单元上某一行上0列、2列、4列等地址上依次写入111……11，当间隔为2，则提取的数据为101……101，那么测试数据写入存储单元上某一行上0列、3列、6列等地址上依次写入101……101。

进一步地，所述将所述测试数据按照预设间隔依次写入待测存储单元并对应读取，得到待测数据，对所述待测数据与所述测试数据进行一致性比较，得到比较结果具体包括以下步骤：

将所述测试数据取反，得到取反数据，提取所述测试数据上偶数位的数据为第一数据，提取所述测试数据上奇数位的数据为第二数据；

所述待测存储单元的所有地址划分成偶行偶列地址、偶行奇列地址、奇行偶列地址以及奇行奇列地址；

将所述取反数据写入所述待测存储单元的所有地址上；

将所述第一数据按照升序操作写入所述待测存储单元的偶行偶列地址上，将所述第二数据按照升序操作写入所述待测存储单元的奇行奇列地址上；

从所述待测存储单元的偶行偶列地址上读取第三数据，对所述第三数据和所述第一数据进行一致性比较，得到比较结果；

从所述待测存储单元的奇行奇列地址上读取第四数据，对所述第四数据和所述第二数据进行一致性比较，得到比较结果；

所述将所述测试数据按照预设间隔重复执行上述写入、读取和比较步骤，直至所述待测存储单元上的每一个地址至少被写入过一次具体包括以下步骤：

将所述第二数据按照降序操作写入所述待测存储单元的偶行奇列地址上，将所述第一数据按照降序操作写入所述待测存储单元的奇行偶列地址上；

从所述待测存储单元的偶行奇列地址上读取第五数据，对所述第五数据和所述第二数据进行一致性比较，得到比较结果；

从所述待测存储单元的奇行偶列地址上读取第六数据，对所述第六数据和所述第一数据进行一致性比较，得到比较结果。

从上述描述可知，将间隔设置为1，即可以用地址上的奇偶进行区分前后两次，在第一次写入时，对偶行偶列写入第一数据，对奇行奇列分别写入第二数据，得到图2中所示的那样，这样使得每一个写入测试数据的cell的上下左右都是未写入测试数据的cell，从而更好的检测出多cell之间的存储故障；另外，偶行奇列地址和奇行偶列地址的数据写入、读取和测试亦是同理，可参照图3所示。如此只需要两次的写入、读取和测试便可保证存储单元的故障覆盖率，从而进一步降低时间复杂度和提高存储单元的故障覆盖率。

进一步地，所述对所述第六数据和所述第一数据进行一致性比较，得到比较结果之后还包括以下步骤：

将所述测试数据写入所述待测存储单元的所有地址上；

将所述第二数据按照升序操作写入所述待测存储单元的偶行偶列地址上，将所述第一数据按照升序操作写入所述待测存储单元的奇行奇列地址上；

从所述待测存储单元的偶行偶列地址上读取第七数据，对所述第七数据和所述第二数据进行一致性比较，得到比较结果；

从所述待测存储单元的奇行偶列地址上读取第八数据，对所述第八数据和所述第一数据进行一致性比较，得到比较结果；

将所述第一数据按照降序操作写入所述待测存储单元的偶行奇列地址上，将所述第二数据按照降序操作写入所述待测存储单元的奇行偶列地址上；

从所述待测存储单元的偶行奇列地址上读取第九数据，对所述第九数据和所述第一数据进行一致性比较，得到比较结果；

从所述待测存储单元的奇行偶列地址上读取第十数据，对所述第十数据和所述第二数据进行一致性比较，得到比较结果。

从上述描述可知，将数据进行取反之后再进行写入，之后再进行偶行偶列、奇行奇列、偶行奇列和奇行偶列的全面覆盖，使得每一个cell上都至少经过一次高电平1、低电平0、升序操作和降序操作的写入、读取和比较，从而能检测出存储单元上每一个cell在写入高电平、低电平、升序操作或是降序操作时是否存在存储故障，以进一步提高单cell的存储故障和多cell之间的存储故障的检测覆盖率。

进一步地，所述对所述第十数据和所述第二数据进行一致性比较，得到比较结果之后还包括以下步骤：

从所述待测存储单元的所有地址上读取最终数据，对所述最终数据和所述取反数据进行一致性比较，得到比较结果。

从上述描述可知，在之前的偶行奇列和奇行偶列遍历完之后，此时所有单元里的数据在没有存储故障下应该和取反数据相同，但是如果存在耦合故障，则有可能个别单元的数据不是取反数据上对应的数值，所以通过取反数据再次进行一致性比较，以进一步检测出是否存在耦合故障，从而进一步提高存储单元的故障检测覆盖率。

进一步地，所述根据所有所述比较结果输出测试结果具体包括以下步骤：

若所述比较结果中存在一个数据比较不一致，则输出测试失败的测试结果，若所有所述比较结果均为数据比较一致，则输出测试通过的测试结果。

从上述描述可知，在测试过程中如果出现对比错误测试过程不停止，直至测试全部完成，以保证测试的流畅性，另外，任何一个比较结果为数据比较不一致，则判断待测存储单元存在存储故障，以保证待测存储单元的质量。

进一步地，所述测试数据选自一测试数据集合；

所述根据所有所述比较结果输出测试结果之后还包括以下步骤：

从所述测试数据集合中选择一组新的测试数据，将所述新的测试数据按照预设间隔进行上述写入、读取、比较并输出测试结果步骤，直到所述测试数据集合中每一组测试数据都测试完毕。

从上述描述可知，在测试过程中，采用多组数据进行反复测试以保证更好的故障覆盖率，虽然会增加测试时间，但是相对于现有的其他检测方法来说，其时间复杂度在测试数据的数量一致的情况下依旧较低，从而能更好的同时实现故障的高覆盖率和测试的低时间复杂度。

请参照图5，本发明另一实施例提供了一种存储单元测试装置1，包括：

输入模块11用于获取测试数据；

比较模块12用于将所述测试数据按照预设间隔依次写入待测存储单元并对应读取，得到待测数据，对所述待测数据与所述测试数据进行一致性比较，得到比较结果；将所述测试数据按照预设间隔重复执行上述写入、读取和比较步骤，直至所述待测存储单元上的每一个地址至少被写入过一次；

输出模块13用于根据所有所述比较结果输出测试结果。

其中，关于输入模块11、比较模块12和输出模块13所实现的具体过程和对应的效果，可以参照上述实施例的存储单元测试方法中的相关描述。

本发明另一实施例提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序存储有上述实施例的存储单元测试方法。

其中，关于本实施例中的计算机程序中包含的存储单元测试方法的具体实现过程和对应效果，可以参照上述实施例的存储单元测试方法中的相关描述。

请参照图6，本发明另一实施例提供了一种电子设备2，包括存储器22、处理器21及存储在存储器22上并可在处理器21上运行的计算机程序，所述处理器21执行所述计算机程序时实现上述实施例的存储单元测试方法。

其中，关于本实施例中处理器21所实现的存储单元测试方法的具体实现过程和对应效果，可以参照上述的实施例的存储单元测试方法中的相关描述。

本申请的存储单元测试方法和对应的装置、存储介质及电子设备主要应用于对LPDDR3、LPDDR4和LPDDR4X等LPDDR进行存储测试的应用场景，以下结合具体的应用场景进行说明：

根据以上所述，并结合图1至图4，本发明的实施例一为：

一种存储单元测试方法，包括步骤：

S1、获取测试数据；

具体的，在本实施例中，测试数据D＝01010101……010；

S2、将测试数据按照预设间隔依次写入待测存储单元并对应读取，得到待测数据，对待测数据与测试数据进行一致性比较，得到比较结果；

在本实施例中，具体包括以下步骤：

S21、将测试数据D取反，得到取反数据/D，此时，取反数据/D为10101010……1010；

S22、提取测试数据D上偶数位的数据为第一数据，即第一数据为000…000，提取测试数据上奇数位的数据为第二数据，即第二数据为111…111；

S23、将待测存储单元的所有地址划分成偶行偶列地址、偶行奇列地址、奇行偶列地址以及奇行奇列地址，如图2和图3所示，偶行偶列地址即为0行0列地址等等，偶行奇列地址即为0行1列等等，奇行偶列地址即为2行0列地址等等，奇行奇列地址即为1行1列等等；其中，为了便于说明，将图4的六个地址数据图按照方位和箭头指示分别命名为左上图、中上图、右上图、右下图、中下图和左下图，其中，当次写入的cell里面的数值用下划线进行示意；

S24、将取反数据/D写入待测存储单元的所有地址上，得到图4的左上图，即每一行都是10101010……1010；

S25、将第一数据000…000按照升序操作写入待测存储单元的偶行偶列地址上，将第二数据111…111按照升序操作写入待测存储单元的奇行奇列地址上，即得到图4的中上图；

S26、从待测存储单元的偶行偶列地址上读取第三数据，对第三数据和第一数据000…000进行一致性比较，得到比较结果，并从待测存储单元的奇行奇列地址上读取第四数据，对第四数据和第二数据111…111进行一致性比较，得到比较结果；如此，若没有存储故障，则比较结果应为一致；

S27、将第二数据111…111按照降序操作写入待测存储单元的偶行奇列地址上，将第一数据000…000按照降序操作写入待测存储单元的奇行偶列地址上，即得到图4的右上图；

S28、从待测存储单元的偶行奇列地址上读取第五数据，对第五数据和第二数据111…111进行一致性比较，得到比较结果，并从待测存储单元的奇行偶列地址上读取第六数据，对第六数据和第一数据000…000进行一致性比较，得到比较结果；如此，若没有存储故障，则比较结果也应为一致。

由此，从图4的左上图和右上图可知，执行过上述步骤S21至步骤S28这一轮测试之后，待测存储单元上的所有cell都被写入过一次，并且数值都发生改变，即为有效写入，有利于测试的准确性。

S3、将测试数据按照预设间隔重复执行上述写入、读取和比较步骤，直至待测存储单元上的每一个地址至少被写入过一次；

在本实施例中，具体包括以下步骤：

S31、将测试数据D写入待测存储单元的所有地址上，得到图4的右下图；

S32、将第二数据111…111按照升序操作写入待测存储单元的偶行偶列地址上，将第一数据000…000按照升序操作写入待测存储单元的奇行奇列地址上，得到图4的中下图；

S33、从待测存储单元的偶行偶列地址上读取第七数据，对第七数据和第二数据111…111进行一致性比较，得到比较结果，从待测存储单元的奇行偶列地址上读取第八数据，对第八数据和第一数据000…000进行一致性比较，得到比较结果；如此，若没有存储故障，则比较结果应为一致。

S34、将第一数据000…000按照降序操作写入待测存储单元的偶行奇列地址上，将第二数据111…111按照降序操作写入待测存储单元的奇行偶列地址上，得到图4的左下图；

S35、从待测存储单元的偶行奇列地址上读取第九数据，对第九数据和第一数据000…000进行一致性比较，得到比较结果，从待测存储单元的奇行偶列地址上读取第十数据，对第十数据和第二数据111…111进行一致性比较，得到比较结果，如此，若没有存储故障，则比较结果应为一致。

如此，待测存储单元上的所有cell都被写入过两次，并且数值由1变0或由0变1都有写入测试过，有利于测试的准确性和全面性。

S36、最后从待测存储单元的所有地址上读取最终数据，对最终数据和取反数据/D进行一致性比较，得到比较结果，如此，若没有存储故障，则图4的左下图和取反数据/D相等，因此比较结果应为一致。

S4、根据所有比较结果输出测试结果。

具体的，在本实施例中，因为在得到比较结果时无论是通过还是失败都是往下继续测试，在最后再进行确认。其中，只要有一个比较结果为数据比较不一致，则测试结果为测试失败，若所有比较结果均为数据比较一致，则测试结果为测试通过。

其中，在本实施例中，对于测试数据D、预设间隔以及升序降序进行举例说明，在其他等同实施例中，可以考虑其他的测试数据D，比如100100…100、11011101…1101等等，预设间隔也可以考虑为2或3等等，每轮测试也可以先降后升等等。

根据以上所述，并结合图1至图4，本发明的实施例二为：

一种存储单元测试方法，在上述实施例一的基础上，本实施例中不止只有一个测试数据D，比如在本实施例中为一个测试数据集合，测试数据集合包括两组测试数据，分别为：D1＝01010101……0101和D2＝10101010……1010，本实施例可以先将D1作为测试数据D来实现上述实施例一中的步骤S2至步骤S4。之后从测试数据集合中选择一组新的测试数据，即D2作为新的测试数据D，将新的测试数据D来实现上述实施例一中的步骤步骤S2至步骤S4，若在其他等同实施例中，有三组、四组等多组测试数据，则需要一一测试过才可。

请参照图5，本发明的实施例三为与上述实施例一或二中的存储单元测试方法相对应的一种存储单元测试装置1，包括：

输入模块11用于获取测试数据；

比较模块12用于将测试数据按照预设间隔依次写入待测存储单元，从待测存储单元中按照预设间隔读取待测数据，对待测数据与测试数据进行一致性比较，得到比较结果，之后将测试数据按照预设间隔依次写入待测存储单元的其他地址上，并进行读取和比较，直至待测存储单元上的所有地址至少被写入过一次；

输出模块13用于根据所有比较结果输出测试结果。

本发明的实施例四为与上述实施例一或二中的存储单元测试方法对应的一种计算机可读存储介质，其上存储有计算机程序，计算机程序存储有如上实施例一或二中的存储单元测试方法。

请参照图6，本发明的实施例五为与上述实施例一或二中的存储单元测试方法相对应的一种电子设备2，包括存储器22、处理器21及存储在存储器22上并可在处理器21上运行的计算机程序，其中，处理器21执行计算机程序时实现上述实施例一或二中的存储单元测试方法。

在本申请所提供的六个实施例中，应该理解到，所揭露的方法、装置、存储介质以及电子设备，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块可以结合或者可以集成到另一个装置，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。

所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

需要说明的是，对于前述的各方法实施例，为了简便描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其它顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定都是本发明所必须的。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其它实施例的相关描述。

综上所述，本发明提供的一种存储单元测试方法、装置、存储介质及电子设备，采用多组数据进行测试，将测试数据按照偶行偶列、奇行奇列、偶行奇列和奇行偶列依次写入待测存储单元，并进行依次读取和比较，使得每一个cell上都至少经过一次高电平1、低电平0、升序操作和降序操作的写入、读取和比较，最后通过取反数据再次进行一致性比较，从而能全面检测出包括单cell的存储故障和多cell之间的存储故障，以保证存储单元的故障覆盖率；同时无需进行多次的先后升降测试，能有效的降低时间复杂度，有利于提高产能，降低成本，即本发明在对LPDDR3、LPDDR4和LPDDR4X等LPDDR进行存储测试时，能保证存储单元的故障覆盖率且能减少测试时间。

以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本发明的专利保护范围内。