阅读说明：本技术 抗老化装置 (Anti-aging device ) 是由 K·恩斯 D·内达尔格 V·德什潘德 L·海斯 A·K·斯里瓦斯塔瓦 于 2018-06-14 设计创作，主要内容包括：提供了一种装置,该装置包括：相同导电类型的晶体管的堆叠,该堆叠包括第一晶体管和第二晶体管,第一晶体管和第二晶体管串联耦合并具有公共节点；和相同导电类型的反馈晶体管,耦合到该公共节点和该堆叠中的第一晶体管的栅极端子。(There is provided an apparatus comprising: a stack of transistors of a same conductivity type, the stack comprising a first transistor and a second transistor, the first and second transistors being coupled in series and having a common node; and a feedback transistor of the same conductivity type coupled to the common node and to a gate terminal of the first transistor in the stack.)

抗老化装置

优先权要求

本申请要求2017年7月14日提交的题为“AGING TOLERANT APPARATUS”的美国专利申请No.15/650,271的优先权，并且通过引用整体合并于此。

背景技术

与在平面技术中开发的晶体管相比，在FinFET(鳍式场效应晶体管)技术中开发的互补金属氧化物半导体(CMOS)晶体管通常遭受增强的老化劣化。数字电路性能因老化而以两种方式劣化：(1)功能劣化，这是由于老化电路在使用期(lifetime)中停止工作或显著劣化；以及(2)器件失效，这是由于过度的老化触发了晶体管的不可逆转的电介质击穿，导致对应电路瞬时失效。由于老化与电压成指数关系，因此在晶体管暴露于超过CMOS器件工作限制的电压的情况下，数字电路会老化。内部节点暴露于超过器件目标限制的电压的数字电路拓扑之一是堆叠晶体管配置。

具体实施方式

和本公开的各个实施例的附图，将更充分地理解本公开的实施例，然而，具体实施方式和附图不应当被解释为将本公开限制到特定的实施例，而是仅用于说明和理解。

图1A示出了堆叠电路配置。

图1B示出了当堆叠中的一晶体管截止时的堆叠电路配置，这可能导致该晶体管过度老化和失效。

图2示出了根据本公开的一些实施例的具有抗老化装置的堆叠电路配置。

图3示出了根据本公开的一些实施例的具有抗老化装置的“N”堆叠电路配置。

图4A示出了遭受老化失效的NAND逻辑门电路。

图4B示出了根据本公开的一些实施例的具有抗老化装置的NAND逻辑门电路。

图5示出了根据本公开的一些实施例的比较图4A-B的NAND逻辑门电路的瞬态行为的一组曲线图。

图6示出了根据本公开的一些实施例的比较经过多年的图4A-B的NAND逻辑门电路的瞬态行为的一组曲线图。

图7示出了根据一些实施例的示出环形振荡器(RO)频率劣化与使用期的关系的曲线图。

图8示出了根据一些实施例的示出图1A和图2的晶体管MN2的驱动电流劣化的曲线图。

图9示出了根据本公开的一些实施例的抗老化NOR逻辑门电路。

图10示出了根据本公开的一些实施例的抗老化选择电路。

图11示出了根据本公开的一些实施例的抗老化多路复用器电路。

图12示出了根据本公开的一些实施例的具有抗老化装置的智能设备或计算机系统或SoC(片上系统)。

具体实施方式

一些实施例描述了一种抗老化电路，该抗老化电路将高阻抗节点钳位到良好定义的固定电压。一些实施例将抗老化电路技术用于“N”个堆叠晶体管，并且该技术也适用于使用堆叠n型和p型器件的所有数字电路。一些实施例确保了在晶体管堆叠中的中间节点处的信号受到噪声和/或耦合的影响的情况下，存在替代的充电/放电路径以将该节点上的电压钳位到规定的电压。

存在各个实施例的许多技术效果。例如，一些实施例的抗老化电路或装置通过将所有受影响的内部节点钳位到规定的电压电平，来防止器件工作电压超过堆叠n型晶体管和/或p型晶体管配置的工艺所指定的电压。一些实施例的抗老化电路或装置避免了晶体管、数字电路的过度劣化以及电路故障。在一些实施例中，对于使用晶体管堆叠的环形振荡器(RO)电路，具有抗老化电路的频率劣化可以比不具有抗老化电路的频率劣化低得多。

例如，不具有抗老化电路的RO的频率劣化在10年内可能是45％，而在具有抗老化电路的情况下，在10年内可能是14％。在另一示例中，用于RO的驱动电流减少可以比不具有抗老化电路的情况低得多。例如，对于堆叠式RO，在不使用抗老化电路的情况下，10年后的驱动电流减少可能是80％，而对于相同时期，在具有抗老化电路的情况下，驱动电流减少是28％。根据各种实施例和附图，其他技术效果将是显而易见的。

在以下描述中，讨论了许多细节以提供对本公开的实施例的更彻底的解释。然而，对于本领域技术人员将显而易见的是，可以在没有这些具体细节的情况下实践本公开的实施例。在其他实例中，以框图的形式而不是详细地示出公知的结构和设备，以避免掩盖本公开的实施例。

注意，在实施例的对应附图中，用线条表示信号。一些线条可能更粗，以指示更多的组成信号路径，和/或在一个或多个末端具有箭头，以指示主要信息流向。这样的指示不旨在是限制性的。而是，将这些线条与一个或多个示例性实施例结合使用，以促进更容易理解电路或逻辑单元。如设计需要或偏好所指示的，任何表示的信号实际上可以包括一个或多个信号，该一个或多个信号可以沿任一方向传播，并且可以用任何合适类型的信号方案来实现。

在整个说明书中以及在权利要求书中，术语“连接”是指直接连接，例如所连接的物体之间的电气连接、机械连接或磁性连接，而没有任何中间设备。术语“耦合”是指直接连接或间接连接，例如所连接的物体之间的直接电气连接、机械连接或磁性连接，或者通过一个或多个无源或有源中间设备的间接连接。术语“电路”或“模块”可以指代被布置为彼此协作以提供期望功能的一个或多个无源和/或有源组件。术语“信号”可以指代至少一个电流信号、电压信号、磁信号或数据/时钟信号。“一”、“一个”和“该”的含义包括复数形式。“在...中”的含义包括“在...中”和“在...上”。

术语“缩放”通常指代将设计(原理图和版图)从一种工艺技术转换为另一种工艺技术，随后版图面积减小。术语“缩放”通常还指代缩小同一技术节点内的版图和器件。术语“缩放”还可以指代相对于另一参数(例如，电源电平)调整(例如，减慢或加速，即分别为缩小或放大)信号频率。术语“基本上”、“接近”、“近似”、“靠近”和“大约”通常指代在目标值的+/-10％以内。

除非另外指明，否则使用序数形容词“第一”、“第二”和“第三”等来描述共同对象，这仅表示相同对象的不同实例正在被引用，而不是旨在暗示这样描述的对象在时间上、空间上、排序上或任何其他方式上必须是给定的顺序。

为了本公开的目的，短语“A和/或B”和“A或B”表示(A)、(B)或(A和B)。为了本公开的目的，短语“A、B和/或C”是指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)、或(A、B和C)。

说明书和权利要求书中的术语“左”、“右”、“前”、“后”、“顶部”、“底部”、“上方”、“下方”等(如果有的话)仅用于描述目的，而不一定用于描述永久相对位置。为了本公开的目的，术语“自旋”和“磁矩”是等同使用的。更严格地讲，自旋的方向与磁矩的方向相反，并且粒子的电荷为负(例如，在电子的情况下)。

为了实施例的目的，这里描述的各种电路和逻辑块中的晶体管是金属氧化物半导体(MOS)晶体管或其衍生物，其中，MOS晶体管包括漏极端子、源极端子、栅极端子和体端子。晶体管和/或MOS晶体管衍生物还包括三栅极(Tri-Gate)晶体管和FinFET晶体管、全包围栅极圆柱型晶体管、隧道FET(TFET)、方形导线或矩形带状晶体管、铁电FET(FeFET)或其他实现晶体管功能的器件，如碳纳米管或自旋电子器件。MOSFET对称的源极端子和漏极端子是相同的端子，在此可以互换使用。另一方面，TFET器件具有不对称的源极端子和漏极端子。本领域技术人员将理解，在不脱离本公开范围的情况下，可以使用其他晶体管，例如双极结型晶体管(BJT PNP/NPN)、BiCMOS、CMOS等。

由于老化与电压成指数关系，在晶体管暴露于超过CMOS器件工作限制的电压的情况下，数字电路会老化。内部节点暴露于超过器件目标限制的电压的数字电路拓扑之一是堆叠晶体管配置。

图1A示出了堆叠电路配置100。配置100被广泛用于如逻辑电路、I/O(输入/输出)接口、DC-DC转换器、功率放大器等的电路。堆叠电路配置100包括两个堆叠n型晶体管，称为晶体管MN1和MN2。这里，以堆叠配置示出了n型晶体管，然而，老化的问题也适用于堆叠的p型晶体管。为了避免器件的过度老化，将两个晶体管端子之间(例如，栅极与源极之间，或者漏极与源极之间)的电压限制为最大电压V_max。通常，V_max＝1.1V_DD,nom被用作限制，其中，V_DD,nom是对应器件的标称供给电压。

图1B示出了当堆叠中的一晶体管截止时的堆叠电路配置120，这可能导致该晶体管过度老化和失效。在堆叠拓扑的设计期间，要特别注意上部晶体管MN2的漏-源电压V_DS,2。当晶体管MN2截止时，例如，当晶体管MN2的栅-源电压V_GS,2小于或等于晶体管MN2的阈值电压V_th(例如，V_GS,2＜V_th)时，由于节点“Y”是易受任意耦合或噪声影响的高阻抗节点(例如，悬浮节点)，因此V_DS,2会变得高于V_max(例如，V_DS,2>V_max)。这里，术语“V_max”是如下电压：如果施加高于该电压的电压达一定时间，则工艺节点的晶体管被损坏。超过工作限制的过度电压会导致器件因老化而劣化，由此导致晶体管MN2失效，并可能限制电路功能。

随着FinFET的几何结构缩小到14nm或10nm或7nm，器件几何结构比平面晶体管更易受老化的影响。即使是超出工艺节点所指定的工作电压的中等工作电压，也会导致标准电路拓扑失效。对于一些外部小型几何结构工艺，无论是平面技术还是绝缘体上硅(SOI)技术，也可能存在类似的问题。克服老化的解决方案之一是降低供给电压，以提供更多的工作电压裕量。然而，降低供给电压限制了电路工作并限制了电路驱动能力，从而导致集成电路(IC)芯片上的时序违反。各种实施例提供了一种抗老化电路技术，该技术减轻了较小工艺几何结构上的老化。

图2示出了根据本公开的一些实施例的具有抗老化装置的堆叠电路配置200。要指出的是，图2的那些具有与任何其他附图的元件相同的附图标记(或名称)的元件可以以类似于所描述的任何方式来操作或起作用，但不限于此。这里，堆叠电路配置200包括第一n型晶体管MN2，其与第二n型晶体管MN1串联耦合，使得节点“Y”是公共节点。在一些实施例中，抗老化装置包括相同导电类型(例如，n型)的反馈晶体管MNfb，其耦合到公共节点“Y”和该堆叠的第一晶体管MN2的栅极端子。在一些实施例中，反馈晶体管MNfb的栅极端子耦合到该堆叠的第一晶体管MN2。在一些实施例中，第一晶体管MN2的栅极端子和第二晶体管MN2的栅极端子可由两个单独的控制节点“G₂”和“G₁”分别控制。在一些实施例中，反馈晶体管MNfb的尺寸比第一晶体管或第二晶体管中的一个的尺寸小。例如，反馈晶体管MNfb的宽度是第一晶体管MN2或第二晶体管MN2的宽度的75％。在一些实施例中，反馈晶体管的尺寸也可以大于堆叠晶体管的尺寸。

在一些实施例中，抗老化电路将堆叠电路拓扑的内部节点保持在规定的工作电压范围内。在一些实施例中，反馈晶体管MNfb耦合在节点“G₂”与“Y”之间，并且栅极耦合到节点“X”。在一些实施例中，反馈晶体管MNfb将V_DS,2限制为低于V_max的值，并因此防止了晶体管MN2的过度劣化和失效。这里描述电路的两种操作情况。

在第一种情况下，晶体管MN2截止(例如，V_GS,2＜V_th)，并且V_DS,2＞V_max是可能的。在这种情形下，一旦V_DS,2开始超过V_th，晶体管MNfb就会开启。根据一些实施例，晶体管MNfb现在为节点“Y”提供附加的充电/放电路径。这可以将节点“Y”处的电压升高到晶体管MN2的栅极处的电压，由此减小V_DS,2＝V_X-V_Y并将其限制为低于V_max的值。

在第二种情况下，晶体管MN2导通(例如，V_GS,2＞V_th)，并且V_DS,2＞V_max是不可能的。在这种情形下，V_DS,2＝V_GS,P＝0，即，晶体管MNfb被关断，不会进一步影响整个电路功能。

图3示出了根据本公开的一些实施例的具有抗老化装置的“N”堆叠电路配置300。要指出的是，图3的那些具有与任何其他附图的元件相同的附图标记(或名称)的元件可以以类似于所描述的任何方式来操作或起作用，但不限于此。“N”堆叠电路配置300包括串联耦合的“N”个晶体管MN1至MNN。在一些实施例中，反馈晶体管与堆叠中的每个晶体管相关联。这里，如图所示，“N”个反馈晶体管MNfb1至MNfbN被示为耦合到内部节点。例如，反馈晶体管MNfbN的栅极与节点“N-1”耦合，其漏极耦合到栅极GN，其源极耦合到节点“N”。

图4A示出了遭受老化失效的NAND逻辑门电路400。NAND逻辑门电路400包括如图所示耦合在一起的p型晶体管MP1和MP2以及n型晶体管MN1和MN2，使得晶体管MP1和MN2由提供信号“A”的节点“A”控制，晶体管MP2和MN1由提供信号“B”的节点“B”控制。例如，NAND门电路400可以是环形振荡器(RO)的一部分，该环形振荡器是针对要求使用期在5到10年范围内的工业应用而设计的。这里，晶体管MN2和MN1的堆叠类似于图1A-B所示的堆叠，并且遭受相同的问题。

NAND逻辑门电路400描绘了单个NAND RO级的原理图，这是现有技术(state-of-the-art)。在现有技术解决方案中，晶体管MN2可能在超过器件电压限制的情况下工作，这将导致整个RO的过度老化。

图4B示出了根据本公开的一些实施例的具有抗老化装置的NAND逻辑门电路420。要指出的是，图4B的那些具有与任何其他附图的元件相同的附图标记(或名称)的元件可以以类似于所描述的任何方式来操作或起作用，但不限于此。如图所示，NAND逻辑门电路420包括抗老化装置，该抗老化装置包括耦合到节点“Y”和“A”并且可由节点“X”控制的晶体管MNfb。NAND逻辑门电路420中的晶体管MNfb的行为与图2中的晶体管MNfb相同。

图5示出了根据本公开的一些实施例的比较图4A-B的NAND逻辑门电路的瞬态行为的一组曲线图500。要指出的是，图5的那些具有与任何其他附图的元件相同的附图标记(或名称)的元件可以以类似于所描述的任何方式来操作或起作用，但不限于此。曲线图501示出了随着时间在节点“A”和“B”处的输入。曲线图502示出了针对图4A(现有技术的NAND)和图4B(鲁棒的NAND)的节点“X”上的输出电压。曲线图503示出了针对图4A(现有技术的NAND)和图4B(鲁棒的NAND)的节点“Y”上的电压。曲线图504示出了针对图4A(现有技术的NAND)和图4B(鲁棒的NAND)的晶体管MN2的V_DS。

考虑现有技术解决方案的波形，观察到以下情况：当输入信号从V_DD切换到V_SS，导致输出“X”从V_SS转变到V_DD时，节点“Y”处的电压下降至V_SS以下。在所考虑的示例中，负电压是由电容分压器引起的，该分压器由晶体管MN2的栅-源电容C_GS和节点“Y”处的电容C_Y形成：这样，如曲线图504所示，晶体管MN2的漏-源电压V_DS超过V_DD(V_DS＝V_out-V_Y>V_DD)。可以看出，V_DS超过了最大电压电平(通常V_max＝1.05*V_DD–1.1*V_DD)达50％的时间，因此对晶体管MN2造成很高的可靠性风险。

根据一些实施例，当应用抗老化装置时，可以避免堆叠晶体管配置中的这种情况。当输入从V_DD切换到V_SS时，导致输出节点“X”从V_SS转变到V_DD时，附加晶体管MNfb开启。从图5的瞬态波形可以看出，晶体管MNfb将节点“Y”充电至V_SS，由此将晶体管MN2的V_DS限制为V_DD。注意，根据一些实施例，NAND门输出处的波形完全不受抗老化装置的影响(或可忽略不计)。

图6示出了根据本公开的一些实施例的比较经过多年的图4A-B的NAND逻辑门电路的瞬态行为的一组曲线图。曲线图601示出了图4A的NAND的输出节点“X”处的瞬态行为，而曲线图602示出了图4B的NAND的输出节点“X”处的瞬态行为。使用现有技术解决方案(如图4A所示)，下降时间随着使用期显著升高。例如，在8年(yrs)之后，下降时间的增加非常大，以至于输出在一个时钟周期(在该示例中为200MHz)期间不再达到低电平，从而导致逻辑输出电平错误(例如，电路故障)。相反，借助抗老化装置，输出下降沿的劣化显著降低。例如，即使经过10年的运行，鲁棒的NAND门也正常工作，输出下降时间的增加仅为1％的量级，可忽略不计。

图7示出了根据一些实施例的示出环形振荡器(RO)频率劣化与使用期的关系的曲线图700。曲线图700比较了图4A的现有技术设计解决方案和图4B的抗老化电路解决方案的因晶体管老化而导致的RO频率劣化与时间的关系。在该示例中，采用现有技术解决方案的RO频率在10年后劣化了45％，而采用所提出的解决方案的频率劣化在10年后为14％。

图8示出了根据一些实施例的示出图1A和图2的晶体管MN2的驱动电流劣化的曲线图800。这里，绘制了单个RO级中的晶体管MN2的驱动电流减小与时间的关系。在所使用的技术中，驱动电流减小必须低于50％，以防止对应晶体管的击穿。使用现有技术解决方案，大约一年后便已达到该阈值限制。因此，现有技术解决方案不能满足要求使用期超过1年的产品的需求。相反，采用一些实施例的抗老化电路技术，10年后的最大电流劣化为28％，对于50％阈值限制来说仍留有足够的裕量。所示的抗老化电路的性能和面积影响可忽略不计。根据一些实施例，在NAND RO的情况下，将抗老化电路添加到现有技术解决方案中使得有源栅极区域仅增加2.5％。

表1总结并比较了现有技术解决方案的性能与所提出的解决方案的性能。

参数	当前解决方案	抗老化解决方案
			使用期	1年	大于10年
面积影响	0	+2.5％
			10年之后RO频率劣化	45％	小于14％
10年之后驱动电流减小	80％	28％

各种实施例的抗老化电路或装置不限于NAND电路。例如，各种实施例的抗老化电路或装置也可以实现在具有各种堆叠的n型或p型晶体管的其他数字电路中。

图9示出了根据本公开的一些实施例的抗老化NOR逻辑门电路900。常规NOR逻辑门电路包括如图所示耦合在一起的p型晶体管MP1和MP2以及n型晶体管MN1和MN2，其具有输入节点“A”和“B”以及输出节点OUTB。这里，晶体管堆叠由p型晶体管MP1和MP2形成。如参照图4A的NAND门所讨论的，这里，如果没有反馈p型晶体管MPfb，则堆叠中的晶体管(在这里是晶体管MP2)遭受过度老化(就像图4A中的晶体管MN2一样)。返回参照图9，为了减轻老化，在一些实施例中，如图所示，添加了与晶体管MP2、MP1、MN1和MN2耦合的反馈晶体管MPbf。

在一些实施例中，提供了反馈p型晶体管MPfb，其耦合到NOR门的两个n型晶体管(MN1和MN2)以及NOR门的两个p型晶体管(MP1和MP2)。在一些实施例中，反馈晶体管MPfb的栅极端子耦合到NOR门的两个n型晶体管MN1和MN2的漏极端子。在一些实施例中，反馈晶体管MPfb耦合到两个p型晶体管之一(例如，晶体管MP2)的栅极端子。在一些实施例中，反馈晶体管MPfb是p型晶体管。在一些实施例中，反馈晶体管MPfb的栅极端子耦合到NOR门的输出节点OUTB。在一些实施例中，反馈晶体管MPfb的尺寸比两个p型晶体管中的一个小。例如，反馈晶体管MPfb可以仅占用NOR门900的总面积的2.5％，并且可以是晶体管MP2或MP1的宽度的75％至80％。

图10示出了根据本公开的一些实施例的抗老化选择电路1000。在一些实施例中，抗老化选择电路1000包括如图所示耦合在一起的p型器件MP1、MP2和MPfb(第一反馈器件)以及n型晶体管MN1、MN2和MNfb(第二反馈器件)。现有技术的选择电路包括晶体管MP1、MP2、MN1和MN2，而不具有抗老化装置(例如，反馈晶体管MPfb和MNfb)。选择电路被设计为，当SEL节点上的信号为高而SELB上的信号为低时，将节点“A”上的信号的反相版本提供给输出节点OUTB。

参照图10，这里存在相同导电类型的两个堆叠。第一堆叠包括p型晶体管MP1和MP2，其中，晶体管MP1由SELB(SEL的反相)控制，而晶体管MP2由节点“A”控制。第二堆叠包括n型晶体管MN1和MN2，其中，晶体管MN1由SEL控制，而晶体管MN2由节点“A”控制。就像图1A-B的晶体管MN2经历老化压力一样，它们各自的堆叠中的晶体管MP2和MN2也面临老化压力。为了减轻或减小老化压力，如图所示，第一反馈p型晶体管MPfb耦合到晶体管MP1和MP2以及节点OUTB，并且第二反馈n型晶体管MNfb耦合到晶体管MN1和MN2以及节点OUTB。

图11示出了根据本公开的一些实施例的抗老化多路复用器(MUX)电路1100。要指出的是，图11的那些具有与任何其他附图的元件相同的附图标记(或名称)的元件可以以类似于所描述的任何方式来操作或起作用，但不限于此。抗老化多路复用器电路1100包括图10的抗老化选择电路1000的两个实例，并且因此包括四个反馈器件，其包括p型晶体管MPfba和MPfbb以及n型晶体管MNfba和MNfbb。在一些实施例中，MUX电路1100包括如图所示耦合在一起的p型晶体管MP1a、MP1b、MP2a和MP2b、MPfba和MPfbb，以及n型晶体管MN1a、MN1b、MN2a、MN2b、MNfba和MNfbb。图10的抗老化选择电路1000的两个实例耦合在一起，使得共享输出节点OUTB，同时交换用于抗老化选择电路之一的选择输入。

例如，晶体管MP1b由SEL节点控制，晶体管MP1a由SELB节点控制，晶体管MN1a由SEL节点控制，晶体管MN1b由SELB节点控制。这两个输入节点是节点“A”和“B”，它们根据选择节点SEL和SELB(其为SEL的反相)上的信号的逻辑电平被选择性地提供给输出节点OUTB。在一些实施例中，反馈器件MPfba、MPfbb、MNfba和MNfbb分别向晶体管MP2a、MP2b、MN2a和MN2b提供抗老化。

图12示出了根据本公开的一些实施例的具有抗老化装置的智能设备或计算机系统或SoC(片上系统)。要指出的是，图12的那些具有与任何其他附图的元件相同的附图标记(或名称)的元件可以以类似于所描述的任何方式来操作或起作用，但不限于此。

图12示出了可以使用平面接口连接器的移动设备的实施例的框图。在一些实施例中，计算设备1600代表移动计算设备，例如计算平板、移动电话或智能电话、支持无线的电子阅读器或其他无线移动设备。将理解，总体上示出了某些组件，但并非此设备的所有组件均在计算设备1600中示出。

在一些实施例中，计算设备1600包括根据所讨论的一些实施例的具有抗老化装置的第一处理器1610。根据一些实施例，计算设备1600的其他模块也可以包括设备300、抗老化装置。本公开的各个实施例还可以包括在1670内的网络接口(例如，无线接口)，使得可以将系统实施例合并到无线设备(例如，蜂窝电话或个人数字助理)中。

在一些实施例中，处理器1610可以包括一个或多个物理设备，例如微处理器、应用处理器、微控制器、可编程逻辑器件或其他处理模块。由处理器1610执行的处理操作包括在其上执行应用和/或设备功能的操作平台或操作系统的执行。处理操作包括与人类用户或其他设备的I/O(输入/输出)有关的操作、与电源管理有关的操作和/或与将计算设备1600连接到另一个设备有关的操作。处理操作还可以包括与音频I/O和/或显示I/O有关的操作。

在一些实施例中，计算设备1600包括音频子系统1620，其表示与向计算设备提供音频功能相关联的硬件(例如，音频硬件和音频电路)和软件(例如，驱动程序、编解码程序)组件。音频功能可以包括扬声器和/或耳机输出，以及麦克风输入。可以将用于这种功能的设备集成到计算设备1600中，或者连接到计算设备1600。在一个实施例中，用户通过提供音频命令来与计算设备1600交互，音频命令由处理器1610接收和处理。

在一些实施例中，计算设备1600包括显示子系统1630。显示子系统1630表示硬件(例如，显示设备)和软件(例如，驱动程序)组件，其提供视觉和/或触觉显示，以便用户与计算设备1600交互。显示子系统1630包括显示接口1632，其包括用于向用户提供显示的特定屏幕或硬件设备。在一个实施例中，显示接口1632包括与处理器1610分离的逻辑，用于执行与显示有关的至少一些处理。在一个实施例中，显示子系统1630包括向用户提供输出和输入两者的触摸屏(或触摸板)设备。

在一些实施例中，计算设备1600包括I/O控制器1640。I/O控制器1640表示和与用户交互有关的硬件设备和软件组件。I/O控制器1640可操作为管理作为音频子系统1620和/或显示子系统1630的一部分的硬件。另外，I/O控制器1640示出了用于连接到计算设备1600的附加设备的连接点，用户可以通过该附加设备与系统进行交互。例如，可以附连到计算设备1600的设备可以包括麦克风设备、扬声器或立体声系统、视频系统或其他显示设备、键盘或小键盘设备，或者与特定应用(例如，读卡器或其他设备)一起使用的I/O设备。

如上所述，I/O控制器1640可以与音频子系统1620和/或显示子系统1630交互。例如，通过麦克风或其他音频设备的输入可以为计算设备1600的一个或多个应用或功能提供输入或命令。另外，代替显示输出或除了显示输出之外，还可以提供音频输出。在另一示例中，如果显示子系统1630包括触摸屏，则显示设备还充当输入设备，其可以至少部分地由I/O控制器1640来管理。计算设备1600上还可以有附加按钮或开关，以提供由I/O控制器1640管理的I/O功能。

在一些实施例中，I/O控制器1640管理诸如加速度计、相机、光传感器或其他环境传感器，或者可以包括在计算设备1600中的其他硬件之类的设备。输入可以是直接用户交互的一部分，以及向系统提供环境输入以影响其操作(例如，过滤噪声、调整显示以进行亮度检测、为相机应用闪光灯或其他特征)。

在一些实施例中，计算设备1600包括电源管理1650，电源管理1650管理电池电力使用、电池的充电以及与省电操作有关的特征。存储器子系统1660包括用于在计算设备1600中存储信息的存储器件。存储器可以包括非易失性存储器件(如果中断给存储器件的电力，状态不会改变)和/或易失性存储器件(如果中断给存储器件的电力，状态不确定)。存储器子系统1660可以存储应用数据、用户数据、音乐、照片、文档或其他数据，以及与计算设备1600的应用和功能的执行有关的系统数据(无论是长期的还是临时的)。

实施例的元素也被提供为用于存储计算机可执行指令(例如，用于实现本文所讨论的任何其他过程的指令)的机器可读介质(例如，存储器1660)。机器可读介质(例如，存储器1660)可以包括但不限于闪存、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器(PCM)，或者适合于存储电子或计算机可执行指令的其他类型的机器可读介质。例如，本公开的实施例可以作为计算机程序(例如，BIOS)下载，该计算机程序可以经由通信链路(例如，调制解调器或网络连接)通过数据信号从远程计算机(例如，服务器)传送到请求计算机(例如，客户端)。

在一些实施例中，计算设备1600包括连接1670。连接1670包括硬件设备(例如，无线和/或有线连接器和通信硬件)和软件组件(例如，驱动程序、协议栈)，以使得计算设备1600能够与外部设备通信。计算设备1600可以是单独的设备(例如，其他计算设备、无线接入点或基站)，以及外设(例如，头戴式耳机、打印机或其他设备)。

连接1670可以包括多种不同类型的连接。一般性地说，计算设备1600被示为具有蜂窝连接1672和无线连接1674。蜂窝连接1672通常指代由无线运营商提供的蜂窝网络连接，例如经由GSM(全球移动通信系统)或变体或衍生物、CDMA(码分多址)或变体或衍生物、TDM(时分复用)或变体或衍生物、或其他蜂窝服务标准所提供的蜂窝网络连接。无线连接(或无线接口)1674指代非蜂窝的无线连接，并且可以包括个域网(例如，蓝牙、近场等)、局域网(例如，Wi-Fi)和/或广域网(例如，WiMax)或其他无线通信。

在一些实施例中，计算设备1600包括***连接1680。***连接1680包括硬件接口和连接器，以及进行***连接的软件组件(例如，驱动程序、协议栈)。应理解，计算设备1600既可以是到其他计算设备的外设(“到”1682)，也可以具有连接到它的外设(“来自”1684)。计算设备1600通常具有“对接”连接器，以连接到其他计算设备，用于诸如管理(例如，下载和/或上载、改变、同步)计算设备1600上的内容的目的。另外，对接连接器可以允许计算设备1600连接到某些外设，这些外设允许计算设备1600控制向例如视听系统或其他系统的内容输出。

除了专有的对接连接器或其他专有的连接硬件之外，计算设备1600还可以经由常见的连接器或基于标准的连接器进行***连接1680。常见类型可以包括通用串行总线(USB)连接器(其可以包括许多不同的硬件接口中的任一个)、包括MiniDisplayPort(MDP)的DisplayPort、高清晰度多媒体接口(HDMI)、Firewire或其他类型。

在说明书中对“实施例”、“一个实施例”、“一些实施例”或“其他实施例”的引用是指，结合这些实施例描述的特定特征、结构或特性包括在至少一些实施例中，但不一定是所有实施例。“实施例”、“一个实施例”或“一些实施例”的各种出现不一定都指同一实施例。如果说明书叙述组件、特征、结构或特性“可以”、“可能”或“能够”被包括，则不需要包括该特定组件、特征、结构或特性。如果说明书或权利要求提及“一”或“一个”元件，这并不意味着仅存在一个元件。如果说明书或权利要求提及“附加”元件，这不排除存在多于一个附加元件。

此外，在一个或多个实施例中，可以以任何合适的方式组合特定特征、结构、功能或特性。例如，第一实施例可以与第二实施例在与这两个实施例关联的特定特征、结构、功能或特性不互斥的任何地方组合。

尽管已经结合本公开的特定实施例描述了本公开，但是根据前述描述，这样的实施例的许多替代、修改和变化对于本领域技术人员将是显而易见的。本公开的实施例旨在涵盖落入所附权利要求的广泛范围内的所有这样的替代、修改和变化。

另外，为了简化图示和讨论，并且不会掩盖本公开，在所呈现的附图中可能会或可能不会显示到集成电路(IC)芯片和其他组件的众所周知的电源/接地连接。此外，可以以框图形式示出布置，以便避免掩盖本公开，并且还鉴于由于实施这种框图布置的细节在很大程度上取决于在其内实施本公开的平台(即，这样的细节应该在本领域技术人员的视界内)。在阐述具体细节(例如，电路)以便描述本公开的示例实施例的情况下，对于本领域的技术人员应当显而易见的是，可以在没有这些具体细节的情况下或以这些具体细节的变体来实践本公开。因此，该描述应被认为是说明性的而不是限制性的。

以下示例涉及另外的实施例。在一个或多个实施例中的任何地方都可以使用示例中的细节。本文描述的装置的所有可选特征也可以相对于方法或过程来实现。

示例1.一种装置，包括：相同导电类型的晶体管的堆叠，所述堆叠包括第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管串联耦合并具有公共节点；和相同导电类型的反馈晶体管，耦合到所述公共节点和所述堆叠中的第一晶体管的栅极端子。

示例2.根据示例1所述的装置，其中，所述反馈晶体管包括耦合到所述堆叠中的第一晶体管的栅极端子。

示例3.根据前述示例中任一项所述的装置，其中，所述第一晶体管的栅极端子和所述第二晶体管的栅极端子是由两个单独的控制节点控制的。

示例4.根据前述示例中任一项所述的装置，其中，所述反馈晶体管的尺寸小于所述第一晶体管或所述第二晶体管中的一个。

示例5.一种装置，包括：NAND门；和反馈晶体管，耦合到所述NAND门的两个n型晶体管和所述NAND门的两个p型晶体管。

示例6.根据示例5所述的装置，其中，所述反馈晶体管的栅极端子耦合到所述NAND门的两个p型晶体管的漏极端子。

示例7.根据示例5所述的装置，其中，所述反馈晶体管耦合到所述两个n型晶体管之一的栅极端子。

示例8.根据示例5所述的装置，其中，所述反馈晶体管是n型晶体管。

示例9.根据示例5-8中任一项所述的装置，其中，所述反馈晶体管的栅极端子耦合到所述NAND门的输出。

示例10.根据示例5-9中任一项所述的装置，其中，所述反馈晶体管的尺寸小于所述两个n型晶体管中的一个。

示例11.一种装置，所述装置包括：NOR门；和反馈晶体管，耦合到所述NOR门的两个n型晶体管和所述NOR门的两个p型晶体管。

示例12.根据示例11所述的装置，其中，所述反馈晶体管的栅极端子耦合到所述NOR门的两个n型晶体管的漏极端子。

示例13.根据示例11所述的装置，其中，所述反馈晶体管耦合到所述两个p型晶体管之一的栅极端子。

示例14.根据示例11所述的装置，其中，所述反馈晶体管是p型晶体管。

示例15.根据示例11-15中任一项所述的装置，其中，所述反馈晶体管的栅极端子耦合到所述NOR门的输出。

示例16.根据示例11-15中任一项所述的装置，其中，所述反馈晶体管的尺寸小于所述两个p型晶体管中的一个。

示例17.一种系统，包括：存储器；处理器，耦合到所述存储器，所述处理器包括根据示例1-4中任一项所述的装置；和无线接口，用于允许所述处理器与另一设备通信。

示例18.一种系统，包括：存储器；处理器，耦合到所述存储器，所述处理器包括根据示例5-10中任一项所述的装置；和无线接口，用于允许所述处理器与另一设备通信。

示例19.一种系统，包括：存储器；处理器，耦合到所述存储器，所述处理器包括根据示例11-16中任一项所述的装置；和无线接口，用于允许所述处理器与另一设备通信。

示例20.一种装置，包括：用于将晶体管堆叠中的高阻抗节点钳位到固定电压的模块。

示例21.根据示例20所述的装置，包括用于通过两个单独的控制节点来控制所述堆叠中的晶体管的模块。

示例22.根据示例20所述的装置，其中，所述用于钳位的模块的尺寸小于所述堆叠中的晶体管中的一个。

示例23.一种方法，包括：将晶体管堆叠中的高阻抗节点钳位到固定电压。

示例24.根据示例23所述的方法，包括通过两个单独的控制节点来控制所述堆叠中的晶体管。

示例25.根据示例23所述的方法，其中，用于钳位的晶体管的尺寸小于所述堆叠中的晶体管中的一个。

提供了摘要，其将允许读者确定本技术公开的本质和要旨。提交摘要时的理解是，其不会用于限制权利要求的范围或含义。所附权利要求据此被结合到详细描述中，其中每个权利要求自身代表单独的实施例。