【

具体实施方式

】

图1示意示出根据实施例的辐射检测器100的截面图。所述辐射检测器100可以包括：辐射吸收层110，其被配置为吸收入射辐射并从所述入射辐射产生电信号，和电子层120(例如，ASIC)，其用于处理或分析在放射线吸收层110中产生的电信号。所述辐射检测器100可包括或可不包括闪烁体。所述辐射吸收层110可以包括诸如硅、锗、GaAs、CdTe、CdZnTe或其组合的半导体材料。所述半导体对于感兴趣的辐射可以具有高的质量衰减系数。

图2A示意示出根据实施例的所述辐射检测器100的详细截面图。所述辐射检测器100具有半导体衬底102和在所述半导体衬底102中的凹部104。所述半导体衬底102的一部分107延伸到所述凹部104中，并且被所述凹部104包围。所述辐射检测器100在所述凹部104中具有半导体纳米晶体106。所述辐射检测器100在所述半导体衬底102中还具有第一掺杂半导体区108和第二掺杂半导体区109。所述第一掺杂半导体区108和所述第二掺杂半导体区109形成将所述半导体衬底102的所述部分107与所述半导体衬底102的其余部分分开的p-n结。换句话说，所述半导体衬底102的所述部分107与所述半导体衬底102的其余部分之间以及整个所述半导体衬底102内部的每条电通路都横穿所述p-n结。所述半导体衬底102的所述部分107可以与所述第二掺杂半导体区109电接触。所述半导体衬底102(包括所述部分107)、所述半导体纳米晶体106、所述第一掺杂半导体区108和所述第二掺杂半导体区109可以在所述辐射吸收层110中。

所述半导体衬底102可以具有诸如硅、锗、GaAs、前者的组合，或其他合适的半导体的半导体材料。所述半导体衬底102可以是非本征半导体(即，掺杂有电子给体或电子受体)。

所述第二掺杂半导体区109可以被所述第一掺杂半导体区108包围。所述第二掺杂半导体区109不必在所述第一掺杂半导体区108的中心。所述第一掺杂半导体区108可以从所述半导体衬底102的表面102b延伸到所述凹部104和所述半导体衬底102之间的界面106b。所述第二掺杂半导体区109可以与所述第一掺杂半导体区108共延，例如，在垂直于所述半导体衬底102的方向上。

所述部分107可以是圆柱体形或棱柱形(例如，矩形棱柱形或三角棱柱形)。所述部分107可以具有等于、大于或小于所述凹部104高度的高度(即，垂直于所述半导体衬底102的方向上的尺寸)。所述部分107可以具有几微米的高度。所述部分107可具有与所述第二掺杂半导体区109相同的掺杂类型(例如，均为n型或均为p型)，但是具有与所述半导体衬底102的其余部分相反的掺杂类型(例如，所述部分107为n型，而所述半导体衬底102的其余部分为p型，或相反情况)。

在实施例中，所述半导体纳米晶体106可以具有与所述半导体衬底102不同的组成。即，所述半导体纳米晶体106不仅在掺杂方面与所述半导体衬底102不同。

这里，所述半导体纳米晶体106可以指直径在大约1nm和大约100nm之间的晶体。在实施例中，所述半导体纳米晶体106的直径可以为10纳米或更小。所述半导体纳米晶体106可以通过本领域技术人员已知的各种技术来合成。所述半导体纳米晶体106可以具有不同的形状和方向。

在实施例中，所述半导体纳米晶体106可以是碲化镉锌(CdZnTe)纳米晶体、碲化镉(CdTe)纳米晶体、硒化镉(CdSe)纳米晶体、硫化镉(CdS)纳米晶体或硫化铅(PbS)纳米晶体，或可以吸收入射到其上的辐射粒子并产生载流子的另一种合适的纳米晶体。所述半导体纳米晶体106可以具有足够的厚度，因此对于感兴趣的入射辐射粒子(例如，X射线光子)具有足够的吸收度(例如，＞80％或＞90％)。所述半导体纳米晶体106与所述半导体衬底102的所述部分107以及所述半导体衬底102的其余部分电接触。

当所述辐射撞击所述辐射吸收层110时，所述半导体纳米晶体106可以吸收入射在其上的辐射粒子，并通过若干机制产生一个或多个载流子。一个辐射粒子可以产生1到100000个载流子。所述载流子可以包括电子和空穴。在所述部分107和所述半导体衬底102的其余部分之间的电场下，所述载流子可以漂移到所述凹部104的侧壁104b和所述部分107。例如，所述空穴可以漂移到所述侧壁104b，并且所述电子可以漂移到所述部分107。

在实施例中，由所述第一掺杂半导体区108和所述第二掺杂半导体区109形成的p-n结可以在所述辐射检测器100操作期间处于反向偏置下。该反向偏压可以用于在所述部分107和所述半导体衬底102的其余部分之间建立电场。在所述反向偏置下的所述p-n结基本上阻止了流过所述p-n结的电流，但允许电流通过所述第二掺杂半导体区109在所述部分107和所述电子层120之间流动。

所述电子层120可以包括电子系统121，所述电子系统121被配置为处理在所述部分107上由所收集的所述载流子产生的电信号。所述电子系统121可以包括模拟电路诸如滤波器网络、放大器、积分器和比较器，或者数字电路诸如微处理器和存储器。所述电子系统121可以包括一个或多个ADC。所述电子系统121可以通过通孔131和所述第二掺杂半导体区109电连接到所述部分107。所述通孔之间的空间可以用填充材料130填充，这可以增加所述电子层120到所述辐射吸收层110的连接的机械稳定性。其他粘接技术也可以在不使用通孔的情况下将所述电子系统121连接到所述部分107或所述部分197。

图2B示意示出根据实施例的辐射检测器190的详细截面图。所述辐射检测器190具有电绝缘体层198、直接支撑在所述电绝缘体层198上的半导体层192以及在所述半导体层192中的通孔194。所述半导体层192的一部分197延伸到所述通孔194中并且被所述通孔194包围。所述辐射检测器190在所述通孔194中具有半导体纳米晶体196。所述辐射检测器190还在(例如，穿过)所述电绝缘体层198中具有电极199，并且与所述部分197电接触。所述半导体层192(包括所述部分197)、所述半导体纳米晶体196、所述电绝缘体层198和所述电极199可以在一个辐射吸收层191中。

所述半导体层192可以具有诸如硅、锗、GaAs或其组合的半导体材料。所述半导体层192可以是非本征半导体(即，掺杂有电子给体或电子受体)。

所述电绝缘体层198可以是氧化物、氮化物或氮氧化物，或其他合适的材料。

所述部分197可以是圆柱体形或棱柱形(例如，矩形棱柱形或三角棱柱形)。所述部分197可以具有等于、大于或短于所述通孔194高度的高度(即，在垂直于所述半导体层192的方向上的尺寸)。所述部分197可以具有几微米的高度。

在实施例中，所述半导体纳米晶体196可以具有与所述半导体层192不同的组成。即，所述半导体纳米晶体106不仅在掺杂方面与所述半导体层192不同。所述半导体纳米晶体196不是通过掺杂所述半导体层192而形成的。例如，如果所述半导体层192是掺杂硅，则所述半导体纳米晶体196不是掺杂硅或本征硅。

这里，所述半导体纳米晶体196可以指直径在大约1nm和大约100nm之间的晶体。在实施例中，所述半导体纳米晶体196的直径可以为10纳米或更小。所述半导体纳米晶体196可以通过本领域技术人员已知的各种技术来合成。所述半导体纳米晶体196可以具有不同的形状和方向。

在实施例中，所述半导体纳米晶体196可以是碲化镉锌(CdZnTe)纳米晶体、碲化镉(CdTe)纳米晶体、硒化镉(CdSe)纳米晶体、硫化镉(CdS)纳米晶体或硫化铅(PbS)纳米晶体，或可以吸收入射到其上的辐射粒子并产生载流子的另一种合适的纳米晶体。所述半导体纳米晶体196可以具有足够的厚度，因此对于感兴趣的入射辐射粒子(例如，X射线光子)具有足够的吸收度(例如，＞80％或＞90％)。所述半导体纳米晶体106与所述半导体衬底102的所述部分197以及所述半导体层192的其余部分电接触

所述电极199可以包括导电材料，诸如金属(例如，金、铜、铝、铂等)、或任何其他合适的导电材料(例如，掺杂的半导体)。所述电极199可以被嵌入所述电绝缘体层198中，或者可以延伸穿过所述电绝缘体层198的整个厚度。

当所述辐射撞击所述辐射吸收层191时，所述半导体纳米晶体196可以吸收入射在其上的辐射粒子，并通过若干机制产生一个或多个载流子。一个辐射粒子可以产生1到100000个载流子。所述载流子可以包括电子和空穴。在所述部分197和所述半导体层192的其余部分之间的电场下，所述载流子可以漂移到所述通孔194的侧壁194b和所述部分197。例如，所述空穴可以漂移到所述侧壁194b，并且所述电子可以漂移到所述部分197。

所述电子层120可以包括电子系统121，所述电子系统121被配置为处理在所述部分197上由所收集的所述载流子产生的电信号。所述电子系统121可以包括模拟电路诸如滤波器网络、放大器、积分器和比较器，或者数字电路诸如微处理器和存储器。所述电子系统121可以包括一个或多个ADC。所述电子系统121可以通过通孔131和所述电极199电连接到所述部分197。所述通孔之间的空间可以用填充材料130填充，这可以增加所述电子层120到所述辐射吸收层191的连接的机械稳定性。其他粘接技术也可以在不使用通孔的情况下将所述电子系统121连接到所述部分197。

图2A的所述凹部104和图2B的所述通孔194可以具有平截头体、棱柱形、棱锥形、长方体形、立方体形、圆柱体形或其他合适的形状。图2A的所述检测器100或图2B的所述辐射检测器190可以分别具有所述凹部104或所述通孔194的多个副本，其可以布置成诸如矩形阵列、蜂窝状阵列、六边形阵列或任何其他合适的阵列。

图2C-图2E示意示出具有所述凹部104或所述通孔194的副本的所述辐射检测器100或所述辐射检测器190的若干示例的俯视图，其具有各种形状和布置。所述副本之间的间隔(例如，相邻副本之间的最短距离)可以小于10μm、小于20μm或小于30μm。每个所述副本的表面积可以在1-10000μm²的范围内或任何其他合适的尺寸。

图3示意示出根据实施例的形成辐射吸收层200的过程。

根据实施例，在步骤1010中，在半导体衬底210中形成凹部204。所述半导体衬底210的一部分207延伸到所述凹部204中，并且所述部分207被所述凹部204包围。所述凹部204可以用作图2A中的所述凹部104。所述部分207可以用作图2A中的所述部分107。

根据实施例，在步骤1020中，在所述凹部204中形成半导体纳米晶体206。所述半导体纳米晶体206可以具有与所述半导体衬底210不同的组成。即，所述半导体纳米晶体206不仅与所述半导体衬底210在掺杂方面不同。所述半导体纳米晶体206可以用作图2A中所述辐射吸收层110的所述半导体纳米晶体106。有多种在所述凹部204中形成所述半导体纳米晶体206的方法。例如，胶体合成是制备半导体纳米晶体的一种方法。

根据实施例，在步骤1030中，在所述半导体衬底210中形成第一掺杂半导体区218。

根据实施例，在步骤1040中，在所述半导体衬底210中形成第二掺杂半导体区219。所述第一掺杂半导体区218和所述第二掺杂半导体区219形成将所述部分207与所述半导体衬底210的其余部分分隔开的p-n结。所述第一掺杂半导体区218可以包围所述第二掺杂半导体区219。所述第二掺杂半导体区219可以与所述部分207电接触。

在实施例中，所述第二掺杂半导体区219可以通过掺杂所述第一掺杂半导体区218的一部分来形成。所述第一掺杂半导体区218可以通过在所述半导体衬底210中掺杂p型或n型掺杂剂来形成。所述第一掺杂半导体区218可以从所述半导体衬底210的表面210a延伸到所述凹部204和所述半导体衬底210之间的界面206a。所述第二掺杂半导体区219可以与所述第一掺杂半导体区218共延。可以通过在所述半导体衬底210中掺杂p型或n型掺杂剂来形成掺杂半导体区219，并且所使用的所述掺杂剂与用于形成所述第一掺杂半导体区218的所述掺杂剂相反。例如，如果所述第一掺杂半导体区218通过用p型掺杂剂掺杂所述半导体衬底210来形成，则所述第二掺杂半导体区219通过用n型掺杂剂掺杂所述半导体衬底210来形成，反之亦然。

如图4的步骤1011-步骤1014所示，在实施例中，形成所述凹部204可以包括在所述半导体衬底210上形成掩模203，并且蚀刻所述半导体衬底210上未被所述掩模203覆盖的区域。所述掩模203可以在所述半导体衬底210的表面210b上形成，并且所述半导体衬底210可以包括诸如硅、锗、GaAs或其组合的半导体材料。如步骤1013a或步骤1013b所示，所述掩模203可以用作用于形成所述凹部204的蚀刻掩模。所述掩模203可以包括诸如二氧化硅、氮化硅或金属(例如，铝、铬)的材料。可以根据所述凹部204的深度和蚀刻选择性(即，所述掩模203和所述半导体衬底210的蚀刻速率的比率)来确定所述掩模203的厚度。在实施例中，所述掩模203可以具有几微米的厚度。可以通过各种技术将所述掩模203在所述表面210a上形成，诸如物理气相沉积、化学气相沉积、旋涂、溅射或任何其他合适的工艺。

在步骤1012中，如截面图所示，所述掩模203被图案化以具有在其中暴露出所述半导体衬底210的开口。所述开口的形状和位置对应于在步骤1013a或步骤1013b中形成的所述凹部204和其他凹部的覆盖区的形状和位置。如果所述开口具有正方形形状(如在步骤1012中的俯视图中所示)并且被布置成矩形阵列，则所述凹部204和其他凹部的覆盖面积也具有正方形形状并且被布置成矩形阵列。在所述掩模203上的图案的形成可以涉及光刻工艺或任何其他合适的工艺。例如，可以首先将抗蚀剂层沉积(例如，通过旋涂)在所述掩模203的表面上，然后进行光刻以形成开口。所述光刻的分辨率受到所用辐射波长的限制。使用波长约为248nm和193nm的深紫外(DUV)光的光刻工具，可将最小特征尺寸减小到约50nm。电子束光刻工具使用1keV至50keV的电子能量，可将最小特征尺寸减小至几纳米。在步骤1013a或步骤1013b中，可以通过将未被所述掩模203覆盖的所述半导体衬底210的部分蚀刻至期望的深度，以在所述半导体衬底210的所述表面210b中形成所述凹部204和其他凹部。所述部分207的高度可以低于或等于所述凹部204的深度。所述凹部204可以具有平截头体、棱柱形、棱锥形、长方体形、立方体形或圆柱体形的形状。在步骤1013a的示例中，所述凹部204和其他凹部具有棱锥形；在步骤1013b的示例中，所述凹部204和其他凹部具有长方体形。所述凹部204可具有光滑的表面。

在实施例中，可以通过湿法蚀刻、干法蚀刻或其组合来执行对所述半导体衬底210的所述部分的蚀刻。湿法蚀刻是一种使用液相蚀刻剂的蚀刻工艺。可以将所述半导体衬底210浸入蚀刻剂液中，并且未被所述掩模保护的区域可以被去除。所述凹部204和其他凹部的尺寸和形状不仅可以由所述掩模203的开口的尺寸和形状来定义，而且可以由所述半导体衬底210的材料、所使用的液体化学药品或蚀刻剂、蚀刻速率和持续时间等来定义。在实施例中，所述半导体衬底210可以是硅衬底，并且所述凹部204和其他凹部可以通过使用诸如氢氧化钾(KOH)、乙二胺邻苯二酚(EDP)、四甲基氢氧化铵(TMAH)等蚀刻剂的各向异性湿法蚀刻来形成。在各向异性湿法蚀刻硅衬底期间，液体蚀刻剂可以根据暴露于蚀刻剂的硅晶面以不同的速率蚀刻所述硅衬底，从而可以形成具有不同形状和尺寸的所述凹部204和其他凹部。在步骤1013a的示例中，当所述表面210a是硅晶体平面(100)时，使用诸如KOH的湿法蚀刻剂可以形成具有平坦且成角度的蚀刻壁的棱锥形凹部204。在步骤1013b的示例中，当所述表面210a是硅晶体平面(110)时，使用诸如KOH的湿法蚀刻剂则可以形成长方体形的凹部204。

根据实施例，在步骤1014中，可以在形成所述凹部204和其他凹部之后通过湿法蚀刻、化学机械抛光或一些其他合适的技术去除所述掩模203。

图5示意示出根据实施例的形成辐射吸收层400的过程。

在步骤2010中，在半导体层410中形成通孔404，所述半导体层410直接支撑在电绝缘体层402上。所述半导体层410的一部分407保留在所述通孔404中并被所述通孔404包围。由于所述通孔404可以延伸穿过所述半导体层410的整个厚度，因此在步骤2010结束时，所述部分407和所述半导体层410的其余部分被电隔离。所述电绝缘体层402可以用作在图2B中的所述电绝缘体层198。所述通孔404可以用作在图2B中的所述通孔194。所述部分407可以用作在图2B中的所述部分197。

根据实施例，在步骤2020中，在所述通孔404中形成半导体纳米晶体406。所述半导体纳米晶体406具有与所述半导体层410不同的组成。所述半导体纳米晶体406可以用作图2B中的所述半导体纳米晶体196。有多种在所述通孔404中形成所述半导体纳米晶体406的方法。例如，胶体合成是在工业中制备半导体纳米晶体的一种方法。

根据实施例，在步骤2030中，形成穿过所述电绝缘体层402的开口409，使得所述部分407暴露在所述开口409中。

根据实施例，在步骤2040中，在所述开口409中形成电极419。所述电极419与所述部分407电接触。所述电极419可用作在图2B中的所述电极199。

在实施例中，如图6的步骤2011-步骤2014所示，所述在所述半导体层410中形成通孔404，可包括在所述半导体衬底210上形成掩模403，以及蚀刻未被所述掩模403覆盖的所述半导体层410的区域。所述掩模403可形成形成在所述半导体层410的表面410b上，并且所述半导体层410可以包括诸如硅、锗、GaAs或其组合的半导体材料。如步骤2013a或步骤2013b所示，所述掩模403可以用作蚀刻掩模，以形成所述通孔404和其他通孔。所述掩模403可以包括诸如二氧化硅、氮化硅、碳或金属(例如，铝、铬)的材料。可以根据所述通孔404和其他通孔的深度以及蚀刻选择性(即，所述掩模403和所述半导体层410的蚀刻速率之比)来确定所述掩模403的厚度。在实施例中，所述掩模403可以具有几微米的厚度。可以通过各种技术将所述掩模403形成在所述表面410b上，诸如物理气相沉积、化学气相沉积、旋涂、溅射或任何其他合适的工艺。

在步骤2012中，如截面图所示，所述掩模403被图案化以具有在其中暴露出所述半导体层410的开口。所述开口的形状和位置对应于在步骤2013a或步骤2013b中形成的所述通孔404和其他凹部的覆盖区的形状和位置。如果所述开口具有正方形形状(如在步骤2012中的俯视图中所示)并且被布置成矩形阵列，则所述通孔404和其他通孔的覆盖面积也具有正方形形状并且被布置成矩形阵列。在所述掩模403上的图案的形成可以涉及光刻工艺或任何其他合适的工艺。例如，可以首先将抗蚀剂层沉积(例如，通过旋涂)在所述掩模403的表面上，然后进行光刻以形成开口。所述光刻的分辨率受到所用辐射波长的限制。使用波长约为248nm和193nm的深紫外(DUV)光的光刻工具，可将最小特征尺寸减小到约50nm。电子束光刻工具使用1keV至50keV的电子能量，可将最小特征尺寸减小至几纳米。

在步骤2013a或步骤2013b中，可以通过将所述半导体层410的未被所述掩模403覆盖的部分蚀刻到期望的深度，以在半导体层410的表面410b中形成所述通孔404和其他通孔。所述部分407的高度可以低于或等于所述通孔404的深度。所述通孔404可以具有平截头体、棱柱形、棱锥形、长方体形、立方体形或圆柱体形的形状。在步骤2013a的示例中，所述通孔404具有棱锥形；在步骤2013b的示例中，所述通孔404具有长方体形。所述通孔404可具有光滑的表面。

在实施例中，可以通过湿法蚀刻、干法蚀刻或其组合来执行对所述半导体层410的所述部分的蚀刻。湿法蚀刻是一种使用液相蚀刻剂的蚀刻工艺。可以将所述半导体层410浸入蚀刻剂液中，并且未被所述掩模保护的区域可以被去除。所述通孔404的尺寸和形状不仅可以由所述掩模403的开口的尺寸和形状来定义，而且可以由所述半导体层410的材料、所使用的液体化学药品或蚀刻剂、蚀刻速率和持续时间等来定义。所述半导体层410可以是硅衬底，并且所述通孔404可以通过使用诸如氢氧化钾(KOH)、乙二胺邻苯二酚(EDP)、四甲基氢氧化铵(TMAH)等蚀刻剂的各向异性湿法蚀刻来形成。在各向异性湿法蚀刻硅衬底期间，液体蚀刻剂可以根据暴露于蚀刻剂的硅晶面以不同的速率蚀刻所述硅衬底，从而可以形成具有不同形状和尺寸的所述通孔404和其他通孔。在步骤2013a的示例中，当所述表面410b是硅晶体平面(100)时，使用诸如KOH的湿法蚀刻剂可以形成具有平坦且成角度的蚀刻壁的棱锥形通孔404。在步骤1013b的示例中，当所述表面410b是硅晶体平面(110)时，使用诸如KOH的湿法蚀刻剂则可以形成长方体形的通孔404。

根据实施例，在步骤2014中，可以在形成所述通孔404之后通过湿法蚀刻、化学机械抛光或一些其他合适的技术去除所述掩模403。

图7A示意示出如图2A所示的将所述半导体衬底102粘接到所述电子层120的过程。所述电子层120可以包括电子系统，该电子系统电连接到所述第二掺杂半导体区109并且被配置为处理在所述辐射吸收层110中产生的电信号。如图所示的所述第二掺杂半导体区109可以通过诸如直接粘接或倒装芯片粘接的适当技术粘接到每个所述通孔131。

图7B示意示出如图2B所示的将所述电绝缘体层198粘接到所述电子层120的过程。所述电子层120可以包括电子系统121，该电子系统121电连接到所述电极199并且被配置为处理在所述辐射吸收层191中产生的电信号。如图所示的所述电极199可以通过诸如直接粘接或倒装芯片粘接的适当技术粘接到每个所述通孔131。

直接粘接是没有任何附加中间层(例如，焊料凸块)的晶片粘接工艺。粘接过程基于两个表面之间的化学键。直接粘接可以在高温下进行，但不是必须如此。

倒装芯片粘接使用沉积在接触垫(例如，所述第二掺杂半导体区109或所述电极199或所述通孔131的接触表面)上的焊料凸块132。所述辐射吸收层110或191或电子层120被翻转，并且所述第二掺杂半导体区109或所述电极199与所述通孔131对齐。所述焊料凸块132可以被熔化以将所述第二掺杂半导体区109或所述电极199与所述通孔131焊接在一起。所述焊料凸块132之间的任何空隙空间可以被绝缘材料填充。

根据实施例，图8A和图8B各自示出所述电子系统121的组件图。所述电子系统121可以包括第一电压比较器301、第二电压比较器302、计数器320、开关305、电压表306和控制器310。

所述第一电压比较器301被配置为将电极(例如，在所述半导体纳米晶体106上的所述第二掺杂半导体区109或在所述半导体纳米晶体106上的所述电极199)的电压与第一阈值进行比较。所述第一电压比较器301可被配置为直接监控所述电压或通过对一段时间内流过所述电极的电流进行积分来计算所述电压。所述第一电压比较器301可由所述控制器310可控地启动或停用。所述第一电压比较器301可以是连续比较器。即，所述第一电压比较器301可被配置为连续地被启动并连续地监控所述电压。被配置为连续比较器的所述第一电压比较器301降低了所述系统121错过由入射辐射粒子产生的信号的机会。被配置为连续比较器的第一电压比较器301在入射辐射强度相对较高时尤其合适。第一电压比较器301可以是钟控比较器，其好处是具有较低功耗。被配置为钟控比较器的所述第一电压比较器301可使所述系统121错过由一些入射辐射粒子产生的信号。当入射辐射强度低时，错过入射辐射粒子的机会低，因为两个连续辐射粒子之间的时间间隔相对较长。因此，当入射辐射强度相对较低时，配置为钟控比较器的所述第一电压比较器301尤其合适。所述第一阈值可以是在所述半导体纳米晶体106或196上产生的一个入射辐射粒子最大电压的5-10％、10-20％、20-30％、30-40％或40-50％。所述最大电压可取决于入射辐射粒子的能量(即入射辐射的波长)、所述辐射吸收层110或191的材料及其他因素。例如，所述第一阈值可以是50mV、100mV、150mV或200mV。

所述第二电压比较器302被配置为将所述电压与第二阈值进行比较。所述第二电压比较器302可被配置为直接监控所述电压或通过对一段时间内流过所述电极的电流进行积分来计算所述电压。所述第二电压比较器302可以是连续比较器。所述第二电压比较器302可由所述控制器310可控地启动或停用。在所述第二电压比较器302被停用时，所述第二电压比较器302的功耗可以是所述第二电压比较器302启动时功耗的不到1％、不到5％、不到10％或不到20％。所述第二阈值的绝对值大于所述第一阈值的绝对值。如本文所使用的术语实数x的“绝对值”或“模数”|x|是x的非负值而不考虑它的符号。即，所述第二阈值可以是所述第一阈值的200％-300％。所述第二阈值至少是所述半导体纳米晶体106或196上产生的一个入射辐射粒子最大电压的50％。例如，所述第二阈值可以是100mV、150mV、200mV、250mV或300mV。所述第二电压比较器302和所述第一电压比较器301可以是相同组件。即，所述系统121可具有一个电压比较器，该电压比较器可在不同时间将电压与两个不同的阈值进行比较。

所述第一电压比较器301或所述第二电压比较器302可包括一个或多个运算放大器或任何其他合适的电路。所述第一电压比较器301或所述第二电压比较器302可具有高速度以允许所述系统121在高的入射辐射的高通量下操作。然而，具有高速度通常以功耗为代价。

所述计数器320被配置为记录到达所述半导体纳米晶体106或196上的多个辐射粒子。所述计数器320可以是软件组件(例如，存储在计算机存储器中的数字)或硬件组件(例如，4017IC和7490IC)。

所述控制器310可以是硬件组件比如微控制器和微处理器等。所述控制器310被配置为从所述第一电压比较器301确定所述电压的绝对值等于或超过所述第一阈值的绝对值(例如，所述电压的绝对值从所述第一阈值的绝对值以下增加到等于或超过所述第一阈值的绝对值)时启动时间延迟。在这里使用绝对值是因为电压可以是负的或正的，这取决于是使用二极管的的阴极还是阳极的电压或使用哪个电触点。所述控制器310可被配置为在所述第一电压比较器301确定所述电压的绝对值等于或超过所述第一阈值的绝对值之前，保持停用所述第二电压比较器302、所述计数器320、以及所述第一电压比较器301的操作中不需要的任何其他电路。在所述电压变得稳定(即，所述电压的变化率大致为零)之前或之后，所述时间延迟可以期满。短语“变化率大致为零”意指所述电压的时间变化率小于0.1％/ns。短语“变化率大致为非零”意指所述电压的时间变化率至少为0.1％/ns。

所述控制器310可被配置为在所述时间延迟期间(包括开始和期满)启动所述第二电压比较器。在实施例中，所述控制器310被配置为在所述时间延迟开始时启动所述第二电压比较器。术语“启动”意指使组件进入操作状态(例如，通过发送诸如电压脉冲或逻辑电平等信号，通过提供电力等)。术语“停用”意指使组件进入非操作状态(例如，通过发送诸如电压脉冲或逻辑电平等信号，通过切断电力等)。所述操作状态可具有比所述非操作状态更高的功耗(例如，高10倍、高100倍、高1000倍)。所述控制器310本身可被停用直到所述第一电压比较器301的输出在所述电压绝对值等于或超过所述第一阈值绝对值而启动所述控制器310时。

如果在所述时间延迟期间，所述第二电压比较器302确定所述电压的绝对值等于或超过所述第二阈值的绝对值，则可将所述控制器310被配置为使所述计数器320记录的数目增加一。

所述控制器310可被配置为使所述电压表306在所述时间延迟期满时测量所述电压。所述控制器310可被配置为使所述电极连接到电接地，以复位所述电压并使所述电极上累积的任何载流子放电。在实施例中，所述电极在所述时间延迟期满后连接到电接地。在实施例中，所述电极连接到电接地并持续有限的复位时段。所述控制器310可通过控制所述开关305而使所述电极连接到所述电接地。所述开关可以是诸如场效应晶体管(FET)的晶体管。

在实施例中，所述系统121没有模拟滤波器网络(例如，RC网络)。在实施例中，所述系统121没有模拟电路。

所述电压表306可将其测量的电压以模拟或数字信号馈送给所述控制器310。

所述系统121可包括电连接到所述电极的电容器模块309，其中所述电容器模块被配置为从所述电极收集载流子。所述电容器模块可在放大器的反馈路径中包括电容器。如此配置的放大器称为电容跨阻放大器(CTIA)。CTIA通过防止所述放大器饱和而具有高的动态范围，并且通过限制信号路径中的带宽来提高信噪比。来自所述电极的载流子在一段时间(“积分期”)(例如，如图7所示，在时间t₀和时间t₁之间，或在时间t₁和时间t₂之间)内累积在所述电容器上。在所述积分期期满后，所述电容器电压被采样，然后通过复位开关进行复位。所述电容器模块可包括直接连接到所述电极的电容器。

图9示意示出流过所述电极的，由入射在所述半导体纳米晶体106或196上的辐射粒子产生的载流子所引起的所述电流的时间变化(上曲线)和所述电极的电压的相应时间变化(下曲线)。所述电压可以是电流相对于时间的积分。在时间t₀，所述辐射粒子撞击所述半导体纳米晶体106或196，载流子开始在所述半导体纳米晶体106或196上产生，电流开始流过所述所述半导体纳米晶体106或196的电极，并且所述电极或电极的电压的绝对值开始增加。在时间t₁，所述第一电压比较器301确定所述电压的绝对值等于或超过所述第一阈值V1的绝对值，所述控制器310启动时间延迟TD1并且所述控制器310可在所述TD1开始时停用所述第一电压比较器301。如果所述控制器310在时间t₁之前被停用，则在时间t₁启动所述控制器310。在所述TD1期间，所述控制器310启动所述第二电压比较器302。如这里使用的术语在时间延迟“期间”意指开始和期满(即，结束)和中间的任何时间。例如，所述控制器310可在所述TD1期满时启动所述第二电压比较器302。如果在所述TD1期间，所述第二电压比较器302确定在时间t₂所述电压的绝对值等于或超过所述第二阈值的绝对值，则所述控制器310使所述计数器320记录的数目增加一。在时间t_e，所述辐射粒子产生的所有载流子漂移出所述辐射吸收层110。在时间t_s，所述时间延迟TD1期满。在图11的示例中，时间t_s在时间t_e之后；即TD1在所述辐射粒子产生的所有载流子漂移出所述辐射吸收层110之后期满。在时间t_s电压的变化率因此大致为零。所述控制器310可被配置为在TD1期满时或在时间t₂，或二者中间的任何时间停用所述第二电压比较器302。

所述控制器310可被配置为使所述电压表306在所述时间延迟TD1期满时测量所述电压。在实施例中，所述控制器310使所述电压表306在时间延迟TD1期满而所述电压的变化率变为大致为零后测量所述电压。此时的所述电压与由辐射粒子产生的载流子数量成正比，所述载流子数量与所述辐射粒子的能量有关。所述控制器310可被配置为基于所述电压表306测量的电压来确定所述辐射粒子的所述能量。确定所述能量的一种方法是通过将电压装仓。所述计数器320可具有用于每个仓的子计数器。当所述控制器310确定所述辐射粒子的能量落入一个仓中时，所述控制器310可使该仓的子计数器中记录的数目增加一。因此，所述系统121能够检测辐射图像并能够解析出每个辐射粒子的辐射能量。

在TD1期满后，所述控制器310使所述电极连接到电接地并持续一个复位时段RST，以允许所述电极上累积的载流子流到地面并复位所述电压。在RST之后，所述系统121已准备好检测另一个入射辐射粒子。隐含地，在图11的示例中，所述系统121可处理的入射辐射粒子的速率受限于1/(TD1+RST)。如果所述第一电压比较器301已被停用，所述控制器310可在RST期满之前的任何时间启动它。如果所述控制器310已被停用，则它可在RST期满之前被启动。

尽管本文已经公开了各个方面和实施例，但是其他方面和实施例对于本领域技术人员而言将是显而易见的。本文公开的各个方面和实施例是为了说明的目的而不是限制性的，其真正的范围和精神应该以本文中的权利要求书为准。