阅读说明：本技术 制造半导体器件的方法、写入mram单元的方法和电路 (Method of manufacturing semiconductor device, method of writing MRAM cell, and circuit ) 是由 应继锋 王仲盛 侯敦晖 于 2019-08-16 设计创作，主要内容包括：一种写入磁性随机存取存储器单元的方法包括：将交流信号施加到具有第一磁取向的磁性随机存取存储器单元,以及将直流脉冲施加到磁性随机存取存储器单元以将磁性随机存取存储器单元的磁取向从第一磁取向改变为第二磁取向。第一磁取向和第二磁取向不同。本发明的实施例还涉及制造半导体器件的方法、写入MRAM单元的电路。(A method of writing a magnetic random access memory cell comprising: the method includes applying an alternating current signal to a magnetic random access memory cell having a first magnetic orientation, and applying a direct current pulse to the magnetic random access memory cell to change the magnetic orientation of the magnetic random access memory cell from the first magnetic orientation to a second magnetic orientation. The first magnetic orientation and the second magnetic orientation are different. Embodiments of the invention also relate to a method of manufacturing a semiconductor device, a circuit for writing MRAM-cells.)

制造半导体器件的方法、写入MRAM单元的方法和电路

技术领域

本发明的实施例涉及制造半导体器件的方法、写入MRAM单元的方法和电路。

背景技术

磁性随机存取存储器(MRAM)提供与易失性静态随机存取存储器(SRAM)相当的性能以及与易失性动态随机存取存储器(DRAM)相当的密度和更低的功耗。与非易失性存储器(NVM)闪存相比，MRAM提供更快的访问时间并且随着时间的推移具有最小的退化，而闪存只能被重新写入有限次数。MRAM单元由磁隧道结(MTJ)形成，该磁隧道结包括由薄绝缘阻挡件分隔开的两个铁磁层，并且通过穿过绝缘阻挡件在两个铁磁层之间隧穿电子来操作。

发明内容

本发明的实施例提供了一种写入磁性随机存取存储器单元的方法，包括：将交流信号施加到具有第一磁取向的所述磁性随机存取存储器单元；以及将直流脉冲施加到所述磁性随机存取存储器单元以将所述磁性随机存取存储器单元的磁取向从所述第一磁取向改变为第二磁取向，其中，所述第一磁取向和所述第二磁取向不同。

本发明的另一实施例提供了一种制造半导体器件的方法，包括：形成磁性随机存取存储器器件；以及测试所述磁性随机存取存储器器件以确定要施加到所述磁性随机存取存储器器件的最佳交流信号，其中，所述测试包括：将交流信号施加到具有第一磁取向的所述磁性随机存取存储器器件的磁性随机存取存储器单元；将直流脉冲施加到所述磁性随机存取存储器单元；和将读取电流施加到所述磁性随机存取存储器单元以确定所述磁性随机存取存储器单元的磁取向是否响应于施加所述交流信号和所述直流脉冲而改变。

本发明的又一实施例提供了一种用于写入磁性随机存取存储器单元的电路，包括：驱动器，配置为将直流脉冲施加到所述随机存取存储器单元；以及交流电源，配置为将交流信号施加到所述随机存取存储器单元。

附图说明

图1A是根据本发明的实施例的MTJ MRAM单元的示意图。图1B是根据本发明的实施例的MTJ膜堆叠件的示意性截面图。

图2A、图2B和图2C示出了根据本发明的实施例的MTJ膜堆叠件的磁层的示意性截面图。

图3A和图3B示出了根据本发明的实施例的MTJ单元的存储器操作。图3C和图3D示出了根据本发明的另一实施例的MTJ单元的存储器操作。

图4示出了MRAM阵列。

图5是示出根据本发明的实施例的写入至MRAM单元的方法的流程图。

图6示出了根据本发明的实施例的交流电流在直流脉冲上的叠加。

图7A示出了根据实施例的MRAM单元，并且图7B示出了根据本发明的实施例的用于通过MRAM阵列的位线施加交流电和直流电的电路。

图8A示出了根据实施例的MRAM单元，并且图8B示出了根据本发明的实施例的用于通过MRAM阵列的字线施加交流电和直流电的电路。

图9A示出了根据实施例的MRAM单元，并且图9B示出了根据本发明的实施例的用于通过MRAM阵列的源极线施加交流电和直流电的电路。

图10A示出了根据本发明的实施例的扫描施加到MRAM器件的交流电的频率。图10B示出了根据本发明的实施例的扫描施加到MRAM器件的电压。

图11是示出根据本发明的实施例的写入至MRAM单元的方法的流程图。

图12是示出根据本发明的实施例的写入至MRAM单元的方法的流程图。

图13A示出了根据本发明的实施例的将交流电施加到MRAM单元的字线和源极线的效果。图13B示出了根据本发明的实施例的改变单个MRAM单元的磁取向。

具体实施方式

应该理解，以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或示例。下面描述了组件和布置的具体实施例或示例以简化本发明。当然这些仅是示例而不旨在限制。例如，元件的尺寸不限于公开的范围或值，而是可以取决于工艺条件和/或器件的期望性质。此外，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。为了简单和清楚，各个部件可以以不同比例任意地绘制。在附图中，为了简单，可以省略一些层/部件。

此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。另外，术语“由...制成”可以表示“包括”或“由......组成”。此外，在以下制造工艺中，在所描述的操作中/之间可以存在一个或多个附加操作，并且操作的顺序可以改变。在本发明中，除非另有说明，否则短语“A、B和C之一”表示“A、B和/或C”(A、B、C、A和B、A和C、B和C、或A、B和C)，并不意味着来自A的一个元件、来自B的一个元件和来自C的一个元件。

MRAM单元包括包含磁层的多个层的膜堆叠件。在一些MRAM器件中，取决于磁性设计，可能需要在磁层之间***一个或多个非磁性间隔件层以优化磁相互作用。在一些实施例中，可以将一个或多个扩散阻挡层***膜堆叠件中以使不利扩散现象最小化。此外，在MTJ MRAM单元中，除隧道阻挡层之外，膜堆叠件内的每个层需要是导电的以最大化读取/写入窗口。

在一些实施例中，适当地选择用于晶种层、间隔件层和/或扩散阻挡层的材料以提供期望的特定晶体结构和取向，并且不破坏功能层的磁相互作用。此外，晶种层、间隔件层和扩散阻挡层应该是光滑的、取向特定的(非晶)、导电和非磁性的。

MTJ MRAM单元的磁隧穿功能取决于特定的晶体结构和MTJ膜的取向。为了在MTJ膜中具有所需的晶体结构和取向，整个膜堆叠件需要在光滑的、非晶的、导电的、非磁性的晶种层上生长。在各种材料中，钽(Ta)是最广泛用作晶种层的，钽可以容易地生长为光滑的非晶层。此外，在MTJ膜中经常使用诸如钼(Mo)的非磁性间隔件层。除了钽(Ta)和钼(Mo)之外，钴(Co)、铂(Pt)、铱(Ir)和/或镍(Ni)可以用作晶种层或间隔件层。

晶体磁层从MgO层的晶格生长，或晶体磁层使用晶格作为生长模板。

图1A是根据本发明的实施例的MTJ MRAM单元的示意图。MTJ膜堆叠件100设置在半导体器件的下金属层Mx和上金属层My之间。金属层Mx和My用于将一个元件连接到在衬底之上的不同层级处形成的半导体器件中的另一个元件。此外，下金属层Mx耦合到开关器件SW，开关器件SW可以由MOS FET形成，包括但不限于平面MOS FET、鳍式FET、全环栅(GAA)FET或任何其他开关器件。开关器件的控制端子(例如，FET的栅极端子)耦合到字线。在一些实施例中，开关器件SW的一个端子耦合到下金属层Mx，并且另一个端子耦合到源极线，源极线是固定电位(例如，接地)。上金属层My耦合到位线。在一些实施例中，开关器件SW设置在上金属层My和位线之间。

MTJ膜叠堆100包括耦合到下金属层Mx的第一电极层110和耦合到上金属层My的第二电极层155。如图1B所示，MTJ功能层101设置在第一电极层110和第二电极层155之间。

MTJ功能层101包括第二钉扎磁层130、自由磁层140和由非磁性材料制成并且设置在第二钉扎磁层130和自由磁层140之间的隧道阻挡层135。自由磁层140和第二钉扎磁层130包括分别可以磁性取向的一种或多种铁磁材料。自由磁层140配置为使得可以通过暴露于外部磁场来改变或旋转磁取向。第二钉扎磁层130配置为使得磁取向固定并且不响应典型的磁场。在一些实施例中，自由磁层140的厚度在约0.8nm至约1.5nm的范围内。在一些实施例中，第二钉扎层130的厚度在约0.8nm至约2.0nm的范围内。

隧道阻挡层135包括相对薄的氧化物层，该氧化物层能够以低电位将自由磁层140与第二钉扎磁层130电隔离，并且能够通过在较高电位处隧穿的电子传导电流。在一些实施例中，隧道阻挡层135由厚度在约0.5nm至约1.2nm的范围内的氧化镁(MgO)制成。

在一些实施例中，如图1B所示，MTJ功能层101还包括反铁磁层125。反铁磁层125用于固定第二钉扎磁层130的磁取向。反铁磁层125包括钌(Ru)或任何其它合适的反铁磁材料。在一些实施例中，反铁磁层125的厚度在约0.4nm至约1.0nm的范围内。

如图1B所示，MTJ功能层101还包括第一钉扎磁层120，第一钉扎磁层120包括一种或多种磁性材料。

第二钉扎磁层130包括多层磁性材料。在一些实施例中，如图2A所示，第二钉扎磁层130包括四层1301、1302、1303和1304，其中层1304与隧道阻挡层135接触，并且层1301与反铁磁层125接触。在一些实施例中，层1301(最底层)包括Co层。在一些实施例中，钴层的厚度在约0.4nm至约0.6nm的范围内。在一些实施例中，层1302包括钴(Co)和铂(Pt)的多层结构。钴层的厚度在约0.3nm至约0.6nm的范围内，并且铂层的厚度在约0.2nm至约0.5nm的范围内。钴层的厚度可以与铂层相同或大于铂层的厚度。在一些实施例中，钴层和铂层交替堆叠，使得层1302的总厚度在约2.0nm至约5.0nm的范围内。在某些实施例中，层1301是钴层，并且层1302是如上所述的钴层和铂层的多层。在本发明中，“元素”层通常表示“元素”的原子百分比含量大于99％。

层1303是间隔件层。在一些实施例中，间隔件层包括Ta、Mo、Co、Pt、Ir和/或Ni。在一些实施例中，间隔件层1303的厚度在约0.2nm至约0.5nm的范围内。层1304是钴铁硼(CoFeB)层、钴/钯(CoPd)层和/或钴铁(CoFe)层。在一些实施例中，层1304的厚度在约0.8nm至约1.5nm的范围内。

第一钉扎磁层120包括多层磁性材料。在一些实施例中，如图2B所示，第一钉扎磁层120包括两层1201和1202，其中层1202与反铁磁层125接触。在一些实施例中，层1201包括钴(Co)和铂(Pt)的多层结构。在一些实施例中，钴层的厚度在约0.3nm至约0.6nm的范围内，并且铂层的厚度在约0.2nm至约0.5nm的范围内。钴层的厚度可以与铂层相同或大于铂层的厚度。在一些实施例中，钴层和铂层交替堆叠，使得层1201的总厚度在约5.0nm至约10.0nm的范围内。在一些实施例中，层1202包括厚度在约0.4nm至约0.6nm范围内的钴层。

在一些实施例中，自由磁层140包括厚度在约1.0nm至约2.0nm的范围内的钴铁硼(CoFeB)层、钴/钯(CoPd)层和/或钴铁(CoFe)层。在其他实施例中，自由磁层140包括多层磁性材料。在一些实施例中，如图2C所示，自由磁层140包括三层1401、1402和1403，其中层1401与隧道阻挡层135接触。在一些实施例中，层1401和1403是厚度在约1.0nm至约2.0nm的范围内的钴铁硼(CoFeB)层、钴/钯(CoPd)层和/或钴铁(CoFe)层。层1402是间隔件层。在一些实施例中，间隔件层包括Ta、Mo、Co、Pt、Ir和/或Ni。在一些实施例中，间隔件层1402的厚度在约0.2nm至约0.6nm的范围内。

在一些实施例中，如图1B所示，MTJ功能层101还包括形成在第一电极层110上的晶种层115、形成在自由磁层140上的覆盖层145以及形成在覆盖层145上的扩散阻挡层150。在一些实施例中，覆盖层145由介电材料制成，诸如氧化镁或氧化铝，并且具有约0.5nm至约1.5nm的厚度。第一电极层110由导电材料(诸如金属)制成，以减小第一钉扎磁层120的电阻，尤其是用于编程。第二电极层155也由导电材料(诸如金属)制成，以降低读取期间的电阻率。

在一些实施例中，晶种层115包括Pt层和/或Pt层和Ta层。晶种层115用于第一钉扎磁层120的生长，并且通常具有光滑的表面形貌、高导电性，并且基本上不会扩散到钉扎磁层120中。在一些实施例中，晶种层115的厚度在约0.5nm至约20nm的范围内，并且在其他实施例中，在约1.0nm至约10nm的范围内。在一些实施例中，晶种层115是非晶的。

在一些实施例中，扩散阻挡层150包括钽层和/或铱和钽的二元合金层。用于MTJ膜堆叠件的扩散阻挡层通常具有超光滑的表面形貌、高导电性，并且基本上有效地减轻扩散问题。此外，扩散阻挡层还应该耐受低水平的氧化而没有显著的导电性降低。在一些实施例中，扩散阻挡层150的厚度在约0.1nm至约10nm的范围内，并且在其他实施例中，在约0.5nm至约5.0nm的范围内。

在一些实施例中，间隔件层1303和/或间隔件层1402包括铱层和/或铱和钽的二元合金层。通常要求用于MTJ膜堆叠件的间隔件层具有超光滑的表面形貌和高导电性，并且基本上没有扩散问题。此外，间隔件层还应该耐受低水平的氧化而不会显著降低其导电性。在一些实施例中，间隔件层1303和/或1402的厚度在约0.1nm至约10nm的范围内，并且在其他实施例中在约0.5nm至约5.0nm的范围内。

在一些实施例中，第一电极层110形成在由例如Cu、Al、W、Co、Ni和/或它们的合金制成的下金属层Mx上；并且上金属层My由例如Cu、Al、W、Co、Ni和/或它们的合金制成，并且形成在第二电极层155上。

钉扎磁层、自由磁层、反铁磁层和间隔件/阻挡层可以通过CVD、PVD或ALD或任何其他合适的膜沉积方法形成。隧道阻挡层也可以通过CVD、PVD或ALD或任何其他合适的膜沉积方法形成。第一和第二电极层也可以通过CVD、PVD、ALD或电镀或任何其它合适的膜沉积方法形成。

在一些实施例中，第一电极层110形成在已经图案化的下金属层Mx上，晶种层115形成在第一电极层110上，第一钉扎磁层120形成在晶种层115上，反铁磁层125形成在第一钉扎磁层120上，第二钉扎磁层130形成在反铁磁层125上，隧道阻挡层135形成在第二钉扎磁层130上，自由磁层140形成在隧道阻挡层135上，覆盖层145形成在自由磁层140上，扩散阻挡层150形成在覆盖层145上，并且第二电极层155形成在扩散阻挡层150上。执行一个或多个光刻和蚀刻操作以将堆叠层图案化为每个存储器单元的MTJ膜堆叠件。在其他实施例中，在介电层中形成用于存储器单元的沟槽，并且在沟槽中形成MTJ膜。

在一些实施例中，在设置在衬底上方的介电材料上方形成MRAM单元。在一些实施例中，衬底包括硅(Si)和/或氧化硅或其他合适的半导体材料。晶体管、驱动电路、逻辑电路或任何其他电子器件由半导体材料形成并且与MRAM单元集成。

图3A至图3D示出了MTJ单元的存储器操作。如图3A至图3D所示，MTJ单元包括钉扎磁层10、隧道阻挡层15和自由磁层20。钉扎磁层10对应于第二钉扎磁层130或图1B的第一钉扎磁层120、反铁磁层125和第二钉扎磁层130的组合。隧道阻挡层15对应于图1B的隧道阻挡层135，并且自由磁层20对应于图1B的自由磁层140。在图3A至图3D中，省略了其余层。电流源30串联耦合到MTJ结构。

在图3A中，钉扎磁层10和自由磁层20在相反方向上磁取向。在一些实施例中，钉扎磁层10和自由磁层20的自旋方向平行于膜堆叠方向(垂直于膜表面)。在图3B中，钉扎磁层10和自由磁层20在相同方向上磁取向。在其他实施例中，钉扎磁层10和自由磁层20的自旋方向垂直于膜堆叠方向(与膜表面平行)，如图3C和图3D所示。在图3C中，钉扎磁层10和自由磁层20在相反方向上磁取向，而在图3D中，钉扎磁层10和自由磁层20在相同方向上磁取向。

如果通过电流源30迫使相同的电流值I_C流过MTJ单元，则发现在图3A(或图3C)的情况下的单元电压V₁大于图3B(或图3D)的情况下的单元电压V₂，因为图3A(或图3C)中所示的相反取向的MTJ单元的电阻大于图3B(或图3D)中所示的相同取向的MTJ单元的电阻。二进制逻辑数据(“0”和“1”)可以存储在MTJ单元中并且基于单元取向和所得到的电阻来检索。此外，由于存储的数据不需要存储能量源，因此该单元是非易失性的。

图4示出了MRAM阵列50。每个存储器单元包括MTJ单元Mc和晶体管Tr，诸如MOSFET。晶体管Tr的栅极耦合到字线WL，并且晶体管Tr的漏极(或源极)耦合到MTJ单元Mc的一端，并且MTJ单元的另一端耦合到位线BL。此外，邻近MTJ单元提供用于编程的信号线PL。

通过断言该单元的字线来读取存储器单元，迫使读取通过该单元的位线BL的电流，然后测量该位线BL上的电压。例如，为了读取目标MTJ单元的状态，字线WL被断言以使晶体管Tr导通。由此，目标MTJ单元的自由磁层通过晶体管Tr耦合到固定电位SL，例如，接地。接下来，在位线BL上强制读取电流。由于仅给定的读取晶体管Tr导通，因此读取电流流过目标MTJ单元到接地。然后测量位线BL的电压以确定目标MTJ单元的状态(“0”或“1”)。在一些实施例中，如图4所示，每个MTJ单元具有一个读晶体管Tr。因此，这种类型的MRAM架构称为1T1R。在其他实施例中，两个晶体管被分配给一个MTJ单元，形成2T1R系统。可以采用其他单元阵列配置。

改变MRAM单元的磁取向是两步工艺：(1)自旋电流激发自由层旋转进入进动(即铁磁共振)和(2)自旋扭矩电流翻转自由层自旋。传统上，需要长的直流写入脉冲来翻转(改变)磁取向。当使用直流写入脉冲时，进动的第一步特别慢。如果进动被激发，则可以加速翻转操作。如图5所示，根据本发明的实施例的写入至MRAM单元的方法200包括将设置为自由层的铁磁共振频率附近的频率的高频交流信号施加到MRAM单元以加速进动步骤的操作S210。然后在操作S220中施加直流脉冲以翻转(改变)MRAM单元的磁取向。在其他实施例中，共振频率下的微波能量用于加速进动。尽管施加高频交流信号或微波能量可以激发自由层自旋成铁磁共振，但是根据本发明的实施例，使用施加直流写入脉冲的附加步骤来改变MRAM单元的磁取向。

在本发明的一些实施例中，如图6所示，通过在直流写入脉冲上叠加高频交流信号来执行改变磁取向的两步工艺。高频交流信号具有比直流写入脉冲峰值幅度V1低的电压峰值幅度V2。写入操作期间施加的总电压为V1+V2＝V0。高频交流信号启动进动，从而允许较低电压的直流电流写入MRAM单元(改变磁取向)。此外，叠加高频交流信号显著减少了翻转(改变)MRAM单元的自由层的磁取向所需的时间。叠加的高频交流信号允许比翻转MRAM单元的自由层的磁取向所需的更低的电压直流电流。

在本发明的一些实施例中，一种写入至磁性随机存取存储器单元的方法包括将交流电施加到具有第一磁取向的磁性随机存取存储器单元，以及将直流脉冲施加到磁性随机存取存储器单元以将磁性随机存取存储器单元的磁取向从第一磁取向改变为第二磁取向。第一磁取向和第二磁取向不同。在一些实施例中，施加交流电激发磁性随机存取存储器单元的自由层自旋成铁磁共振，并且施加直流脉冲导致自由层的磁取向改变。在一些实施例中，交流信号叠加在直流脉冲上。

在一些实施例中，交流信号的频率范围从约1GHz到约100GHz。在一些实施例中，交流信号的频率范围从约4GHz到约25GHz。在一些实施例中，交流信号的频率范围从约6GHz到约12GHz。

在一些实施例中，交流信号的电压峰值幅度在约0.1V至约1V的范围内。在一些实施例中，交流信号的电压峰值幅度在约0.2V至约0.5V的范围内。在一些实施例中，直流脉冲的电压峰值幅度在约0.3V至约3V的范围内。在一些实施例中，直流脉冲的电压峰值幅度在约0.5V至约2V的范围内。在一些实施例中，直流脉冲的电压峰值幅度在0.7V至约1.2V的范围内。在一些实施例中，直流脉冲是脉冲长度为约5纳秒至约250纳秒的矩形脉冲。在一些实施例中，直流脉冲具有约10纳秒至约100纳秒的长度。

在一些实施例中，施加交流信号包括扫描一定范围的频率或电压。在一些实施例中，在施加交流信号时，交流信号的频率从约1GHz增加到约100GHz。在其他实施例中，交流信号的频率在施加交流信号时从约4GHz增加到约25GHz，并且在一些其他实施例中，施加的交流信号的频率从约6GHz增加到约12GHz。

在一些实施例中，在施加交流信号时，交流信号的电压幅度从约0.1V增加到约1V。在其他实施例中，所施加的交流信号的电压幅度从约0.2V增加到约0.5V。在一些实施例中，将交流电施加到位线、字线或磁性随机存取存储器器件的源极线。例如，图7A示出了根据实施例的MRAM单元300，并且图7B示出了根据本发明的实施例的用于通过MRAM阵列340的位线施加交流信号的电路。在本发明的实施例中，为了写入MRAM阵列340中的MRAM单元300，来自位线解码器310的信号通过位线传送，经由位线通过位线驱动器320提供直流脉冲325，并且通过高频交流电源330经由位线在直流脉冲325上叠加高频交流信号335。同时，来自字线解码器350和字线驱动器360的信号被提供给MRAM阵列340。存储器阵列340中的特定MRAM单元300(其中特定位线中的直流脉冲325(与高频交流信号335叠加)和字线中的信号相遇)是将被写入的MRAM单元(磁取向改变)。

图8A示出了根据实施例的MRAM单元400，并且图8B示出了根据本发明的实施例的用于通过MRAM阵列430的字线施加交流信号的电路。在本发明的实施例中，为了写入MRAM阵列430中的MRAM单元400，将来自位线解码器410和位线驱动器420的信号提供给MRAM阵列430。同时，来自字线解码器440的信号通过字线传送，直流脉冲455经由字线通过字线驱动器450提供，并且高频交流信号465经由字线通过高频交流电源460叠加在直流脉冲455上。存储器阵列430中的特定MRAM单元400(其中特定位线中的信号和字线中的直流脉冲455(与高频交流信号465叠加)相遇)是将被写入的MRAM单元(磁取向改变)。

图9A示出了根据实施例的MRAM单元500，并且图9B示出了根据本发明的实施例的用于通过MRAM阵列540的源极线施加交流电的电路。在本发明的实施例中，为了写入MRAM阵列540中的MRAM单元500，来自源极线解码器510的信号通过源极线传送，经由源极线通过源极线驱动器520提供直流脉冲525，并且高频交流信号535经由源极线通过高频交流电源530叠加在直流脉冲525上。同时，将来自字线解码器550和字线驱动器560的信号提供给MRAM阵列540。存储器阵列540中的特定MRAM单元500(其中源极线中的直流脉冲525(与高频交流信号535叠加)和字线中的信号相遇)是将被写入的MRAM单元(磁取向改变)。

在一些实施例中，如图7B、图8B和图9B所示，一种用于写入磁性随机存取存储器单元的电路包括：配置为将直流脉冲施加到随机存取存储器单元的驱动器；以及配置为将交流信号施加到随机存取存储器单元的交流电源。在一些实施例中，驱动器是分别配置为将直流脉冲施加到随机存取存储器的位线、源极线或字线的位线驱动器320、源极线驱动器520或字线驱动器450。在一些实施例中，交流电源配置为将高频交流信号335、535、465施加到随机存取存储器单元的与直流脉冲相同的位线、源极线或字线。

在一些实施例中，电路包括字线解码器350、440、550、字线驱动器360、450、560以及位线解码器310、410和位线驱动器320、420或源极线解码器510和源极线驱动器520。

在一些实施例中，驱动器320、360、420、450、520、560是脉冲发生器。在一些实施例中，脉冲发生器生成矩形脉冲。在一些实施例中，脉冲发生器配置为提供具有范围从约0.3V到约3V的电压峰值幅度的直流脉冲。在一些实施例中，脉冲发生器配置为提供具有约5纳秒至约250纳秒的脉冲长度的直流脉冲。

在一些实施例中，高频交流电源330、460、530是AC信号发生器，配置为提供具有约1GHz至约100GHz的频率的电流。在一些实施例中，交流电源配置为提供范围从约0.1V到约1V的交流信号的电压峰值幅度。

在一些实施例中，提供了一种用于写入磁性随机存取存储器单元的阵列的电路。该电路包括：驱动器，配置为将直流脉冲施加到随机存取存储器单元；以及交流电源，配置为将交流信号施加到随机存取存储器单元。

如图10A所示，在直流脉冲窗口期间，施加到MRAM器件的交流信号的频率通过频率范围进行扫描。扫描开始于小于共振频率的频率，并且频率在扫描期间通过包括共振频率的范围增加。在一些实施例中，如图10B所示，高频交流信号、直流脉冲或两者的电压在脉冲窗口期间从较低电压峰值幅度扫描到较高电压峰值幅度。

如图11的流程图所示，本发明的实施例是测试磁性随机存取存储器器件以确定要施加到磁性随机存取存储器器件的最佳交流电的方法600。方法600包括将高频交流信号施加到具有第一磁取向的磁性随机存取存储器器件的磁性随机存取存储器单元的操作S610，以及将直流脉冲施加到磁性随机存取存储器单元的操作S620。在操作S630中，将读取电流施加到磁性随机存取存储器单元，以确定磁性随机存取存储器单元的磁取向是否响应于施加交流信号和直流脉冲而改变。如果MRAM单元的磁取向没有改变，则调整交流信号的频率，并且重复施加交流信号、直流脉冲和读取电流的操作S610、S620、S630，并且确定MRAM单元的磁取向是否改变。

以多种交流电频率对MRAM阵列中的多个MRAM单元重复多次施加交流信号、直流脉冲和读取电流的操作S610、S620、S630以确定要施加到MRAM单元的阵列的交流信号的最佳频率。最佳频率可以是促进阵列中最大数量的MRAM单元改变磁取向的频率。可选地，最佳频率可以是使MRAM单元在最短时间内翻转或以最低直流电压峰值幅度翻转的频率。

在一些实施例中，测试磁性随机存取存储器器件的方法600用于识别在常规操作条件下不改变磁取向的有缺陷的MRAM单元。可以通过在MRAM电路中使用熔丝将有缺陷的MRAM单元与MRAM阵列隔离。

在一些实施例中，施加交流信号激发磁性随机存取存储器单元的自由层自旋成铁磁共振，并且施加直流脉冲导致自由层的磁取向改变。

在一些实施例中，将交流信号施加到磁性随机存取存储器器件的位线、字线或源极线。

在一些实施例中，将交流信号和直流脉冲施加到多个磁性随机存取存储器单元，并且将读取电流施加到多个磁性随机存取存储器单元以确定多个磁性随机存取存储器单元的每个的磁取向是否响应于施加直流脉冲和交流信号而改变。

在一些实施例中，该方法包括基于磁性随机存取存储器单元的磁取向是否改变以及改变磁取向所需的直流脉冲的持续时间来确定最佳交流信号。

在一些实施例中，最佳交流信号包括最佳频率范围电流或最佳频率分布。

在一些实施例中，该方法在器件的功能测试期间实施，并且最佳电流被设置为用于器件的写入操作。

同样地，在一些实施例中，可以在MRAM阵列的功能测试期间改变交流信号和/或直流脉冲的电压峰值幅度，以确定电压的最佳值。

在一些实施例中，交流信号叠加在直流脉冲上。在一些实施例中，交流信号的频率范围从约1GHz到约100GHz。在一些实施例中，交流信号的频率范围从约4GHz到约25GHz。在一些实施例中，交流信号的频率范围从约6GHz到约12GHz。

在一些实施例中，交流信号的电压峰值幅度在约0.1V至约1V的范围内。在一些实施例中，交流信号的电压峰值幅度在约0.2V至约0.5V的范围内。在一些实施例中，直流脉冲的电压峰值幅度在约0.3V至约3V的范围内。在一些实施例中，直流脉冲的电压峰值幅度在约0.5V至约2V的范围内。在一些实施例中，直流脉冲的电压峰值幅度在0.7V至约1.2V的范围内。在一些实施例中，直流脉冲是脉冲长度为约5纳秒至约250纳秒的矩形脉冲。在一些实施例中，直流脉冲具有约10纳秒至约100纳秒的长度。

图12是示出根据本发明的实施例的写入MRAM单元的方法700的流程图。写入磁性随机存取存储器单元的阵列中的磁性随机存取存储器单元的方法包括将第一交流信号施加到阵列中的磁性随机存取存储器单元的字线、源极线或位线之一的操作S710。第一交流信号的第一频率f1低于用于引起随机存取存储器单元的自由层的进动的频率阈值。实施将第二交流信号施加到磁性随机存取存储器单元的字线或源极线中的另一个的操作S720。第二交流信号的第二频率f2低于用于引起随机存取存储器单元的自由层的进动的频率阈值。然而，当具有不同频率的两个不同电流信号彼此叠加时，将发生混频，产生f1+f2分量。在一些实施例中，第一频率f1和第二频率f2的组合频率等于或大于用于引起随机存取存储器单元的自由层的进动的阈值。在操作S730中，将直流脉冲施加到随机存取存储器单元，同时将第一交流信号和第二交流信号施加到磁性随机存取存储器单元，从而改变磁性随机存取存储器单元的磁取向。

在一些实施例中，在阵列中，仅针对施加第一交流信号和第二交流信号的磁性随机存取存储器单元改变磁取向。

在一些实施例中，将第一高频f1交流信号施加到字线810，同时将第二高频f2交流信号施加到MRAM单元800的源极线820，如图13A所示。第一高频f1交流信号和第二高频f2交流信号都低于将MRAM单元800的自由层激发成进动所需的阈值频率。然而，第一高频f1交流信号和第二高频f2交流信号的混合830导致交流信号的频率等于或大于铁磁共振(FMR)阈值频率，并且施加第一和第二高频交流信号的MRAM单元的磁取向可以改变。MRAM单元中的其余单元(参见图13B)将不会被激发成进动。仅写入施加两个高频交流信号的单元，因为只有该单元将具有实现铁磁共振的阈值频率的组合交流信号。因此，可以仅在MRAM阵列的期望单元上选择性地执行写入操作。

在一些实施例中，交流信号的组合频率在约1GHz至约100GHz的范围内。在一些实施例中，交流信号的组合频率在约4GHz至约25GHz的范围内。在一些实施例中，交流信号的组合频率在约6GHz至约12GHz的范围内。

在一些实施例中，交流信号的组合电压峰值幅度在约0.1V至约1V的范围内。在一些实施例中，交流信号的组合电压峰值幅度在约0.2V至约0.5V的范围内。在一些实施例中，直流脉冲的电压峰值幅度在约0.3V至约3V的范围内。在一些实施例中，直流脉冲的电压峰值幅度在约0.5V至约2V的范围内。在一些实施例中，直流脉冲的电压峰值幅度在约0.7V至约1.2V的范围内。在一些实施例中，直流脉冲是脉冲长度为约5纳秒至约250纳秒的矩形脉冲。在一些实施例中，直流脉冲具有约10纳秒至约100纳秒的长度。

在一些实施例中，提供了一种用于写入磁性随机存取存储器单元的阵列的电路。该电路包括：驱动器，配置为将直流脉冲施加到随机存取存储器单元；第一交流电源，配置为将交流信号施加到阵列中的磁性随机存取存储器单元的字线或源极线之一；以及第二交流电源，配置为将第二交流信号施加到磁性随机存取存储器单元的字线或源极线中的另一个。在一些实施例中，驱动器是脉冲发生器。在一些实施例中，脉冲发生器是矩形脉冲发生器。在一些实施例中，脉冲发生器配置为提供具有范围从约0.3V到约3V的电压峰值幅度的直流脉冲。在一些实施例中，第一交流电源和第二交流电源配置为提供频率为1GHz至100GHz的组合交流信号。

本发明的方法允许使用更短的写入脉冲来实现成功的写入操作。在一些实施例中，相对于仅施加直流写入脉冲，写入脉冲可以缩短50％或更多。相对于仅使用直流脉冲，写入脉冲的电压峰值幅度也可以减小，因为直流脉冲仅需要翻转自旋，而不是开始进动和翻转自旋。在一些实施例中，使用本发明的方法，写入脉冲所需的电流减小了10倍。因此，本发明的方法允许使用较低电流和较低电压脉冲，从而显著降低MRAM阵列的功率要求。

本发明的实施例是一种写入磁性随机存取存储器单元的方法，包括：将交流信号施加到具有第一磁取向的磁性随机存取存储器单元，以及将直流脉冲施加到磁性随机存取存储器单元以将磁性随机存取存储器单元的磁取向从第一磁取向改变为第二磁取向。第一磁取向和第二磁取向不同。在一些实施例中，交流信号叠加在直流脉冲上。在一些实施例中，交流信号的频率在从1GHz到100GHz的范围内。在一些实施例中，交流信号的电压峰值幅度在从0.1V至1V的范围内。在一些实施例中，施加交流信号包括扫描通过一定范围的频率或电压。在一些实施例中，直流脉冲是脉冲长度为5纳秒至250纳秒的矩形脉冲。在一些实施例中，直流脉冲的电压峰值幅度在从0.3V至3V的范围内。在一些实施例中，施加交流信号激发磁性随机存取存储器单元的自由层自旋成铁磁共振，并且施加直流脉冲导致自由层的磁取向改变。在一些实施例中，将交流信号施加到磁性随机存取存储器器件的位线、字线或源极线。

本发明的另一实施例是一种制造半导体器件的方法，包括：形成磁性随机存取存储器器件以及测试磁性随机存取存储器器件以确定要施加到磁性随机存取存储器器件的最佳交流信号。该测试包括将交流信号施加到具有第一磁取向的磁性随机存取存储器器件的磁性随机存取存储器单元，以及将直流脉冲施加到磁性随机存取存储器单元。将读取电流施加到磁性随机存取存储器单元以确定磁性随机存取存储器单元的磁取向是否响应于施加交流信号和直流脉冲而改变。在一些实施例中，交流信号叠加在直流脉冲上。在一些实施例中，交流信号的频率在从1GHz到100GHz的范围内。在一些实施例中，交流信号的电压峰值幅度在从0.1V至1V的范围内。在一些实施例中，施加交流信号包括扫描通过一定范围的频率或电压。在一些实施例中，直流脉冲是脉冲长度为5纳秒至250纳秒的矩形脉冲。在一些实施例中，直流脉冲的电压峰值幅度在从0.3V至3V的范围内。

本发明的另一个实施例是一种写入磁性随机存取存储器单元的阵列中的磁性随机存取存储器单元的方法，包括：将第一交流信号施加到阵列中的磁性随机存取存储器单元的字线或源极线之一。第一交流信号的第一频率低于用于引起随机存取存储器单元的自由层的进动的频率阈值。将第二交流信号施加到磁性随机存取存储器单元的字线或源极线的另一个。第二交流信号的第二频率低于用于引起随机存取存储器单元的自由层的进动的频率阈值。第一频率和第二频率的组合频率大于用于引起随机存取存储器单元的自由层的进动的阈值。在将第一交流信号和第二交流信号施加到磁性随机存取存储器单元的同时，将直流脉冲施加到随机存取存储器单元，从而改变磁性随机存取存储器单元的磁取向。在一些实施例中，在阵列中，仅针对施加第一交流信号和第二交流信号的磁性随机存取存储器单元改变磁取向。在一些实施例中，第一频率和第二频率的组合频率在从1GHz到100GHz的范围内。在一些实施例中，第一交流信号和第二交流信号的组合电压峰值幅度在从0.1V至1V的范围内。

本发明的另一实施例是一种用于写入磁性随机存取存储器单元的电路，包括：驱动器，配置为将直流脉冲施加到随机存取存储器单元；以及交流电源，配置为将交流信号施加到磁性随机存取存储器单元。在一些实施例中，驱动器是位线驱动器、源极线驱动器或字线驱动器，分别配置为将直流脉冲施加到随机存取存储器单元的位线、源极线或字线。在一些实施例中，交流电源配置为将交流信号施加到随机存取存储器单元的与直流脉冲相同的位线、源极线或字线。在一些实施例中，该电路包括字线解码器、字线驱动器、位线解码器和位线驱动器或源极线解码器和源极线驱动器。在一些实施例中，驱动器是脉冲发生器。在一些实施例中，脉冲发生器是矩形脉冲发生器。在一些实施例中，脉冲发生器配置为提供具有范围从0.3V到3V的电压峰值幅度的直流脉冲。在一些实施例中，脉冲发生器配置为提供脉冲长度为5纳秒到250纳秒的直流脉冲。在一些实施例中，交流电源配置为提供频率为1GHz至100GHz的电流信号。在一些实施例中，交流电源配置为提供范围为0.1V至1V的交流信号的电压峰值幅度。

本发明的另一实施例是一种用于写入磁性随机存取存储器单元的阵列的电路，包括：驱动器，配置为将直流脉冲施加到随机存取存储器单元；以及交流电源，配置为将交流信号施加到随机存取存储器单元。在一些实施例中，驱动器是位线驱动器、源极线驱动器或字线驱动器，分别配置为将直流脉冲施加到随机存取存储器单元的位线、源极线或字线。在一些实施例中，交流电源配置为将交流信号施加到随机存取存储器单元的与直流脉冲相同的位线、源极线或字线。在一些实施例中，该电路包括字线解码器、字线驱动器、位线解码器和位线驱动器或源极线解码器和源极线驱动器。在一些实施例中，驱动器是脉冲发生器。

本发明的另一实施例是一种用于写入磁性随机存取存储器单元的阵列的电路，包括：配置为将直流脉冲施加到随机存取存储器单元的驱动器。第一交流电源配置为将第一交流信号施加到阵列中的磁性随机存取存储器单元的字线、位线或源极线之一。第二交流电源配置为将第二交流信号施加到磁性随机存取存储器单元的字线、位线或源极线中的另一个。在一些实施例中，驱动器是脉冲发生器。在一些实施例中，脉冲发生器是矩形脉冲发生器。在一些实施例中，脉冲发生器配置为提供具有范围从0.3V到3V的电压峰值幅度的直流脉冲。在一些实施例中，第一交流电源和第二交流电源配置为提供频率为1GHz至100GHz的组合电流信号。

应当理解，并非所有优点都必须在本文中讨论，没有特别的优点是所有实施例或示例都需要的，并且其他实施例或示例可以提供不同的优点。

上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并且不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。