一种pcb设计方法
阅读说明：本技术 一种pcb设计方法 (PCB design method ) 是由 郭丹萍 于 2019-09-05 设计创作，主要内容包括：本申请公开了一种PCB设计方法,包括将PCB脚本中的被动元件的丝印放置在显示顶层并保存至本地库；判断PCB的板卡的pin密度；当所述板卡的pin密度大于预设阈值时,对artwork的silk/top和silk/bot层面进行丝印的调整；将所述artwork的assembly/top和assembly/bot层面的文字居中摆放,打印成PDF档案,因此被动元件的丝印就不会对PCB的设计造成干扰了,这些被动元件对于芯片和功能的识别等工作影响不大,这样工程师就不需要花费精力删除一些丝印来腾出设计空间了,从而能够简化PCB处理丝印的流程,减少layout工程师的工作量,提高layout工程师的工作效率和正确率。(The application discloses a PCB design method, which comprises the steps of placing silk screen printing of passive elements in a PCB script on a display top layer and storing the silk screen printing of the passive elements in a local library; judging the pin density of the PCB board card; when the pin density of the board card is larger than a preset threshold value, adjusting silk screen printing on a silk/top layer and a silk/bot layer of the artwork; will the characters of the attribute/top and the attribute/bot aspect of artwork are put in the middle, print into the PDF archives, consequently the silk screen printing of passive component just can not cause the interference to PCB's design, these passive components are little to work influence such as the discernment of chip and function, and the engineer just need not spend energy to delete some silk screens like this and vacate the design space, thereby can simplify the flow that PCB handled the silk screen printing, reduce layout engineer's work load, improve layout engineer's work efficiency and rate of accuracy.)
技术领域
本发明属于PCB技术领域，特别是涉及一种PCB设计方法。
背景技术
随着电子行业的高速发展，PCB板卡上的零件密度越来越高。按照传统做法，都会要求layout工程师把每个零件的丝印就近摆放，如图1所示，图1为现有的PCB板卡上的零件摆放示意图，这样方便硬件工程师测试及安装维修。但是目前几乎所有的存储复杂的板卡密度较大，如图2所示，图2为现有技术中的存储复杂的板卡的示意图，按照丝印大小的要求，无法将所有丝印清晰地置于PCB板上，这时，layout工程师就会根据空间的大小，去手动删除一些不太重要的小电阻和小电容的丝印，这对于芯片和功能的识别影响不大，但这样的做法有个弊端就是容易删错，且重复的工作量过大。
发明内容
为解决上述问题，本发明提供了一种PCB设计方法，能够简化PCB处理丝印的流程，减少layout工程师的工作量，提高layout工程师的工作效率和正确率。
本发明提供的一种PCB设计方法，包括：
将PCB脚本中的被动元件的丝印放置在显示顶层并保存至本地库；
判断PCB的板卡的pin密度；
当所述板卡的pin密度大于预设阈值时，对artwork的silk/top和silk/bot层面进行丝印的调整；
将所述artwork的assembly/top和assembly/bot层面的文字居中摆放，打印成PDF档案。
优选的，在上述PCB设计方法中，还包括：
将所述PCB脚本中的部分主动元件的丝印放置在显示顶层并保存至本地库。
优选的，在上述PCB设计方法中，还包括：
当所述板卡密度不大于所述预设阈值时，将所述显示顶层中的被动元件的丝印添加至所述artwork的silk/top层面。
优选的，在上述PCB设计方法中，还包括：将显示底层添加至所述artwork的silk/bot层面。
优选的，在上述PCB设计方法中，所述预设阈值为200pins/sq in。
优选的，在上述PCB设计方法中，所述被动元件为电阻和/或电容。
通过上述描述可知，本发明提供的上述PCB设计方法，由于先将PCB脚本中的被动元件的丝印放置在显示顶层并保存至本地库；然后判断PCB的板卡的pin密度；当所述板卡的pin密度大于预设阈值时，对artwork的silk/top和silk/bot层面进行丝印的调整；最后将所述artwork的assembly/top和assembly/bot层面的文字居中摆放，打印成PDF档案，因此被动元件的丝印就不会对PCB的设计造成干扰了，这些被动元件对于芯片的识别等工作影响不大，这样工程师就不需要花费精力删除一些丝印来腾出设计空间了，从而能够简化PCB处理丝印的流程，减少layout工程师的工作量，提高layout工程师的工作效率和正确率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有的PCB板卡上的零件摆放示意图；
图2为现有技术中的存储复杂的板卡的示意图；
图3为本申请提供的一种PCB设计方法的示意图。
具体实施方式
本发明的核心是提供一种PCB设计方法，能够简化PCB处理丝印的流程，减少layout工程师的工作量，提高layout工程师的工作效率和正确率。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本申请提供的一种PCB设计方法的实施例如图3所示，图3为本申请提供的一种PCB设计方法的示意图，该方法包括如下步骤：
S1：将PCB脚本中的被动元件的丝印放置在显示顶层并保存至本地库；
具体操作是，可以先使用allegro软件打开Footprint的.dra文档，其中，PCB即Printed Circuit Board，也就是印刷电路板，被动元件包括但不限于为电阻和/或电容，将这种被动元件的丝印放置在显示顶层，即REF DES/DISPLAY_TOP层面之后，就不会在后续步骤中丝印出来了，就不会对其他元件(主要是主动元件)的丝印产生干扰了，这里选择将被动元件放置在显示顶层，不再放置在丝印顶层的原因是：即使不将其丝印出来，也不会影响芯片种类和功能的识别，也就是说这些被动元件的丝印是无关紧要的。
S2：判断PCB的板卡的pin密度；
一般来说，这里判断pin密度的目的在于确定是否所有丝印都能清晰的摆进PCB板内，毕竟pin密度如图2所显示的那样的话，就不能保证所有的丝印都能清晰的展现给用户，混乱的丝印会造成用户识别元件出现困难。
S3：当板卡的pin密度大于预设阈值时，对artwork的silk/top和silk/bot层面进行丝印的调整；
其中artwork是PCB设计工程师提供给PCB板厂的制作文件，丝印就是PCB上元件的位号标识，当板卡的pin密度太大，以至于放不下被动元件的丝印时，就保持被动元件的丝印位于显示顶层不变，此时直接对artwork的silk/top和silk/bot层面进行丝印的调整即可，也就是从整体上将这两个层面上的丝印进行对中或移动，使各自不发生重叠现象。
S4：将artwork的assembly/top和assembly/bot层面的文字居中摆放，打印成PDF档案。
需要说明的是，assembly/top也就是组装的顶层，assembly/bot就是组装的底层，这两个层面的文字只是显示出来，并不会丝印出来，将这些文字居中摆放之后就可以打印出PDF档案并交给PCBA工厂。
通过上述描述可知，本申请提供的上述PCB设计方法的实施例中，由于先将PCB脚本中的被动元件的丝印放置在显示顶层并保存至本地库；然后判断PCB的板卡的pin密度；当板卡的pin密度大于预设阈值时，对artwork的silk/top和silk/bot层面进行丝印的调整；最后将artwork的assembly/top和assembly/bot层面的文字居中摆放，打印成PDF档案，因此被动元件的丝印就不会对PCB的设计造成干扰了，这些被动元件对于芯片的识别等工作影响不大，这样工程师就不需要花费精力删除一些丝印来腾出设计空间了，从而能够简化PCB处理丝印的流程，减少layout工程师的工作量，提高layout工程师的工作效率和正确率。
在一个具体的PCB设计方法的实施例，还可以包括步骤：将PCB脚本中的部分主动元件的丝印放置在显示顶层并保存至本地库，需要说明的是，这种情况适用于PCB设计空间更加拥挤的情况，也就是即使将所有的被动元件的丝印都移出去，PCB设计效果也依然不清晰，这时就需要将一部分相对来说不太关键的主动元件的丝印也放置在显示顶层，这样给关键的主动元件的丝印留出足够的空间，避免工程师在后续流程中删除丝印时发生错误。当然这只是一个具体实施例，也就是说，这是可选方案，在实际中，有的情况下无需移动这些主动元件的丝印，仅移动被动元件的丝印即可保证丝印清晰。
在另一个具体的PCB设计方法的实施例中，还可以包括如下步骤：当板卡密度不大于预设阈值时，将显示顶层中的被动元件的丝印添加至artwork的silk/top层面，也就是说，将REF DES/DISPLAY_TOP添加至artwork的silk/top层面，可见，在板卡上的元件和丝印不拥挤的情况下，就将所有的丝印都制作出来，这样会显示的更全面。另外，当被动元件较多时，显示顶层容纳不下，就会自动将一部分被动元件的丝印转移至显示底层，即REF DES/DISPLAY_bot，在这种情况下，还要包括如下步骤：将显示底层添加至artwork的silk/bot层面，这样就不会造成遗落，保证所有的元件的丝印都显示出来，当然这是一些可能情况下的选择，在另一些情况下并不需要这个步骤。
在一个优选实施例中，上述预设阈值为200pins/sq in，也就意味着在每平方英尺的面积上超过200个pin时，就保持被动元件的丝印都在显示顶层即可，不能丝印出来，而当每平方英尺的面积上的pin不足200个时，才会将被动元件丝印出来，还需要说明的是，这种密度可以从PCB文件中导出来。
综上所述，利用上述方法以后，工厂就不将被动元件(或加上部分主动元件)的丝印印在PCB板卡上，这就从PCB设计的源头解决了手动删除丝印造成误删或漏删的情况，提高了工作效率和准确性，而且调整assembly/top和assembly/bot两个层面并输出其PDF档案，能够方便板厂和硬件工程师debug和维修使用。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。