阅读说明：本技术 一种芯片封装方法及芯片封装结构 (Chip packaging method and chip packaging structure ) 是由 李林萍 盛荆浩 江舟 于 2019-10-12 设计创作，主要内容包括：本申请一种芯片封装方法及芯片封装结构,该方法无需在第二晶圆上设置走线或设置连接端子,降低了布线的复杂程度,也使得用于封装的第二晶圆无需采用单晶或高阻抗晶圆,大大降低了所述芯片封装方法的成本。并且所述第二晶圆作为封装晶圆具有良好的强度和硬度,能够适应很高的注塑压力,使得最终获得的芯片封装结构有着非常高的可靠性。另外,所述芯片封装方法无需TSV制程,无需复杂的光刻和蚀刻工艺以及复杂的走线设计。进一步的,所述第一晶圆和第二晶圆通过光刻胶键合,可以适应于各类键合界面和各种材质,可适用于制备各类声表面波和体声波滤波器芯片。(According to the chip packaging method and the chip packaging structure, wiring or a connecting terminal does not need to be arranged on the second wafer, wiring complexity is reduced, the second wafer for packaging does not need to adopt a single crystal or a high-impedance wafer, and cost of the chip packaging method is greatly reduced. And the second wafer has good strength and hardness as a packaging wafer, and can adapt to high injection molding pressure, so that the finally obtained chip packaging structure has very high reliability. In addition, the chip packaging method does not need a TSV (through silicon via) process, a complex photoetching and etching process and a complex routing design. Furthermore, the first wafer and the second wafer are bonded through the photoresist, so that the method is suitable for various bonding interfaces and various materials, and is suitable for preparing various surface acoustic wave and bulk acoustic wave filter chips.)

一种芯片封装方法及芯片封装结构

技术领域

本申请涉及半导体技术领域，更具体地说，涉及一种芯片封装方法及芯片封装结构。

背景技术

滤波器(Filter)芯片广泛应用于各类无线蜂窝终端(例如手机、智能手表、物联网终端和智能汽车等)中。

滤波器芯片由于利用了声表面波(Surface Acoustic Wave，SAW)或体声波(BulkAcoustic Wave，BAW)原理设计得到，使得其封装的时候必须在谐振电路一侧形成一个没有任何介质接触的空腔，以保证声波不会被传导和耗散，保证声波是按照设计的模式来进行谐振，以得到所需要的频率输出。

对于滤波器芯片封装的工艺通常采用WLP(wafer level package，晶圆级封装)工艺，WLP工艺大致分为晶圆键合封装工艺和薄膜封装工艺，但现有技术中无论是晶圆键合封装工艺和薄膜封装工艺，均存在诸如封装工艺复杂或成本较高的问题。

发明内容

为解决上述技术问题，本申请提供了一种芯片封装方法及芯片封装结构，以解决现有技术中封装工艺复杂或成本较高的问题。

为实现上述技术目的，本申请实施例提供了如下技术方案：

一种芯片封装方法，包括：

提供第一晶圆和第二晶圆，所述第一晶圆表面具有多个芯片单元，每个所述芯片单元具有封装区域和预设电路结构；

在所述第二晶圆上形成多个第一凹槽，一个所述第一凹槽所围区域与一个所述芯片单元对应；

在每个所述第一凹槽内涂覆键合胶，所述键合胶的涂覆区域与所述封装区域相对应；

利用所述键合胶将所述第一晶圆具有芯片单元一侧表面与所述第二晶圆键合，并对所述第二晶圆进行减薄，直至暴露出所述第一凹槽，以使所述第二晶圆成为多个封装晶圆，每个所述封装晶圆与一个所述芯片单元对应；

在所述第一晶圆上执行后续工艺，以形成单颗芯片封装结构。

可选的，所述在所述第二晶圆上形成多个第一凹槽之前，还包括：

在所述第二晶圆上形成多个第二凹槽，所述第二凹槽的形成区域与所述芯片单元的预设电路结构所在区域对应；

所述第二凹槽的深度小于所述第一凹槽的深度。

可选的，所述第二凹槽的剖面形状为长方形或弧形。

可选的，所述在所述第二晶圆上形成多个第二凹槽包括：

在所述第二晶圆上形成多个第二凹槽以及位于所述第二凹槽中的至少一个支撑结构。

可选的，所述利用所述键合胶将所述第一晶圆具有芯片单元一侧表面与所述第二晶圆键合，并对所述第二晶圆进行减薄，直至暴露出所述第一凹槽之后还包括：

形成覆盖所述第二晶圆裸露表面以及所述键合胶裸露表面的保护层。

可选的，所述保护层为二氧化硅层、氮化硅层或无定形态的氮化铝层。

可选的，所述第一凹槽的剖面形状为长方形或弧形。

可选的，所述在所述第一晶圆上执行后续工艺，以形成单颗芯片封装结构包括：

在所述第一晶圆表面，所述封装晶圆的两侧形成与所述预设电路结构电连接的连接端子；

对所述第一晶圆进行切割或刻蚀，以使多个芯片单元彼此分离，以获得单颗芯片封装结构。

一种芯片封装结构，包括：

相对设置的第一晶圆和封装晶圆，所述第一晶圆朝向所述封装晶圆一侧具有预设电路结构和封装区域；

覆盖所述封装区域，用于键合所述第一晶圆和封装晶圆的键合胶；

位于所述第一晶圆表面、所述封装晶圆两侧，且与所述预设电路结构电连接的连接端子。

可选的，所述封装晶圆还包括朝向所述第一晶圆设置的第二凹槽。

可选的，所述封装晶圆还包括位于所述第二凹槽中的至少一个支撑结构。

可选的，当所述连接端子为锡球时，所述封装晶圆朝向所述锡球一侧的侧壁为弧形侧壁。

可选的，还包括：

覆盖所述第二晶圆裸露表面以及所述键合胶裸露表面的保护层。

从上述技术方案可以看出，本申请实施例提供了一种芯片封装方法及芯片封装结构，其中，所述芯片封装方法首先在第二晶圆上形成了多个第一凹槽，然后在第一晶圆和第二晶圆键合后，通过对第二晶圆进行减薄的方式，暴露出所述第一凹槽，从而使得第二晶圆成为多个芯片单元的封装晶圆，并暴露出所述第一晶圆上用于执行后续工艺的区域，最后在第一晶圆未被封装晶圆覆盖的区域内执行后续工艺形成单颗芯片封装结构，整个封装方法无需在第二晶圆上设置走线或设置连接端子，降低了布线的复杂程度，也使得用于封装的第二晶圆无需采用单晶或高阻抗晶圆，大大降低了所述芯片封装方法的成本。并且所述第二晶圆作为封装晶圆具有良好的强度和硬度，能够适应很高的注塑压力，使得最终获得的芯片封装结构有着非常高的可靠性。

另外，所述芯片封装方法无需TSV(Through Silicon Vias)制程，无需复杂的光刻和蚀刻工艺以及复杂的走线设计。

进一步的，所述第一晶圆和第二晶圆通过光刻胶键合，可以适应于各类键合界面和各种材质，可适用于制备各类声表面波和体声波滤波器芯片。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请的一个实施例提供的一种芯片封装方法的流程示意图；

图2-9为本申请的一个实施例提供的芯片封装方法的制备流程示意图；

图10为本申请的另一个实施例提供的一种芯片封装方法的流程示意图；

图11为本申请的一个实施例提供的一种具有第二凹槽的第二晶圆的剖面结构示意图；

图12为本申请的一个实施例提供的一种芯片封装结构的剖面结构示意图；

图13为本申请的另一个实施例提供的一种芯片封装结构的剖面结构示意图；

图14为本申请的又一个实施例提供的一种芯片封装结构的剖面结构示意图；

图15为本申请的再一个实施例提供的一种芯片封装结构的剖面结构示意图；

图16为本申请的另一个实施例提供的一种具有第一凹槽的第二晶圆的剖面结构示意图；

图17为本申请的一个可选实施例提供的一种芯片封装结构的剖面结构示意图；

图18为本申请的又一个实施例提供的一种芯片封装方法的流程示意图；

图19为本申请的另一个可选实施例提供的一种芯片封装结构的剖面结构示意图。

具体实施方式

正如背景技术所述，现有技术中各类晶圆键合封装工艺，由于均需要在用于封装的副晶圆上设计走线或连接端子等结构，使得副晶圆必须采用单晶或高阻抗晶圆，以满足射频(Radio Frequency，RF)要求，而单晶或高阻抗晶圆的成本较高。并且副晶圆上设计的走线或连接端子需要通过复杂的布线设计或TSV(Through Silicon Vias)制程实现与主晶圆中的电路结构的电连接，制备工艺复杂。

对于现有技术中各类薄膜键合封装工艺而言，其封装结构除了需要设计走线或连接端子等结构，并通过复杂的布线设计或TSV制程实现与主晶圆中的电路结构的电连接，存在制备工艺复杂的问题之外，其封装结构多为薄膜材料形成，强度和硬度较差。

有鉴于此，本申请实施例提供了一种芯片封装方法，包括：

提供第一晶圆和第二晶圆，所述第一晶圆表面具有多个芯片单元，每个所述芯片单元具有封装区域和预设电路结构；

在所述第二晶圆上形成多个第一凹槽，一个所述第一凹槽所围区域与一个所述芯片单元对应；

在每个所述第一凹槽内涂覆键合胶，所述键合胶的涂覆区域与所述封装区域相对应；

利用所述键合胶将所述第一晶圆具有芯片单元一侧表面与所述第二晶圆键合，并对所述第二晶圆进行减薄，直至暴露出所述第一凹槽，以使所述第二晶圆成为多个封装晶圆，每个所述封装晶圆与一个所述芯片单元对应；

在所述第一晶圆上执行后续工艺，以形成单颗芯片封装结构。

所述芯片封装方法首先第二晶圆上形成了多个第一凹槽，然后在第一晶圆和第二晶圆键合后，通过对第二晶圆进行减薄的方式，暴露出所述第一凹槽，从而使得第二晶圆成为多个芯片单元的封装晶圆，并暴露出所述第一晶圆上用于执行后续工艺的区域，最后在第一晶圆未被封装晶圆覆盖的区域内执行后续工艺形成单颗芯片封装结构，整个封装方法无需在第二晶圆上设置走线或设置连接端子，降低了布线的复杂程度，也使得用于封装的第二晶圆无需采用单晶或高阻抗晶圆，大大降低了所述芯片封装方法的成本。并且所述第二晶圆作为封装晶圆具有良好的强度和硬度，能够适应很高的注塑压力，使得最终获得的芯片封装结构有着非常高的可靠性。

另外，所述芯片封装方法无需TSV(Through Silicon Vias)制程，无需复杂的光刻和蚀刻工艺以及复杂的走线设计。

进一步的，所述第一晶圆和第二晶圆通过光刻胶键合，可以适应于各类键合界面和各种材质，可适用于制备各类声表面波和体声波滤波器芯片。

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请实施例提供了一种芯片封装方法，如图1所示，包括：

S101：提供第一晶圆和第二晶圆，所述第一晶圆表面具有多个芯片单元，每个所述芯片单元具有封装区域和预设电路结构；

参考图2、图3和图4，图2为所述第一晶圆的剖面结构示意图，图3为所述第一晶圆中某一芯片单元的俯视结构示意图，图4为所述第二晶圆的剖面结构示意图。图2-4中，标号10表示所述第一晶圆，11表示所述预设电路结构，12表示所述封装区域，20表示所述第二晶圆。

可选的，对于滤波器芯片而言，所述预设电路结构为谐振电路结构。

S102：在所述第二晶圆上形成多个第一凹槽，一个所述第一凹槽所围区域与一个所述芯片单元对应；

参考图5，图5为经过步骤S102后的第二晶圆的剖面结构示意图。由于所述第一凹槽在后续的第二晶圆减薄过程中用于分割第二晶圆且暴露出第一晶圆上用于执行后续工艺的区域，因此当所述第一凹槽的底面为平面时，所述第一凹槽的深度即为减薄后封装晶圆的厚度；而当所述第一凹槽的底面为弧面时，步骤S102中减薄的截止位置可以是第一凹槽的最大直径处等，但要保证减薄工艺的截止位置不会暴露出所述第二凹槽。图5中，21表示所述第一凹槽。

可选的，所述第一凹槽的深度的取值范围为30-60μm，所述第一凹槽的宽度的取值为100-200μm，当然地，所述第一凹槽的深度和厚度的具体取值和取值范围应该根据最终获得芯片封装结构的类型而定，本申请对此并不做限定，具体视实际情况而定。

S103：在每个所述第一凹槽内涂覆键合胶，所述键合胶的涂覆区域与所述封装区域相对应；

参考图6，图6为经过步骤S103后的第二晶圆及其表面结构示意图。可选的，所述键合胶为光敏键合胶。图6中，22表示所述键合胶。

S104：利用所述键合胶将所述第一晶圆具有芯片单元一侧表面与所述第二晶圆键合，并对所述第二晶圆进行减薄，直至暴露出所述第一凹槽，以使所述第二晶圆成为多个封装晶圆，每个所述封装晶圆与一个所述芯片单元对应；

参考图7和图8，图7为键合后的第一晶圆和第二晶圆的剖面结构示意图，图8为经过减薄后的结构示意图。在图8中，当所述第一凹槽的底面为平面时，在对所述第二晶圆进行减薄过程中，以所述第一凹槽的底部为限制，当暴露出所述第一凹槽时，即停止减薄过程，此时由于第一凹槽的存在，使得第二晶圆分割成为多个封装晶圆，每个封装晶圆的厚度与第一凹槽的厚度相同。并且由于第一凹槽的存在，使得在减薄工艺之后，第一晶圆与第一凹槽的对应区域暴露出来，可以用于执行后续工艺，而无需在封装晶圆上进行走线设计或连接端子的设置。图8中，30表示所述封装晶圆。

当然地，当所述第一凹槽的底面为弧形或第一凹槽的剖面形状为圆弧时，在对所述第二晶圆进行减薄过程中，可以以所述第一凹槽的最大直径处为限制，当减薄位置到达第一凹槽的最大直径处时停止，但需要保证减薄过程停止时不会暴露出第二凹槽。

可选的，在利用所述键合胶将所述第一晶圆具有芯片单元一侧表面与所述第二晶圆键合之前，一般还可以对第一晶圆和第二晶圆的表面进行预处理，以保证键合效果，所述预处理包括清洗、微腐蚀、清洁和处理键合界面等流程。

S105：在所述第一晶圆上执行后续工艺，以形成单颗芯片封装结构。

可选的，所述在所述第一晶圆上执行后续工艺可以包括：

S1051：在所述第一晶圆表面，所述封装晶圆的两侧形成与所述预设电路结构电连接的连接端子；

可选的，所述连接端子可以为锡球或金属凸点。

S1052：对所述第一晶圆进行切割或刻蚀，以使多个芯片单元彼此分离，以获得单颗芯片封装结构。

在步骤S1052中，当所述封装区域为长方形时，可以通过切割工艺或刻蚀工艺使得第一晶圆上的多个芯片单元彼此分离；当所述封装区域为复杂多边形或具有弧形的形状时，优选采用刻蚀工艺对所述第一晶圆进行处理，以使多个芯片单元彼此分离。

参考图9，图9为本申请的一个实施例提供的一种可行的单颗芯片封装结构的剖面结构示意图，在图9中，所述第二晶圆上并未设置用于形成空腔的凹槽，通过第二晶圆与键合胶的配合，实现在第一晶圆和第二晶圆上形成空腔的目的。图9中，标号40表示金属凸点。

当然地，参考图10，所述在所述第二晶圆上形成多个第一凹槽之前，还包括：

S106：在所述第二晶圆上形成多个第二凹槽，所述第二凹槽的形成区域与所述芯片单元的预设电路结构所在区域对应；

所述第二凹槽的深度小于所述第一凹槽的深度。

在本实施例中，所述第二凹槽的深度小于所述第一凹槽的深度是为了保证在减薄过程中第二凹槽不会暴露出来，保证封装晶圆能够与第一晶圆形成空腔。

参考图11和图12，图11为图4所示的第二晶圆经过步骤S106后的剖面结构示意图，图12为由图11所示的第二晶圆依次经过步骤S102-S105后制备获得的单颗芯片封装结构的剖面结构示意图。图11中，标号23表示所述第二凹槽。

当所述第二晶圆上形成有用于形成空腔的第二凹槽时，在步骤S103中涂覆的键合胶的厚度可以大大减少，例如可以是10-20μm等。

在图11和图12中，所述第二凹槽的剖面形状为长方形。在本申请的一些实施例中，如图13所示，所述第二凹槽的剖面形状还可以为弧形，剖面形状为弧形的第二凹槽在配合第一晶圆形成空腔后，弧形的空腔顶可以抵抗较大的压力，有利于提升获得的芯片封装结构的可靠性。当然地，所述第二凹槽的剖面形状并不限于长方形或弧形，在本申请的其他实施例中，所述第二凹槽的剖面形状还可以为如图14所示的长方圆角弧形，本申请对此并不做限定，具体视实际情况而定。

参考图15，所述在所述第二晶圆上形成多个第二凹槽包括：在所述第二晶圆上形成多个第二凹槽以及位于所述第二凹槽中的至少一个支撑结构，所述支撑结构用于保证空腔的结构强度和稳定性。图15所示的结构多用于在当预设电路结构的数量为多个，所需空腔体积很大时。图15中标号24表示所述支撑结构。

当所述连接端子的类型不同时，所述第一凹槽的剖面形状也可以有所不同，参考图16和图17，当所述连接端子为锡球时，所述第一凹槽的剖面形状为弧形，以提高锡球与第一凹槽匹配程度，图16为所述第二晶圆形成第一凹槽后的剖面结构示意图，图17为由图16所示的第二晶圆制备获得的芯片封装结构的剖面结构示意图。图16和图17中，标号21表示所述第一凹槽，标号41表示所述锡球。参考图9，当所述连接端子为金属凸点时，所述第一凹槽的剖面形状可以为长方形。

在上述实施例的基础上，在本申请的一个可选实施例中，如图18所示，所述芯片封装方法包括：

S201：提供第一晶圆和第二晶圆，所述第一晶圆表面具有多个芯片单元，每个所述芯片单元具有封装区域和预设电路结构；

S202：在所述第二晶圆上形成多个第二凹槽，所述第二凹槽的形成区域与所述芯片单元的预设电路结构所在区域对应；

所述第二凹槽的深度小于所述第一凹槽的深度；

S203：在所述第二晶圆上形成多个第一凹槽，一个所述第一凹槽所围区域与一个所述芯片单元对应；

S204：在每个所述第一凹槽内涂覆键合胶，所述键合胶的涂覆区域与所述封装区域相对应；

S205：利用所述键合胶将所述第一晶圆具有芯片单元一侧表面与所述第二晶圆键合，并对所述第二晶圆进行减薄，直至暴露出所述第一凹槽，以使所述第二晶圆成为多个封装晶圆，每个所述封装晶圆与一个所述芯片单元对应；

S206：形成覆盖所述第二晶圆裸露表面以及所述键合胶裸露表面的保护层；

S207：在所述第一晶圆上执行后续工艺，以形成单颗芯片封装结构。

在本实施例中，增加了步骤S206，即在减薄工艺执行完毕后，形成如图19所示的保护层，所述保护层可以为二氧化硅层或氮化硅层或无定形态的氮化铝层等。图19中，标号50表示所述保护层。

所述保护层可以进一步增加制备的芯片封装结构的可靠性。

下面对本申请实施例提供的芯片封装结构进行描述，下文描述的芯片封装结构可与上文描述的芯片封装方法相互对应参照。

相应的，本申请实施例还提供了一种芯片封装结构，如图9所示，所述芯片封装结构包括：

相对设置的第一晶圆10和封装晶圆30，所述第一晶圆10朝向所述封装晶圆30一侧具有预设电路结构和封装区域；

覆盖所述封装区域，用于键合所述第一晶圆10和封装晶圆30的键合胶22；

位于所述第一晶圆10表面、所述封装晶圆30两侧，且与所述预设电路结构电连接的连接端子。在图9中，金属凸点40作为所述连接端子。

可选的，参考图11-14，所述封装晶圆30还包括朝向所述第一晶圆10设置的第二凹槽23。

可选的，参考图15，所述封装晶圆30还包括位于所述第二凹槽中的至少一个支撑结构24。

可选的，参考图17，当所述连接端子为锡球时，所述封装晶圆30朝向所述锡球一侧的侧壁为弧形侧壁。

可选的，参考图19，所述芯片封装结构还包括：覆盖所述第二晶圆裸露表面以及所述键合胶22裸露表面的保护层50。

综上所述，本申请实施例提供了一种芯片封装方法及芯片封装结构，其中，所述芯片封装方法首先第二晶圆上形成了多个第一凹槽，然后在第一晶圆和第二晶圆键合后，通过对第二晶圆进行减薄的方式，暴露出所述第一凹槽，从而使得第二晶圆成为多个芯片单元的封装晶圆，并暴露出所述第一晶圆上用于执行后续工艺的区域，最后在第一晶圆未被封装晶圆覆盖的区域内执行后续工艺形成单颗芯片封装结构，整个封装方法无需在第二晶圆上设置走线或设置连接端子，降低了布线的复杂程度，也使得用于封装的第二晶圆无需采用单晶或高阻抗晶圆，大大降低了所述芯片封装方法的成本。并且所述第二晶圆作为封装晶圆具有良好的强度和硬度，能够适应很高的注塑压力，使得最终获得的芯片封装结构有着非常高的可靠性。

另外，所述芯片封装方法无需TSV(Through Silicon Vias)制程，无需复杂的光刻和蚀刻工艺以及复杂的走线设计。

进一步的，所述第一晶圆和第二晶圆通过光刻胶键合，可以适应于各类键合界面和各种材质，可适用于制备各类声表面波和体声波滤波器芯片。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。