阅读说明：本技术 形成电容掩模的方法 (Method for forming capacitance mask ) 是由 张峰溢 李甫哲 林盈志 林刚毅 于 2018-06-13 设计创作，主要内容包括：本发明公开一种形成电容掩模的方法,包含有下述步骤。首先,形成一块状牺牲图案以及多个长条状牺牲图案于一掩模层上。接着,形成间隙壁于块状牺牲图案以及此些长条状牺牲图案的侧壁。接续,移除此些长条状牺牲图案但保留块状牺牲图案。续之,填入一材料于此些间隙壁之间以及块状牺牲图案上,其中材料具有一平坦顶面。然后,在填入材料之后,形成一图案化光致抗蚀剂,覆盖块状牺牲图案以及此些间隙壁的一部分,但暴露出此些间隙壁的另一部分。(The invention discloses a method for forming a capacitor mask, which comprises the following steps. First, a block sacrificial pattern and a plurality of strip sacrificial patterns are formed on a mask layer. Then, spacers are formed on the block sacrificial patterns and the sidewalls of the strip sacrificial patterns. Then, the strip-shaped sacrificial patterns are removed, but the block-shaped sacrificial patterns are remained. Then, a material is filled between the spacers and on the block sacrificial pattern, wherein the material has a flat top surface. Then, after filling material, a patterned photoresist is formed to cover the block sacrificial pattern and a part of the spacers, but expose another part of the spacers.)

形成电容掩模的方法

技术领域

本发明涉及一种形成电容掩模的方法，且特别是涉及一种以牺牲图案形成动态随机存取存储器的电容掩模的方法。

背景技术

随机存取存储器(RAM：Random Access Memory)使用时可以读取数据也可以写入数据，当电源关闭以后数据立刻消失。由于随机存取存储器的数据更改容易，所以一般应用在个人计算机作为暂时存储数据的存储器。随机存取存储器又可以细分为「动态(Dynamic)」与「静态(Static)」两种。其中，「动态随机存取存储器(DRAM：Dynamic RAM)」是以1个晶体管加上1个电容来存储1个位(1bit)的数据，而且使用时必须要周期性地补充电源来保持存储的内容，故称为「动态(Dynamic)」。动态随机存取存储器构造较简单(1个晶体管加上1个电容来存储1个位的数据)使得存取速度较慢(电容充电放电需要较长的时间)，但是成本也较低，因此一般都制作成对容量要求较高但是对速度要求较低的存储器，例如：个人计算机主机板上通常使用的主存储器(main memory)。

发明内容

本发明提出一种形成电容掩模的方法，其形成牺牲图案于掩模层上方，以防止掩模层在图案化成电容掩模时受损。

本发明提供一种形成电容掩模的方法，包含有下述步骤。首先，形成一块状牺牲图案以及多个长条状牺牲图案于一掩模层上。接着，形成间隙壁于块状牺牲图案以及此些长条状牺牲图案的侧壁。接续，移除此些长条状牺牲图案但保留块状牺牲图案。续之，填入一材料于此些间隙壁之间以及块状牺牲图案上，其中材料具有一平坦顶面。然后，在填入材料之后，形成一图案化光致抗蚀剂，覆盖块状牺牲图案以及此些间隙壁的一部分，但暴露出此些间隙壁的另一部分。

基于上述，本发明提出一种形成电容掩模的方法，其在一掩模层上形成一块状牺牲图案以及多个长条状牺牲图案，形成间隙壁于块状牺牲图案以及此些长条状牺牲图案的侧壁，之后移除此些长条状牺牲图案但保留块状牺牲图案。如此一来，本发明不需要额外制作工艺，即可在蚀刻暴露出的掩模层而图案化形成掩模时，避免块状牺牲图案下方的掩模层受损。

再者，本发明在移除此些长条状牺牲图案但保留块状牺牲图案之后，填入一材料于此些间隙壁之间以及块状牺牲图案上，之后才形成一图案化光致抗蚀剂覆盖部分材料，因而可避免图案化光致抗蚀剂残留于间隙壁之间。

附图说明

图1为本发明优选实施例中形成电容掩模的方法的剖面示意图；

图2为本发明优选实施例中形成电容掩模的方法的剖面示意图；

图3为本发明优选实施例中形成电容掩模的方法的剖面示意图；

图4为本发明优选实施例中形成电容掩模的方法的剖面示意图；

图5为本发明优选实施例中形成电容掩模的方法的剖面示意图；

图6为本发明优选实施例中形成电容掩模的方法的剖面示意图；

图7为本发明优选实施例中形成电容掩模的方法的剖面示意图；

图8为本发明优选实施例中形成电容掩模的方法的剖面示意图；

图9为本发明优选实施例中形成电容掩模的方法的剖面示意图。

主要元件符号说明

10、20：图案化的光致抗蚀剂

110：掩模层

112：多晶硅层

114：氮化硅层

116：有机介电层

118、118a：介电抗反射涂层

120：牺牲图案层

120a、120c：块状牺牲图案

120b：长条状牺牲图案

130、130a、130b：盖层

140：间隙壁

140’：间隙壁材料

150：材料

d1：空隙

d2：无间隙壁区

h：高度

P1、P2、P3、P4、P5：部分

S：平坦顶面

W1、W2：宽度

具体实施方式

本案形成掩模的方法，用以形成动态随机存取存储器的电容掩模，但本发明也可应用于图案化动态随机存取存储器的其他材料层或者其他结构的材料层，其中图1-图9绘示本发明优选实施例中形成电容掩模的方法的剖面示意图。如图1所示，提供一掩模层110。在本实施例中，掩模层110可包含由下而上堆叠的一多晶硅层112、一氮化硅层114、一有机介电层116以及一介电抗反射涂层118，但本发明不以此为限。掩模层110可例如位于一基底(未绘示)上。基底(未绘示)例如是一硅基底、一含硅基底(例如SiC)、一三五族基底(例如GaN)、一三五族覆硅基底(例如GaN-on-silicon)、一石墨烯覆硅基底(graphene-on-silicon)、一硅覆绝缘(silicon-on-insulator，SOI)基底或一含外延层的基底等半导体基底。接着，依序堆叠一牺牲图案层120以及一盖层130于掩模层110上。牺牲图案层120可例如为一有机介电层，而盖层130可例如为一介电抗反射涂层，但本发明不以此为限。牺牲图案层120可例如为单层或多层，而盖层130亦可例如为单层或多层。在本实施例中，牺牲图案层120及盖层130都仅为单层结构。而后，形成一图案化的光致抗蚀剂10于盖层130上，用以图案化下方的牺牲图案层120及盖层130。

如图2所示，形成一块状牺牲图案120a以及多个长条状牺牲图案120b于掩模层110上。在本实施例中，块状牺牲图案120a以及长条状牺牲图案120b则构成一图案化的有机介电层。在本实施例中，长条状牺牲图案120b用以向下转移形成动态随机存取存储器的电容，而块状牺牲图案120a则为动态随机存取存储器的周边区，但本发明不限于此。详细而言，将图案化的光致抗蚀剂10的图案转移至盖层130以及牺牲图案层120，因而蚀刻盖层130以及牺牲图案层120，形成一盖层130a位于块状牺牲图案120a上以及多个盖层130b位于多个长条状牺牲图案120b上。随即，移除图案化的光致抗蚀剂10。

如图3-图4所示，形成间隙壁140于块状牺牲图案120a以及长条状牺牲图案120b的侧壁，再移除长条状牺牲图案120b但保留一块状牺牲图案120c。更进一步而言，可同时参阅图3-图4及图9。首先，如图3所示，沉积一间隙壁材料140’顺应覆盖块状牺牲图案120a、长条状牺牲图案120b以及掩模层110。间隙壁材料140’可例如为一氮化层，但本发明不以此为限。图案化间隙壁材料140’以形成间隙壁140，如图9的a部分所示。在本实施例中，在图案化间隙壁材料140’以形成间隙壁140之后，移除位于长条状牺牲图案120b上的盖层130b但保留块状牺牲图案120a上的盖层130a，其中图案化间隙壁材料140’以及移除位于长条状牺牲图案120b上的盖层130b可以不同制作工艺分别进行。由于本实施例保留块状牺牲图案120a上的盖层130a，因而可仅移除暴露出的长条状牺牲图案120b但保留块状牺牲图案120a，如图9的b部分所示。接着，可移除块状牺牲图案120a上的盖层130a，如图9的c部分所示。之后，再回蚀刻块状牺牲图案120a，而形成块状牺牲图案120c，此块状牺牲图案120c具有一高度h，如图4所示。如此，可通过回蚀刻调整块状牺牲图案120c的高度h，使后续覆盖块状牺牲图案120c及间隙壁140的材料(未绘示)可具有平坦的顶面并能控制材料(未绘示)的厚度，其中材料较佳具有较薄的厚度，以助于制作工艺控制。在本实施例中，块状牺牲图案120c则直接接触其中之一间隙壁140，但本发明不以此为限。

在另一实施例中，可直接图案化图3的间隙壁材料140’并移除盖层130a及盖层130b，以形成图4的间隙壁140并暴露出块状牺牲图案120a及长条状牺牲图案120b。之后，可以块状牺牲图案120a的一宽度W1大于长条状牺牲图案120b的一宽度W2所产生的蚀刻负载效应(etching loading effect)，直接进行蚀刻而完全移除长条状牺牲图案120b并同时形成块状牺牲图案120c。

如图5所示，填入一材料150于间隙壁140之间以及块状牺牲图案120c上，其中材料150具有一平坦顶面S。材料150可例如，但不限于为，一底层抗反射涂层(bottom anti-reflective-coating,BARC)。如图6所示，在填入材料150之后，形成一图案化光致抗蚀剂20覆盖块状牺牲图案120c以及间隙壁140的一部分P1，但暴露出间隙壁140的另一部分P2。由于本发明的材料150完全填满间隙壁140之间的空隙d1，可避免后续图案化光致抗蚀剂20在移除之后仍残留于间隙壁140之间的空隙d1。

接续，移除图案化光致抗蚀剂20暴露出的材料150的一部分P3，但保留图案化光致抗蚀剂20覆盖的材料150的另一部分P4，因而暴露出掩模层110的一部分P5，如图7所示。随即，移除图案化光致抗蚀剂20。

之后，图案化暴露出的掩模层110的部分P5，意即移除间隙壁140之间的空隙d1所暴露出的掩模层110，如图8所示，因而形成部分的电容掩模，其由图案化掩模层110而来。在本实施例中，仅图案化掩模层110的最上层(即介电抗反射涂层118)，而先形成图案化的一介电抗反射涂层118a，之后再将介电抗反射涂层118a的图案转移至下方的材料层，但本发明不限于此。以本发明设置块状牺牲图案120c于一无间隙壁区d2的掩模层110上，可避免在图案化暴露出的掩模层110的部分P5时，无间隙壁区d2的掩模层110亦被移除或受损。并且，本发明不需要额外制作工艺即可形成块状牺牲图案120c，而达成此功能。

综上所述，本发明提出一种形成电容掩模的方法，其在一掩模层上形成一块状牺牲图案以及多个长条状牺牲图案，形成间隙壁于块状牺牲图案以及此些长条状牺牲图案的侧壁，之后移除此些长条状牺牲图案但保留块状牺牲图案。如此一来，本发明不需要额外制作工艺，即可在蚀刻暴露出的掩模层而图案化形成掩模时，避免块状牺牲图案下方的掩模层受损。

再者，本发明在移除此些长条状牺牲图案但保留块状牺牲图案之后，填入一材料于此些间隙壁之间以及块状牺牲图案上，之后才形成一图案化光致抗蚀剂覆盖部分材料，因而可避免图案化光致抗蚀剂残留于间隙壁之间。

更进一步而言，本发明一实施例在填入材料之前，先回蚀刻块状牺牲图案，可使覆盖块状牺牲图案及间隙壁的材料可具有一平坦的顶面并能控制材料的厚度。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。